專利名稱：半導體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置的制造方法。
背景技術(shù)：
近來，半導體裝置、尤其是半導體集成電路裝置的工作的高速化不斷發(fā)展。工作的高速化通過布線材料的低電阻化等而實現(xiàn)。因此，布線材料逐漸使用電阻更低的銅來代替以往的招。然而，銅的加工難以運用現(xiàn)有的干蝕刻技術(shù)。這是因為蝕刻時形成的銅的化合物總的來說蒸氣壓低，難以蒸發(fā)。雖然嘗試了 Ar濺射法、Cl氣RIE法等，但由于銅對腔室內(nèi)壁的附著等問題而未達到實用化。因此，使用銅的布線專門采用鑲嵌(Damascene)法來形成。鑲嵌法是如下的技術(shù)，即，預先在層間絕緣膜上形成與布線圖案相應的槽，以掩埋該槽的方式形成銅薄膜，采用CMP法對銅薄膜進行化學機械研磨，僅在槽的內(nèi)部殘留銅。然而，采用鑲嵌法會在層間絕緣膜形成槽。因此，結(jié)果會導入槽的形成、用于形成槽的掩模件的灰化、灰化后的清洗這些使層間絕緣膜的比介電常數(shù)上升的工序。因此，在專利文獻I中公開了不采用鑲嵌法的、銅的各向異性干蝕刻方法。專利文獻I的技術(shù)是在銅膜上形成掩模，介由該掩模對銅膜實施各向異性氧化處理，利用有機酸氣體將氧化銅蝕刻。但是，銅容易向?qū)娱g絕緣膜中擴散。因此，在形成銅膜之前，必須形成抑制銅擴散的Cu隔離膜。對于鑲嵌法而言，在層間絕緣膜上形成槽之后，依次形成Cu隔離膜、銅膜，由此能夠簡單實用地形成Cu隔離膜，但為各向異性蝕刻后的銅膜的情況下，對于如何形成Cu隔離膜，如引用文獻I沒有記載一樣，目前不存在實用的Cu隔離膜的形成方法。另一方面，作為鑲嵌法的一種，存在在I個銅膜上同時形成布線圖案、以及將上層布線和下層布線電連接的通孔圖案的被稱為雙鑲嵌法的方法。因此，各向異性蝕刻也要求同時形成布線圖案和通孔圖案的技術(shù)。然而，對于利用各向異性蝕刻在I個銅膜同時形成布線圖案和通孔圖案的方法，如專利文獻I也沒有記載一樣，目前不存在這樣的方法?，F(xiàn)有技術(shù)文獻專利文獻專利文獻1:日本特開2010 - 27788號公報

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供在被各向異性地蝕刻了的銅膜上能夠?qū)嵱玫匦纬蒀u隔離膜的半導體裝置的制造方法。本發(fā)明的其他目的是提供能夠利用各向異性蝕刻在I個銅膜上同時形成布線圖案和通孔圖案的半導體裝置的制造方法。根據(jù)本發(fā)明的第I觀點，提供一種半導體裝置的制造方法，其具備:在Cu隔離膜上形成銅膜的工序；在所述銅膜上形成掩模件的工序；將所述掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述Cu隔離膜露出的工序；和將所述掩模件去除后，在所述被各向異性地蝕刻了的銅膜上，采用利用了對所述銅膜具有催化作用、對所述Cu隔離膜沒有催化作用的選擇析出現(xiàn)象的無電鍍法，形成含有抑制銅擴散的物質(zhì)的鍍膜的工序。根據(jù)本發(fā)明的第2觀點，提供一種半導體裝置的制造方法，其具備:在Cu隔離膜上形成銅膜的工序；在所述銅膜上形成相互隔離地配置的掩模件的工序；將所述掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述Cu隔離膜露出的工序；將所述掩模件去除后，在所述被各向異性地蝕刻了的銅膜上，使絕緣物以在所述銅膜的上部夾止(pinch off)的方式堆積，形成在所述被各向異性地蝕刻了的銅膜間具有空間的層間絕緣膜的工序。根據(jù)本發(fā)明的第3觀點，提供一種半導體裝置的制造方法，其具備:(I)在隔離膜上形成銅膜的工序，(2)在所述銅膜上形成第I掩模件的工序，(3)將所述第I掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述隔離膜露出的工序，(4)將所述第I掩模件去除后，在所述被各向異性地蝕刻了的銅膜上形成第2掩模件的工序，(5)將所述第2掩模件用作掩模，將所述銅膜各向異性地蝕刻至其中途的工序，(6)將所述第2掩模件去除后，在所述被各向異性地蝕刻了的銅膜上使絕緣物堆積，在所述被各向異性地蝕刻了的銅膜周圍形成層間絕緣膜的工序。


圖1A是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖1B是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖1C是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖1D是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖1E是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖1F是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的剖視圖。圖2A是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第2例的剖視圖。圖2B是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第2例的剖視圖。圖2C是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第2例的剖視圖。圖3A是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3B是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3C是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3D是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3E是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3F是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3G是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3H是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖31是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3J是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3K是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。圖3L是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的立體圖。
圖4A是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第2例的立體圖。圖4B是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第2例的立體圖。圖4C是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第2例的立體圖。圖4D是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第2例的立體圖。圖4E是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第2例的立體圖。圖5A是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第3例的立體圖。圖5B是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第3例的立體圖。圖5C是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第3例的立體圖。
具體實施例方式以下，參照

本發(fā)明的實施方式。應予說明，在各實施方式中，共同的部分標記共同的參照符號。[第I實施方式](第I 例)圖1A 圖1F是表示本發(fā)明的第I實施方式的半導體裝置的制造方法的第I例的首1J視圖。如圖1A所示，在未圖示的半導體芯片上形成的幾乎平坦的Cu隔離膜100上，形成銅(Cu)膜101。Cu隔離膜100的一例是SiCN膜。Cu隔離膜100只要是能夠抑制銅擴散的膜即可，可以是SiC膜等。成膜方法是可獲得需要膜厚的方法，優(yōu)選能夠形成致密的銅膜。作為這樣的成膜方法，例如可考慮將銅的PVD成膜和銅的電鍍組合的方法、將PVD成膜和CVD成膜組合的方法等。接著，在銅膜101上形成相互隔離地配置的多個掩模件102。形成掩模件102的方法優(yōu)選為光刻法，因為其能夠形成微細的圖案。接著，如圖1B所示，將掩模件102用作蝕刻的掩模，對銅膜101進行各向異性地蝕刻。接著，如圖1C所示，將掩模件102去除。接著，如圖1D所示，采用利用選擇析出現(xiàn)象的無電鍍法，在銅膜101上形成鍍膜。在本例中，作為鍍膜，形成鈷鎢(CoW)膜104。在銅膜101上利用催化作用開始析出而形成鍍膜(CoW膜104)，但在Cu隔離膜100上由于沒有催化作用而不成膜。對于CoW膜104而言，若使用磷酸系的還原劑，則形成CoWP膜，若使用二甲胺硼烷(DMAB )，則形成CoWB膜。這些膜是出于為了抑制電遷移而在銅膜上選擇析出的目的而開發(fā)出的。鈷自身抑制銅擴散的阻隔性低，但通過將鎢高濃度地與之合金化，能夠作為抑制銅擴散的Cu隔離膜使用。接著，如圖1E所示，在Cu隔離膜100和CoW膜104上形成層間絕緣膜105。為了使半導體集成電路裝置高速工作，層間絕緣膜105優(yōu)選使用被稱為Low - k膜的低介電常數(shù)膜。在本說明書中，將低介電常數(shù)膜定義為比介電常數(shù)低于二氧化硅的比介電常數(shù)的膜。在本例中，作為層間絕緣膜105的一例，使用了埋入性優(yōu)異的采用旋轉(zhuǎn)涂布法形成的膜，例如有機聚合物系的低介電常數(shù)膜。接著，如圖1F所示，采用CMP法，對層間絕緣膜105進行機械化學研磨，機械化學研磨的終點是CoW膜104、或者銅膜101露出的時刻，可以通過檢測流過CMP裝置的電機的電流變化來檢驗。在本例中，將CoW膜104露出的時刻作為機械化學研磨的終點。
根據(jù)這樣的第I實施方式的第I例，在被各向異性地蝕刻了的銅膜101上，采用利用了對銅膜101具有催化作用、對Cu隔離膜100沒有催化作用的選擇析出現(xiàn)象的無電鍍法，以一次工藝形成含有抑制銅擴散的物質(zhì)的鍍膜。在本例中，作為鍍膜，以一次工藝形成使鈷至少含有鎢而成的合金、例如C0W膜104。如上所述，使鈷至少含有鎢而成的合金能夠作為抑制銅擴散的Cu隔離膜使用。因此，根據(jù)第I實施方式的第I例，能夠獲得如下優(yōu)點，即，能夠在被各向異性地蝕刻了的銅膜101上簡單且實用地形成Cu隔離膜。此外，根據(jù)第I實施方式的第I例，沒有鑲嵌法中所必需的、對于層間絕緣膜105進行與內(nèi)部布線的圖案相對應的槽的形成、用于形成槽的掩模件的灰化、灰化后的清洗這些使層間絕緣膜105的比介電常數(shù)上升的工序。因此，層間絕緣膜105的與銅膜101的側(cè)面相接的部分不會生成損傷層。由于層間絕緣膜105不生成損傷層，所以能夠獲得如下優(yōu)點，即，抑制工藝中層間絕緣膜105的比介電常數(shù)上升、防止布線延遲的增大、有助于半導體集成電路裝置的工作的高速化。進而，銅膜101被鍍覆在幾乎平坦的Cu隔離膜100上。因此，在第I實施方式的第I例中，還能夠獲得如下優(yōu)點，即，由于無需像鑲嵌法那樣在細槽中鍍覆銅膜101，所以對進一步的半導體集成電路裝置的微細化發(fā)展有利。而且，根據(jù)第I實施方式的第I例，在被各向異性地蝕刻了的銅膜101的表面選擇性地形成抑制銅擴散的鍍膜，在本例中為CoW膜。因此，可以在槽內(nèi)不形成Cu隔離膜。從這一點出發(fā)也對半導體集成電路裝置的微細化發(fā)展有利。(第2 例)第I實施方式的第2例涉及一種半導體裝置的制造方法，其能夠以更少的工藝數(shù)實施以更高速工作的半導體集成電路裝置為目標而不斷開發(fā)的氣隙結(jié)構(gòu)。首先，如圖2A所示，按照參照圖1A 圖1D說明的制造方法，在銅膜101上形成鈷鎢(CoW)膜 104。接著，如圖2B所示，在Cu隔離膜100和CoW膜104上形成層間絕緣膜106。在本例中，層間絕緣膜106的形成采用CVD法。此外，在本例中，為了工作的高速化，優(yōu)選層間絕緣膜106使用低介電常數(shù)膜。采用CVD法能夠成膜的低介電常數(shù)膜的一例是SiOC膜。CVD法基本上是保形的成膜法，但與槽底相比，入口的成膜率高。因此，對于縱橫比高的槽而言，在槽的入口夾止，絕緣物彼此連接。如此在被各向異性地蝕刻了的銅膜101上，通過使絕緣物以在銅膜101的上部夾止的方式堆積，能夠在層間絕緣膜106中形成空間107。也就是說，能夠形成氣隙。在空間107內(nèi)，比介電常數(shù)為I。因此，能夠進一步降低銅膜101間的有效介電常數(shù)。接著，如圖2C所示，與第I例同樣，采用CMP法，對層間絕緣膜106進行機械化學研磨，使層間絕緣膜106的表面后退。根據(jù)這樣的第I實施方式的第2例，形成氣隙結(jié)構(gòu)時，能夠減少工藝數(shù)。具體地說，例如采用鑲嵌法時，如果不經(jīng)過以下的(I) (5)的工藝，則無法獲得氣隙結(jié)構(gòu)。(I)形成薄膜。( 2 )在上述薄膜上形成槽。
(3)在上述槽中埋入銅。(4)剝離上述薄膜。( 5 )采用CVD法形成層間絕緣膜。與此相對，根據(jù)第I實施方式的第2例，由于直接將銅膜101圖案化，所以能夠省略上述(I) (4)的工藝。S卩，根據(jù)第I實施方式的第2例，在獲得與第I例同樣的優(yōu)點的同時，能夠通過在被各向異性地蝕刻了的銅膜101上使絕緣物以在銅膜101的上部夾止的方式堆積，從而削減工序數(shù)地形成具有空間107的層間絕緣膜106。因此，能夠在不增加工序數(shù)的情況下降低被各向異性地蝕刻了的銅膜101間的有效介電常數(shù)，在制造半導體集成電路裝置時，能夠獲得能縮短制造時間的優(yōu)點。[第2實施方式](第I 例)圖3A 圖3L是表示本發(fā)明的第2實施方式的半導體裝置的制造方法的第I例的首1J視圖。最初，如圖3A所示，在形成于未圖示的半導體芯片上的幾乎平坦的第I層隔離膜200上形成第I層銅(Cu)膜201。第I層隔離膜200的一例是SiCN膜。第I層隔離膜200只要是能夠抑制銅擴散的膜即可，可以是SiC膜等。第I層銅膜201的成膜方法是能獲得需要膜厚的方法，優(yōu)選能夠形成致密的銅膜。作為這樣的成膜方法，例如可考慮將銅的PVD成膜和銅的電鍍組合的方法、將PVD成膜和CVD成膜組合的方法等。接著，在第I層銅膜201上形成第I掩模件202。形成第I掩模件202的方法優(yōu)選光刻法，因為其能夠形成微細的圖案。在本例中，第I掩模件202的圖案對應于半導體集成電路裝置的內(nèi)部布線的圖案。接著，如圖3B所示，將第I掩模件202用作蝕刻的掩模對第I層銅膜201進行各向異性蝕刻。對第I層銅膜201進行各向異性蝕刻的方法在后面進行說明，有在有機化合物氣體環(huán)境中、例如有機酸氣體環(huán)境中對銅膜201照射氧離子、對第I層銅膜201進行各向異性蝕刻的方法，以及對第I層銅膜201照射氧離子而對第I層銅膜201進行各向異性氧化、并將各向異性氧化后的部分去除的方法等。接著，如圖3C所示，將第I掩模件202去除。接著，如圖3D所示，在第I層隔離膜200和第I層銅膜201上形成第2掩模件204。第2掩模件204也與第I掩模件202同樣，從形成微細圖案的觀點出發(fā)，優(yōu)選采用光刻法來形成。在本例中，第2掩模件204的圖案對應于將半導體集成電路裝置的下層布線和上層布線電連接的通孔的圖案。接著，如圖3E所示，將第2掩模件204用作蝕刻的掩模，將第I層銅膜201各向異性蝕刻至第I層銅膜201的中途，在本例中是蝕刻至第I層銅膜201成為與以后形成的第2層銅膜的連接部(通孔)的高度。接著，如圖3F所示，將第2掩模件204去除。由此，第I層銅膜201被加工成第I層內(nèi)部布線的圖案和通孔的圖案。接著，如圖3G所示，采用利用選擇析出現(xiàn)象的無電鍍法，在第I層銅膜201上形成鈷鎢(CoW)膜205。在第I層銅膜201上通過催化反應開始析出而形成鍍膜(CoW膜205)，而在第I層隔離膜200上由于沒有催化作用而不成膜。對于CoW膜205而言，若使用磷酸系的還原劑則形成CoWP膜，若使用二甲胺硼烷(DMAB)則形成CoWB膜。這些膜是出于為了抑制電遷移而在銅膜上選擇析出的目的而開發(fā)出的。鈷自身的銅擴散的阻隔性低，但通過使鎢高濃度地與之合金化，能夠作為抑制銅擴散的隔離膜使用。接著，如圖3H所示，在第I層隔離膜200和CoW膜205上形成層間絕緣膜206。為了使半導體集成電路裝置高速工作，層間絕緣膜206優(yōu)選使用被稱為Low - k膜的低介電常數(shù)膜。在本說明書中，將低介電常數(shù)膜定義為比介電常數(shù)低于二氧化硅的比介電常數(shù)的膜。在本例中，層間絕緣膜206的形成采用CVD法。采用CVD法能夠成膜的低介電常數(shù)膜的一例是SiOC膜。CVD法基本上是保形的成膜法，但與槽底相比，入口的成膜率高。因此，對于縱橫比高的槽而言，在槽的入口夾止，絕緣物彼此連接。如此在被各向異性地蝕刻了的銅膜201上，通過使絕緣物以在銅膜201的上部夾止的方式堆積，能夠在層間絕緣膜206中形成空間207。也就是說，能夠形成氣隙。在空間207內(nèi)，比介電常數(shù)為I。因此，能夠進一步降低銅膜201間的有效介電常數(shù)。接著，如圖31所示，采用CMP法，對層間絕緣膜106進行機械化學研磨，使層間絕緣膜206的表面后退。機械化學研磨的終點是CoW膜205、或者第I層銅膜201露出的時亥IJ，可以通過檢測流過CMP裝置的電機的電流的變化來檢驗。在本例中，將CoW膜205露出的時刻作為機械化學研磨的終點。接著，如圖3J所示，在CoW膜205和層間絕緣膜206上形成抑制銅擴散的第2層隔離膜208。在本例中，使第2層隔離膜208為SiCN膜。接著，如圖3K所示，為了使銅膜201和后續(xù)形成的銅膜電連接，從而將第2層隔離膜208蝕刻，形成CoW膜205露出的通孔209。接著，如圖3L所示，在第2層隔離膜207上形成第2層銅膜210。該第2層銅膜210也可以通過重復參照圖3A 圖3K所說明的制造方法而將第2層銅膜210加工成第2層內(nèi)部布線的圖案和通孔圖案。此外，雖然未特別圖示，但第3層銅膜以后也可以通過重復參照圖3A 圖3K所說明的制造方法，從而重復幾層地形成由銅膜構(gòu)成的內(nèi)部布線的圖案和通孔的圖案。根據(jù)這樣的第2實施方式的第I例，由于在I個銅膜201上形成內(nèi)部布線的圖案和通孔的圖案，所以沒有鑲嵌法中所必需的、對于層間絕緣膜206進行與內(nèi)部布線的圖案和通孔的圖案相對應的槽的形成、用于形成槽的掩模件的灰化、灰化后的清洗這些使層間絕緣膜206的比介電常數(shù)上升的工序。因此，層間絕緣膜206的與銅膜201的側(cè)面相接的部分不會生成損傷層。由于層間絕緣膜206不會生成損傷層，所以工藝中層間絕緣膜206的比介電常數(shù)上升的情況得到抑制、能夠防止布線延遲的增大、能夠有助于半導體集成電路裝置的工作的高速化。此外，第I層銅膜201被鍍覆在幾乎平坦的隔離膜200上，而且第2層銅膜209被鍍覆在幾乎平坦的隔離膜200上。因此，在第2實施方式的第I例中，由于也無需在細槽中鍍覆第I層銅膜101和第2層銅膜109，所以對進一步的半導體集成電路裝置的微細化發(fā)展也有利。(第2 例)在第2實施方式的第I例中，說明了第I層銅膜201的基底為第I層隔離膜200的例子。本第2例是第I層銅膜201的基底為硅氧化膜時的例子。如圖4A所示，基底為硅氧化膜211時，硅氧化膜211缺乏抑制銅擴散的能力。因此，在硅氧化膜211上，例如，采用導電性的Ta/TaN的層疊膜來形成隔離膜212。接著，在隔離膜212上形成第I層銅膜201。接著，與第I例同樣，在第I層銅膜201上形成第I掩模件 202。接著，如圖4B所示，與第I例同樣，將第I掩模件202用作蝕刻的掩模，將第I層銅膜201各向異性蝕刻至隔離膜212露出。接著，用例如CF4系的氣體對隔離膜212進行各向異性蝕刻。接著，如圖4C所示，與第I例同樣，在硅氧化膜211和第I層銅膜201上形成第2掩模件204，將第2掩模件204用作蝕刻的掩模，對第I層銅膜201進行各向異性蝕刻。接著，如圖4D所示，與第I例同樣，將第2掩模件204去除。由此，第I層銅膜201與隔離膜212 —起被加工成第I層內(nèi)部布線的圖案的同時，對第I層銅膜201的上部加工出通孔的圖案。接著，如圖4E所示，采用利用選擇析出現(xiàn)象的無電鍍法，在第I層銅膜201上形成鈷鎢(CoW)膜205。然后，按照參照圖3H 圖3L所說明的制造方法，制造半導體集成電路裝置。如本例這樣，當隔離膜212具有導電性時，通過將第I層銅膜201和隔離膜212 —起圖案化，能夠防止圖案化后的第I層銅膜201彼此發(fā)生短路。(第3 例)在第2實施方式的第I例中，作為第2層銅膜209的隔離膜208，使用了 SiCN膜。本第3例是將層間絕緣膜206的表面直接隔離層化的例子。如圖5A所示，按照參照圖3A 圖31所說明的制造方法，形成層間絕緣膜206，并使層間絕緣膜206的表面后退至CoW膜205或銅膜201露出。接著，如圖5B所示，采用例如氮氣(N2氣體)的離子團束、或團束、或等離子體將層間絕緣膜206的表面氮化。將氮化后的部分用參照符號213表示。氮化后的部分213作為抑制銅擴散的隔離層發(fā)揮功能。因此，如圖5C所示，在具有氮化后的部分213的層間絕緣膜206上可以直接形成第2層銅膜210。根據(jù)第2實施方式的第3例，由于將層間絕緣膜206的表面直接隔離層化，所以與第2實施方式的第I例相比，能夠省略在隔離膜208形成通孔209的工藝。因此，在制造半導體集成電路裝置時，能夠獲得能削減制造工序數(shù)、能縮短制造時間的優(yōu)點。[變形例]以上，按實施方式說明了本發(fā)明，但本發(fā)明不限于上述實施方式，能夠進行各種變形。例如，作為各向異性地蝕刻銅膜的方法，可舉出以下的3種。(I)將掩模件用作掩模，在有機酸氣體環(huán)境中對銅膜照射氧離子，將銅膜各向異性干蝕刻至Cu隔離膜露出、或者銅膜的中途的方法。(II)將掩模件用作掩模，將銅膜各向異性氧化至達到Cu隔離膜、或者至銅膜的中途而形成氧化銅，并對形成的氧化銅進行干蝕刻或濕蝕刻的方法。
(III)將掩模件用作掩模，重復下述工序至Cu隔離膜露出、或者到銅膜的中途為止的方法，即，對銅膜的表面進行各向異性氧化的工序，和使用有機酸氣體對在該表面形成的氧化銅進行干蝕刻的工序。作為利用上述有機酸氣體的干蝕刻中使用的有機酸氣體的例子，可舉出含有具有羧基(一 C00H)的羧酸的氣體。作為羧酸，可舉出以下的式(I)所表示的羧酸。R3 — COOH…(I)可以選擇(R3是氫、或者直鏈或支鏈狀的C1 C2tl的烷基或烯基)。此外，在(II)的方法中，氧化銅的蝕刻除了采用利用有機酸氣體的干蝕刻之外,還可以采用利用含有有機酸的水溶液、或含有氫氟酸的水溶液的濕蝕刻。作為利用含有有機酸的水溶液的濕蝕刻中使用的水溶液的例子,可舉出含有選自如下酸中的至少一種酸的水溶液:含有羧基的檸檬酸，含有羧基的抗壞血酸，含有羧基的丙二酸，含有羧基的蘋果酸。另外，(I)、(II)的方法與(III)的方法相比，具有生產(chǎn)率良好地對銅膜101進行各向異性蝕刻的優(yōu)點。原 因是(III)的方法必須使半導體芯片在氧化裝置與干蝕刻裝置之間持續(xù)移動直至Cu隔離膜100露出，而(I)的方法能夠在I個腔室內(nèi)對銅膜進行各向異性蝕刻，另外，(II)的方法在I個腔室內(nèi)將銅膜各向異性氧化后、使半導體芯片移動到別的腔室僅對氧化銅進行蝕刻即可。因此，(I)、(II)的方法與(III)的方法相比，能夠生產(chǎn)率良好地對銅膜101各向異性蝕刻至Cu隔離膜100露出。符號說明101…銅膜、102…掩模件、104…CoW膜(鍍膜)、105、106...層間絕緣膜、107…空間、201…第I層銅膜、202…第I掩模件、204…第2掩模件、206…層間絕緣膜、209…第2層銅膜。
權(quán)利要求
1.一種半導體裝置的制造方法，具備: 在Cu隔離膜上形成銅膜的工序； 在所述銅膜上形成掩模件的工序； 將所述掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述Cu隔離膜露出的工序；和 將所述掩模件去除后，在所述被各向異性地蝕刻了的銅膜上，采用利用了對所述銅膜具有催化作用、對所述Cu隔離膜沒有催化作用的選擇析出現(xiàn)象的無電鍍法，形成含有抑制銅擴散的物質(zhì)的鍍膜的工序。
2.如權(quán)利要求1所述的半導體裝置的制造方法，其中，還具備在形成有所述鍍膜的所述銅膜的周圍形成層間絕緣膜的工序。
3.如權(quán)利要求2所述的半導體裝置的制造方法，其中，所述層間絕緣膜包含低介電常數(shù)絕緣膜，所述低介電常數(shù)絕緣膜是采用旋轉(zhuǎn)涂布法形成的。
4.如權(quán)利要求1所述的半導體裝置的制造方法，其中，所述鍍膜是使鈷至少含有鎢而成的合金。
5.如權(quán)利要求1所述的半導體裝置的制造方法，其中，對所述銅膜進行各向異性地蝕刻的工序是如下工序: 將所述掩模件用作掩模，在有機酸氣體環(huán)境中對所述銅膜照射氧離子，將所述銅膜各向異性蝕刻至Cu隔離膜露出的工序。
6.如權(quán)利要求5所述的半導體裝置的制造方法，其中，所述有機酸氣體是含有具有羧基的羧酸的氣體。
7.如權(quán)利要求1所述的半導體裝置的制造方法，其中，對所述銅膜進行各向異性地蝕刻的工序是如下工序: 將所述掩模件用作掩模，將所述銅膜各向異性氧化至到達所述Cu隔離膜而形成氧化銅，對到達所述Cu隔離膜為止形成的所述氧化銅進行蝕刻的工序。
8.一種半導體裝置的制造方法，具備: 在Cu隔離膜上形成銅膜的工序； 在所述銅膜上形成相互隔離地配置的掩模件的工序； 將所述掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述Cu隔離膜露出的工序；和 將所述掩模件去除后，在所述被各向異性地蝕刻了的銅膜上，使絕緣物以在所述銅膜的上部夾止的方式堆積，形成在所述被各向異性地蝕刻了的銅膜間具有空間的層間絕緣膜的工序。
9.如權(quán)利要求8所述的半導體裝置的制造方法，其中，在將所述掩模件去除后、形成所述層間絕緣膜為止之間，還具備如下工序: 在所述被各向異性地蝕刻了的銅膜上，采用利用了對所述銅膜具有催化作用、對所述Cu隔離膜沒有催化作用的選擇析出現(xiàn)象的無電鍍法，形成含有抑制銅擴散的物質(zhì)的鍍膜的工序。
10.如權(quán)利要求8所述的半導體裝置的制造方法，其中，所述鍍膜是使鈷至少含有鎢而成的合金。
11.如權(quán)利要求8所述的半導體裝置的制造方法，其中，對所述銅膜進行各向異性地蝕刻的工序是如下工序:將所述掩模件用作掩模，在有機酸氣體環(huán)境中對所述銅膜照射氧離子，將所述銅膜各向異性蝕刻至Cu隔離膜露出的工序。
12.如權(quán)利要求11所述的半導體裝置的制造方法，其中，所述有機酸氣體是含有具有羧基的羧酸的氣體。
13.如權(quán)利要求8所述的半導體裝置的制造方法，其中，對所述銅膜進行各向異性地蝕刻的工序是如下工序: 將所述掩模件用作掩模，將所述銅膜各向異性氧化至到達所述Cu隔離膜而形成氧化銅，對到達所述Cu隔離膜為止形成的所述氧化銅進行蝕刻的工序。
14.如權(quán)利要求13所述的半導體裝置的制造方法，其中，在對所述氧化銅進行蝕刻的工序中，采用利用含有有機酸的水溶液、或含有氫氟酸的水溶液的濕蝕刻。
15.如權(quán)利要求14所述的半導體裝置的制造方法，其中，所述含有有機酸的水溶液是含有選自含有羧基的檸檬酸、含有羧基的抗壞血酸、含有羧基的丙二酸、含有羧基的蘋果酸中的至少一種酸的水溶液。
16.如權(quán)利要求13所述的半導體裝置的制造方法，其中，在對所述氧化銅進行蝕刻的工序中，采用利用有機酸氣體的干蝕刻。
17.如權(quán)利要求16所述的半導體裝置的制造方法，其中，所述有機酸氣體是含有具有羧基的羧酸的氣體。
18.如權(quán)利要求17所述的半導體裝置的制造方法，其中，所述羧酸用下述(I)式表示， R3 - COOH…(I) 式中，R3是氫、或者直鏈或支鏈狀的C1 C2tl的烷基或烯基。
19.一種半導體裝置的制造方法，具備: (1)在隔離膜上形成銅膜的工序； (2)在所述銅膜上形成第I掩模件的工序； (3)將所述第I掩模件用作掩模，將所述銅膜各向異性地蝕刻至所述隔離膜露出的工序; (4)將所述第I掩模件去除后，在所述被各向異性地蝕刻了的銅膜上形成第2掩模件的工序； (5)將所述第2掩模件用作掩模，將所述銅膜各向異性地蝕刻至其中途的工序；和 (6)將所述第2掩模件去除后，在所述被各向異性地蝕刻了的銅膜上使絕緣物堆積，在所述被各向異性地蝕刻了的銅膜周圍形成層間絕緣膜的工序。
20.如權(quán)利要求19所述的半導體裝置的制造方法，其中， 在所述(3)中，對所述銅膜加工布線圖案， 在所述(5)中，對所述銅膜加工通孔圖案，所述通孔圖案將下層布線和上層布線電連接。
21.如權(quán)利要求19所述的半導體裝置的制造方法，其中，在所述(6)中，在將所述第2掩模件去除后、直至形成所述層間絕緣膜為止之間，還具備如下工序: (7)在所述被各向異性地蝕刻了的銅膜上，采用利用了對所述銅膜具有催化作用、對所述隔離膜沒有催化作用的選擇析出現(xiàn)象的無電鍍法，形成含有抑制銅擴散的物質(zhì)的鍍膜的工序。
22.如權(quán)利要求21所述的半導體裝置的制造方法，其中，所述鍍膜是使鈷至少含有鎢而成的合金。
23.如權(quán)利要求19所述的半導體裝置的制造方法，其中，在所述(6)之后，還包括如下工序: (8 )使所述層間絕緣膜的表面后退到所述鍍膜或所述銅膜露出的工序。
24.如權(quán)利要求23所述的半導體裝置的制造方法，其中，所述層間絕緣膜的后退采用機械化學研磨法，通過檢測流過機械化學研磨裝置的電機的電流的變化來檢驗機械化學研磨的終點。
25.如權(quán)利要求23所述的半導體裝置的制造方法，其中，在所述(8)之后，還包括如下工序: (9)使所述層間絕緣膜的表面形成抑制銅擴散的隔離層的工序。
26.如權(quán)利要求25所述的半導體裝置的制造方法，其中，所述(9)是將所述層間絕緣膜的表面氮化的工序。
27.如權(quán)利要求19所述的半導體裝置的制造方法，其中， 所述(3)是將所述第I掩模件用作掩模，在有機酸氣體環(huán)境中對所述銅膜照射氧離子，將所述銅膜各向異性蝕刻至隔離膜露出的工序， 所述(5)是將所述第2掩模件用作掩模，在有機酸氣體環(huán)境中對所述銅膜照射氧離子，各向異性地蝕刻至所述銅膜的中途的工序。
28.如權(quán)利要求27所述的半導體裝置的制造方法，其中，所述有機酸氣體是含有具有羧基的羧酸的氣體。
29.如權(quán)利要求28所述的半導體裝置的制造方法，其中，所述羧酸用下述(I)式表示， R3 - COOH…(I) 式中，R3是氫、或者直鏈或支鏈狀的C1 C2tl的烷基或烯基。
30.如權(quán)利要求19所述的半導體裝置的制造方法，其中， 所述(3)是將所述第I掩模件用作掩模，將所述銅膜各向異性氧化至到達所述隔離膜而形成氧化銅，對到達所述隔離膜為止形成的所述氧化銅進行蝕刻的工序， 所述(5)是將所述第2掩模件用作掩模，各向異性氧化至所述銅膜的中途而形成氧化銅，對至所述銅膜的中途為止形成的氧化銅進行蝕刻的工序。
31.如權(quán)利要求30所述的半導體裝置的制造方法，其中，在對所述氧化銅進行蝕刻的工序中采用利用含有有機酸的水溶液、或含有氫氟酸的水溶液的濕蝕刻。
32.如權(quán)利要求31所述的半導體裝置的制造方法，其中，所述含有有機酸的水溶液由含有選自含有羧基的檸檬酸、含有羧基的抗壞血酸、含有羧基的丙二酸、含有羧基的蘋果酸中的至少一種酸的水溶液構(gòu)成。
33.如權(quán)利要求30所述的半導體裝置的制造方法，其中，在對所述氧化銅進行蝕刻的工序中采用利用有機酸氣體的干蝕刻。
34.如權(quán)利要求33所述的半導體裝置的制造方法，其中，所述有機酸氣體是含有具有羧基的羧酸的氣體。
35.如權(quán)利要求34所述的半導體裝置的制造方法，其中，所述羧酸用下述(I)式表示， R3 - COOH…(I)式中，R3是 氫、或者直鏈或支鏈狀的C1 C2tl的烷基或烯基。
全文摘要
本發(fā)明涉及的半導體裝置的制造方法具備在Cu隔離膜(100)上形成銅膜(101)的工序；在銅膜(101)上形成掩模件(102)的工序；將掩模件(102)用作掩模，將銅膜(101)各向異性地蝕刻至Cu隔離膜(100)露出的工序；和將掩模件(102)去除后，在被各向異性地蝕刻了的銅膜(101)上，采用利用了對銅膜(101)具有催化作用、對Cu隔離膜(100)沒有催化作用的選擇析出現(xiàn)象的無電鍍法，形成含有抑制銅擴散的物質(zhì)的鍍膜(104)的工序。
文檔編號H01L21/265GK103081089SQ201180041390
公開日2013年5月1日 申請日期2011年7月29日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者早川崇, 原謙一, 田中崇 申請人:東京毅力科創(chuàng)株式會社