專利名稱：帶柵極的mis及mim器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種帶柵極的MIS及MIM器件。
背景技術(shù)：
近年來(lái)，以硅集成電路為核心的微電子技術(shù)得到了迅速的發(fā)展，集成電路芯片的 發(fā)展基本上遵循摩爾定律，即半導(dǎo)體芯片的集成度以每18個(gè)月翻一番的速度增長(zhǎng)。可是隨 著半導(dǎo)體芯片集成度的不斷增加，MOS晶體管的溝道長(zhǎng)度也在不斷的縮短，當(dāng)MOS晶體管的 溝道長(zhǎng)度變得非常短時(shí)，短溝道效應(yīng)會(huì)使半導(dǎo)體芯片性能劣化，甚至無(wú)法正常工作。如今的 集成電路器件技術(shù)已經(jīng)處于50納米左右，MOS管源極和漏極間的漏電流隨溝道長(zhǎng)度的縮小 迅速上升。在30納米以下，有必要使用新的器件以獲得較小的漏電流，降低芯片功耗。金屬-絕緣體-半導(dǎo)體(MIS)或者金屬-絕緣體-金屬(MIM)的三層堆棧結(jié) 構(gòu)如圖1所示，其中，所示103為金屬層，所示102為絕緣體層，所示101為金屬層或者 為半導(dǎo)體層。對(duì)于厚度大于4納米的絕緣體層，MIS或者M(jìn)IM結(jié)構(gòu)中的漏電流主要是由 Fowler-Nordheim(FN)隧穿引起。對(duì)于厚度小于4納米的絕緣體層，其漏電流主要是由直接 隧穿引起?，F(xiàn)在通常以高介電常數(shù)(高k)的材料來(lái)制備絕緣體層，而一般高k材料制備的 絕緣體層的厚度要大于4納米，因此其漏電流主要由FN隧穿決定。從本質(zhì)上說(shuō)，直接隧穿 電流和FN隧穿電流的起源是相同的，都是由能量低于勢(shì)壘高度的載流子隧穿過(guò)勢(shì)壘，到達(dá) 勢(shì)壘的另一邊，他們之間的差別主要是在隧穿發(fā)生時(shí)施加在絕緣體層上的壓降不同，只有 在絕緣體層上施加較高的壓降時(shí)MIS和MIM結(jié)構(gòu)才會(huì)產(chǎn)生FN隧穿電流。基于MIS和MIM 結(jié)構(gòu)的MIS及MIM器件因?yàn)橹虚g有絕緣體層所以可以達(dá)到很低的漏電流，減小了芯片功耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種新的基于MIS及MIM結(jié)構(gòu)的MIS及MIM器件，以達(dá)到 很低的漏電流，降低芯片功耗。為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了一種帶柵極的MIS及MIM器件，具體包 括
一個(gè)半導(dǎo)體襯底；
位于所述半導(dǎo)體襯底上的源極；
位于所述半導(dǎo)體襯底上的漏極；
位于所述源極與所述漏極之間的第一絕緣層；
所述的源極、漏極與所述的絕緣層構(gòu)成一個(gè)MIM或者M(jìn)IS結(jié)構(gòu)；
其特征在于，還包括
位于所述半導(dǎo)體襯底上所述MIM或者M(jìn)IS結(jié)構(gòu)一側(cè)的柵極； 位于所述MIM或者M(jìn)IS結(jié)構(gòu)與所述柵極之間的第二絕緣層。其中，當(dāng)源極采用金屬、合金材料時(shí)，與所述漏極、第一絕緣層構(gòu)成MIM (金屬-絕 緣體-金屬)結(jié)構(gòu)。而當(dāng)源極采用半導(dǎo)體材料時(shí)，可以與所述漏極、第一絕緣層構(gòu)成MIS (金屬-絕緣體-半導(dǎo)體)結(jié)構(gòu)。本發(fā)明中，所述的漏極、柵極由金屬、合金或者摻雜的多晶硅形成。所述的第一、 第二絕緣層由氧化物、氮化物、氮氧化物或者其它高介電常數(shù)的絕緣材料形成，例如Ta205、 Pr2O3^HfO2, Al2O3^ZrO2等；其中所述第一絕緣層的厚度范圍為3-15納米。本發(fā)明通過(guò)在MIM或者M(jìn)IS器件的側(cè)壁上施加?xùn)艠O電壓來(lái)調(diào)控電場(chǎng)，以此調(diào)節(jié)MIM 或者M(jìn)IS結(jié)構(gòu)中的FN隧穿電流，進(jìn)而控制器件的關(guān)斷與開啟。本發(fā)明所提出的帶柵極的MIM及MIS器件的溝道可以做的非常短，而且能夠達(dá)到 很低的漏電流，減小了芯片功耗，非常適用于集成電路的后端工藝及各種芯片的制造。


圖1為一種MIS或者M(jìn)IM結(jié)構(gòu)的三層堆棧結(jié)構(gòu)。圖2為本發(fā)明提出的一種帶柵極的MIS或MIM器件的實(shí)施例的截面圖。圖3為圖2所示結(jié)構(gòu)的MIS器件未施加電壓時(shí)的能帶圖。圖4為圖2所示結(jié)構(gòu)的MIS器件處于關(guān)斷狀態(tài)時(shí)的能帶圖。圖5為圖2所示結(jié)構(gòu)的MIS器件處于開啟狀態(tài)時(shí)的能帶圖。圖6為圖2所示結(jié)構(gòu)的MIS器件處于開啟狀態(tài)時(shí)的電場(chǎng)相疊加的示意圖。
具體實(shí)施例方式下面將參照附圖對(duì)本發(fā)明的一個(gè)示例性實(shí)施方式作詳細(xì)說(shuō)明。在圖中，為了方便 說(shuō)明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不能完全 準(zhǔn)確的反映出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位 置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。參考圖中的表示是示意性的，但這不應(yīng)該被認(rèn) 為是限制本發(fā)明的范圍。同時(shí)在下面的描述中，所使用的術(shù)語(yǔ)襯底可以理解為包括正在工 藝加工中的半導(dǎo)體襯底，可能包括在其上所制備的其它薄膜層。本發(fā)明所提供的一個(gè)帶柵極的MIS或MIM器件的實(shí)施例的剖面圖如圖2所示，MIS 或者M(jìn)IM結(jié)構(gòu)200形成于硅襯底201之上，包括源極區(qū)域202、絕緣體層203和漏極區(qū)域 204。漏極204采用Al、Pt或者其它金屬材料。絕緣體層203為采用原子層淀積的方法形 成的一層3-15納米厚的高介電材料，高介電材料比如為Τει205、Pr2O3> HfO2, Α1203、&02。源 極202采用金屬材料，可與漏極204、絕緣體層203構(gòu)成MIM結(jié)構(gòu)，如果源極202采用半導(dǎo)體 材料，則可與漏極204、絕緣體層203構(gòu)成MIS結(jié)構(gòu)。在MIM或MIS結(jié)構(gòu)200的一側(cè)形成有 柵極206，并且柵極206與MIM或MIS結(jié)構(gòu)200通過(guò)絕緣體層205相隔離。柵極206采用金 屬、合金或者摻雜的多晶硅材料。絕緣體層205采用Τει205、Pr203、HfO2, A1203、ZrO2等高介 電材料。接下來(lái)，以采用如圖2所示結(jié)構(gòu)的帶柵極的MIS器件來(lái)描述本法提出的半導(dǎo)體器 件的工作原理。圖3為未施加電壓時(shí)MIS器件中的MIS結(jié)構(gòu)的能帶圖，由于勢(shì)壘的存在，電子無(wú)法 從半導(dǎo)體層的導(dǎo)帶到達(dá)絕緣體層的導(dǎo)帶。圖4為處于關(guān)斷狀態(tài)時(shí)MIS器件中的MIS結(jié)構(gòu)的 能帶圖，此時(shí)，對(duì)漏極施加電壓Vd=3V，對(duì)柵極施加電壓Vg=0V。施加在絕緣體層上的壓降由 漏極電壓提供，而漏極正偏壓較小，難以產(chǎn)生FN隧穿，電子無(wú)法從半導(dǎo)體層的導(dǎo)帶附近隧穿進(jìn)入絕緣體層的導(dǎo)帶，無(wú)法產(chǎn)生FN隧穿電流。圖5為處于開啟狀態(tài)時(shí)MIS器件中的MIS結(jié)構(gòu)的能帶圖，此時(shí)，對(duì)漏極施加電壓 Vd=3V，對(duì)柵極施加電壓Vg=3V。漏極正偏壓雖然較小，但是在靠近柵極的區(qū)域，施加在絕緣 體層上壓降由漏極正偏壓和柵極正偏壓共同提供，電場(chǎng)增強(qiáng)，將會(huì)產(chǎn)生FN隧穿，電子可以 從半導(dǎo)體層的導(dǎo)帶附近隧穿進(jìn)入絕緣體層的導(dǎo)帶，形成FN隧穿電流。圖6為處于開啟狀態(tài) 時(shí)，MIS器件中電場(chǎng)相疊加的示意圖，通過(guò)改變柵極偏壓的大小可以調(diào)節(jié)絕緣體層中產(chǎn)生的 FN隧穿電流的大小。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書中所述的具體 實(shí)例。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 一個(gè)半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的源極；位于所述半導(dǎo)體襯底上的漏極；位于所述源極與所述漏極之間的第一絕緣層；所述的源極、漏極與所述的絕緣層構(gòu)成一個(gè)MIM結(jié)構(gòu)或者M(jìn)IS結(jié)構(gòu)；其特征在于，還包括位于所述半導(dǎo)體襯底上所述MIM或者M(jìn)IS結(jié)構(gòu)一側(cè)的柵極； 位于所述MIM或者M(jìn)IS結(jié)構(gòu)與所述柵極之間的第二絕緣層；這里，MIM結(jié)構(gòu)即為金屬-絕緣體-金屬結(jié)構(gòu)，MIS結(jié)構(gòu)即為金屬-絕緣體-半導(dǎo)體結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的漏極、柵極由金屬、合金或 者摻雜的多晶硅形成。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，所述的源極由金屬、合金材料 形成，與所述漏極、第一絕緣層構(gòu)成MIM，即金屬-絕緣體-金屬結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，所述的源極由半導(dǎo)體材料形 成，與所述漏極、第一絕緣層構(gòu)成MIS，即金屬-絕緣體-半導(dǎo)體結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，所述的第一、第二絕緣層由氧 化物、氮化物或者氮氧化物形成。
6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于，所述第一絕緣層的厚度為 3-15納米。
全文摘要
本發(fā)明屬于10納米以下的半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種帶柵極的金屬-絕緣體-半導(dǎo)體(MIS)及金屬-絕緣體-金屬(MIM)器件。本發(fā)明通過(guò)在MIM或者M(jìn)IS器件的側(cè)壁上施加?xùn)艠O電壓來(lái)調(diào)控電場(chǎng)，以此調(diào)節(jié)MIM或者M(jìn)IS結(jié)構(gòu)中的FN隧穿電流，進(jìn)而控制器件的關(guān)斷與開啟。本發(fā)明所提出的帶柵極的MIM及MIS器件的溝道可以做的非常短，而且能夠達(dá)到很低的漏電流，且功耗低，非常適用于集成電路的后端工藝及各種芯片的制造。
文檔編號(hào)H01L29/78GK102097477SQ20101058848
公開日2011年6月15日 申請(qǐng)日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者孫清清, 張衛(wèi), 王鵬飛 申請(qǐng)人:復(fù)旦大學(xué)