專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及在半導(dǎo)體晶片的面內(nèi)排列有芯 片的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在半導(dǎo)體器件中以提高性能為目的，用于提高晶體管單元密度的圖案微細(xì)化已經(jīng) 成為技術(shù)趨勢(shì)。圖案微細(xì)化技術(shù)不僅能提高芯片性能，而且兼具通過(guò)芯片尺寸縮小帶來(lái)的 成本降低效果。半導(dǎo)體芯片在硅晶片上以行列狀排列，經(jīng)過(guò)成膜、擴(kuò)散、轉(zhuǎn)印、加工等多個(gè)種 類的晶片處理工序，做成制品。近年來(lái)，伴隨著設(shè)計(jì)規(guī)則的微細(xì)化，轉(zhuǎn)印裝置主要使用以步進(jìn)重復(fù)方式(st印and repeat)按每次拍攝(shot)進(jìn)行曝光的步進(jìn)式曝光裝置(stepper)。在步進(jìn)式曝光裝置中 能夠使用希望轉(zhuǎn)印到晶片上的圖案尺寸的5倍大小的掩模圖案。因此，步進(jìn)式曝光裝置與 轉(zhuǎn)印圖案和掩模圖案為同尺寸的曝光的以往的鏡面投影曝光方式相比，具有能夠轉(zhuǎn)印更微 細(xì)的圖案的優(yōu)點(diǎn)。在蝕刻處理中，根據(jù)被蝕刻膜的材質(zhì)等，蝕刻液也不同。例如在蝕刻硅氧化膜的情 況下，以在轉(zhuǎn)印工序中形成的抗蝕劑圖案為掩模，利用氫氟酸類的液體進(jìn)行蝕刻。在該方法 中，蝕刻液進(jìn)行的反應(yīng)不僅在圖案的縱向，而且在橫向也進(jìn)行，因此蝕刻形狀變?yōu)橥胄巍Ｔ?蝕刻由于在縱向和橫向上都進(jìn)行蝕刻，因此稱為各向同性蝕刻。該蝕刻伴隨著近年的微細(xì) 化，也被使用氟利昂類的氣體在真空中進(jìn)行蝕刻的干法蝕刻法替代。干法蝕刻法能夠獲得 和抗蝕劑圖案大致相同的橫向尺寸的蝕刻圖案，因此稱為各向異性蝕刻。在將圖案微細(xì)化的情況下，通常為了提高成品尺寸穩(wěn)定性而使用干法蝕刻。各向 異性干法蝕刻通過(guò)在蝕刻中的側(cè)壁面形成薄的物質(zhì)層(側(cè)壁保護(hù)膜)并阻擋橫向的蝕刻， 從而具有能夠得到幾乎垂直的開(kāi)口形狀的特長(zhǎng)。該側(cè)壁保護(hù)膜是在等離子體中形成的聚合膜、或者是在硅蝕刻時(shí)從被蝕刻材料產(chǎn) 生的硅氧化膜。例如在晶片上配置具有微細(xì)的開(kāi)口圖案的掩模進(jìn)行硅蝕刻時(shí)，當(dāng)在晶片 上未均勻地配置開(kāi)口圖案時(shí)，作為側(cè)壁保護(hù)膜的硅氧化膜的供給變少。特別是當(dāng)在晶片 周邊部制作不排列芯片的無(wú)效區(qū)域(不被蝕刻的區(qū)域)時(shí)，在該無(wú)效區(qū)域附近，硅蝕刻導(dǎo) 致的硅氧化膜(側(cè)壁保護(hù)膜)的供給會(huì)變少。其結(jié)果是，側(cè)壁保護(hù)膜減少，容易發(fā)生懸垂 (overhang)等的圖案形成不良。這樣的側(cè)壁保護(hù)膜的形成、以及由于開(kāi)口圖案的開(kāi)口率不 均勻而溝槽形狀不同的情況，例如在日本特開(kāi)2003464227號(hào)公報(bào)中被公開(kāi)。為了消除上述的開(kāi)口率的不均勻，在需要微細(xì)的圖案的工序中，不形成上述無(wú)效 區(qū)域，而在晶片整個(gè)面上排列開(kāi)口圖案。另一方面，硅晶片的端部(邊緣部)不是和晶片中央部同樣地平坦，而是為了防止 晶片缺口而以10 20度左右實(shí)施倒角。因此，在晶片整個(gè)面形成圖案的情況下，在該倒角 區(qū)域內(nèi)也形成圖案。倒角區(qū)域的形狀不穩(wěn)定，且在倒角區(qū)域中光致抗蝕劑的涂敷膜厚也不穩(wěn)定，因此，在倒角區(qū)域附近轉(zhuǎn)印工序中的構(gòu)圖也成為不穩(wěn)定的狀態(tài)。在該狀態(tài)下使處理進(jìn)行時(shí)，產(chǎn)生 圖案清晰度不良、抗蝕劑殘?jiān)鸬漠愇?。為了防止這樣的晶片邊緣部的圖案不良，使用以下方法，S卩，在抗蝕劑涂敷后向晶 片邊緣部噴出有機(jī)溶劑而除去周邊(例如3mm)區(qū)域的抗蝕劑的邊緣沖洗法、以及在抗蝕劑 涂敷后僅對(duì)晶片邊緣部進(jìn)行曝光并同樣除去周邊區(qū)域的抗蝕劑的周邊曝光法等。但是，在該方法中，在圖案尺寸微細(xì)化了的情況下，存在圖案的邊緣變得不均勻 (傾斜形狀等)而產(chǎn)生更細(xì)小的區(qū)域，圖案自身折斷，由此產(chǎn)生異物等的問(wèn)題。因此，在微細(xì)化的圖像的情況下，同時(shí)防止在晶片邊緣部的側(cè)壁保護(hù)膜不足引起 的圖案形成不良、抗蝕涂敷厚度不均勻引起的圖案清晰度不良、圖案折斷引起的異物的產(chǎn) 生是不可能的。

發(fā)明內(nèi)容
本發(fā)明正是鑒于上述課題而完成的，其目的在于提供一種在半導(dǎo)體晶片的面內(nèi)排 列芯片的情況下，能夠防止晶片周邊部的圖案不良的產(chǎn)生的半導(dǎo)體裝置及其制造方法。本發(fā)明的半導(dǎo)體裝置具備半導(dǎo)體晶片、第一芯片區(qū)域、以及第二芯片區(qū)域。半導(dǎo) 體晶片具有主表面。第一芯片區(qū)域在該主表面形成，且具有第一圖案。第二芯片區(qū)域具有比 第一芯片區(qū)域小的面積，且以和第一芯片區(qū)域相鄰的方式在主表面配置，且具有第二圖案。 第二圖案與第一圖案是相同設(shè)計(jì)的圖案。本發(fā)明的半導(dǎo)體裝置的制造方法具備以下的工序。首先，在半導(dǎo)體晶片的主表面形成感光體。在該感光體的第一芯片區(qū)域中對(duì)第一 圖案進(jìn)行曝光。在與第一芯片形成區(qū)域相鄰且比第一芯片形成區(qū)域小的感光體的第二芯片 形成區(qū)域中，對(duì)作為與第一圖案是相同設(shè)計(jì)的圖案的第二圖案進(jìn)行曝光。通過(guò)對(duì)曝光了第 一及第二圖案的感光體進(jìn)行顯影，從而構(gòu)圖感光體。將構(gòu)圖了的感光體作為掩模，有選擇地 蝕刻除去半導(dǎo)體晶片的被蝕刻部，由此，在被蝕刻部的與第一芯片形成區(qū)域?qū)?yīng)的第一芯 片區(qū)域中轉(zhuǎn)印第一圖案，且在被蝕刻部的與第二芯片形成區(qū)域?qū)?yīng)的第二芯片區(qū)域中轉(zhuǎn)印 第二圖案。根據(jù)本發(fā)明，以與第一芯片區(qū)域相鄰的方式形成具有比第一芯片區(qū)域小的面積的 第二芯片區(qū)域，該第二芯片區(qū)域與第一芯片區(qū)域具有相同設(shè)計(jì)的圖案，因此，能夠防止第一 芯片區(qū)域的第一圖案的不良的產(chǎn)生。本發(fā)明的上述及其它的目的、特征、方面及優(yōu)點(diǎn)，依據(jù)與附圖相關(guān)地理解的與本發(fā) 明相關(guān)的下面的詳細(xì)說(shuō)明應(yīng)該會(huì)很明確。


圖1是概略地表示本發(fā)明實(shí)施方式1中的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。圖2是放大表示圖1的區(qū)域Rl的放大平面圖。圖3是放大表示圖2的區(qū)域R2的放大平面圖。圖4A是放大表示圖1的結(jié)構(gòu)中的主芯片區(qū)域的局部平面圖，圖4B是表示構(gòu)成主 芯片區(qū)域中的第一圖案的圖案部的寬度a及間隔b的局部放大平面圖。圖5A是放大表示圖1的結(jié)構(gòu)中的副芯片區(qū)域的局部平面圖，圖5B是表示構(gòu)成副芯片區(qū)域的第二圖案的圖案部的寬度c及間隔d的局部放大平面圖。圖6是強(qiáng)調(diào)表示在圖1的結(jié)構(gòu)中切割線區(qū)域的結(jié)構(gòu)的放大平面圖。圖7是概略地表示比較例的半導(dǎo)體裝置的結(jié)構(gòu)的平面圖。圖8是放大表示圖7的區(qū)域R3的放大平面圖。圖9是表示沿圖8的IX-IX線的部分的剖面的概略剖面圖。圖10是放大表示在半導(dǎo)體晶片的端部的倒角部上形成被蝕刻膜和光致抗蝕劑的 樣子的局部放大剖面圖。圖11是放大表示將半導(dǎo)體晶片的端部的倒角部上的被蝕刻膜和光致抗蝕劑構(gòu)圖 并除去的樣子的局部放大剖面圖。圖12是從上方觀察圖11的平面圖，是表示半導(dǎo)體晶片的右上1/4區(qū)域的概略平 面圖。圖13是放大表示圖12的區(qū)域R4中的條帶圖案的放大平面圖。圖14是部分地表示圖1的結(jié)構(gòu)的第一圖案的結(jié)構(gòu)的局部放大平面圖。圖15是表示沿著圖14的XV-XV線的部分的剖面的概略剖面圖。圖16是概略地表示在第一晶片區(qū)域中形成的具有溝槽柵極構(gòu)造的功率半導(dǎo)體元 件即 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)的結(jié)構(gòu)的剖面圖。圖17A是將矩形形狀的主芯片區(qū)域的1邊的大小設(shè)為1時(shí)的概略平面圖，圖17B 是將矩形形狀的副芯片區(qū)域的1邊的大小設(shè)1/2時(shí)的概略平面圖，圖17C是將矩形形狀的 副芯片區(qū)域的1邊的大小設(shè)為1/3時(shí)的概略平面圖。圖18 23是按工序順序表示本發(fā)明實(shí)施方式1中的半導(dǎo)體裝置的制造方法的概 略剖面圖。
具體實(shí)施例方式下面，基于附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。(實(shí)施方式1)首先，使用圖1 圖6對(duì)本實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。參照?qǐng)D1 圖3，本實(shí)施方式的半導(dǎo)體裝置是具有例如硅基板的半導(dǎo)體晶片，該半 導(dǎo)體晶片1主要具有多個(gè)主芯片區(qū)域(第一芯片區(qū)域)2、多個(gè)副芯片區(qū)域(第二芯片)3、 和無(wú)效區(qū)域4。多個(gè)主芯片區(qū)域2行列狀地配置在半導(dǎo)體晶片1的主表面內(nèi)。在平面觀察中以包 圍這些多個(gè)主芯片區(qū)域2的配置區(qū)域的周圍的方式配置有多個(gè)副芯片區(qū)域3。在半導(dǎo)體晶 片1的主表面的副芯片區(qū)域3的外周區(qū)域配置有無(wú)效區(qū)域4。主芯片區(qū)域2及副芯片區(qū)域 3中都沒(méi)有到達(dá)半導(dǎo)體晶片1的周端緣，在全部副區(qū)域3和半導(dǎo)體晶片1的終端緣之間夾著 無(wú)效區(qū)域4。多個(gè)主芯片區(qū)域2的每一個(gè)在平面觀察中例如具有矩形形狀。在這些多個(gè)主芯片 區(qū)域2的每一個(gè)中形成有第一圖案5。該第一圖案5例如是條帶圖案(條帶狀的圖案)。條 帶圖案可以是多個(gè)凸?fàn)畹膱D案部(例如直線狀的凸?fàn)顖D案部)并行的圖案，或者也可以是 多個(gè)凹狀的圖案部(例如直線狀的凹狀的圖案部)并行的圖案。多個(gè)副芯片區(qū)域3的每一個(gè)在平面觀察中例如具有矩形形狀，且在平面觀察中比主芯片區(qū)域2具有更小的面積。優(yōu)選副芯片區(qū)域3的平面形狀是主芯片區(qū)域2的平面形狀 的相似形狀。在這些多個(gè)副芯片區(qū)域3的每一個(gè)形成有第二圖案6。該第二圖案6例如是 條帶圖案。該條帶圖案和主芯片區(qū)域2—樣，可以是多個(gè)凸?fàn)畹膱D案部并行的圖案，或者也 可以是多個(gè)凹狀的圖案部并行的圖案。第一圖案5和第二圖案6是相同的設(shè)計(jì)圖案。在此，所謂相同設(shè)計(jì)圖案是指主芯 片區(qū)域2的第一圖案5和副芯片區(qū)域3的第二圖案6在平面觀察中以相同的密度形成，且 以保持第一圖案5的規(guī)律性的方式配置第二圖案6。具體而言，如圖4A、圖4B所示，形成第一圖案5中的條帶圖案的各圖案部fe的寬 度a及間隔b分別和如圖5A、圖5B所示的形成第二圖案6的條帶圖案的各圖案部6a的寬 度c及間隔d相同(即，& =(丄=(1)即可。第一圖案5的長(zhǎng)度和第二圖案6的長(zhǎng)度沒(méi)有 必要相同。如圖3所示，優(yōu)選在主芯片區(qū)域2的第一圖案5的延伸方向(長(zhǎng)尺寸方向圖中縱 向方向)配置的形成副芯片區(qū)域3的第二圖案6的條帶圖案的各圖案部，和形成第一圖案5 的條帶圖案的各圖案部位于同一直線上。另外，優(yōu)選在形成主芯片區(qū)域2的第一圖案5的 條帶圖案的各圖案部的并列方向(短尺寸方向圖中橫向方向)配置的形成副芯片區(qū)域3 的第二圖案6的條帶圖案的各圖案部，和形成第一圖案5的條帶圖案的各圖案部平行地配 置。另外，優(yōu)選主芯片區(qū)域2的第一圖案5中的配置在最靠近副芯片區(qū)域3的圖案部、 和在該圖中在橫向方向上配置的副芯片區(qū)域3的第二圖案6中配置在最靠近主芯片區(qū)域2 的圖案部的間隔e，和上述間隔b、d相同。另外，優(yōu)選在相互相鄰的副芯片區(qū)域3的第二圖案6中最接近配置的圖案部彼此 的間隔f，也和上述間隔b、d相同。無(wú)效區(qū)域4是沒(méi)有排列(形成)圖案的區(qū)域。參照?qǐng)D6，主芯片區(qū)域2和副芯片3的識(shí)別(區(qū)別)以及副芯片區(qū)域3彼此的識(shí)別 (區(qū)別)，能夠通過(guò)切割線區(qū)域7a、7b來(lái)實(shí)現(xiàn)。以包圍主芯片區(qū)域2的平面觀察中的周圍的 方式設(shè)置有切割線區(qū)域7a，以包圍副芯片區(qū)域3的平面觀察中的周圍的方式設(shè)置有切割線 區(qū)域7b。在這些切割線區(qū)域7a、7b的每一個(gè)中沒(méi)有形成功能元件等。另外，原來(lái)的切割線區(qū)域7a、7b與芯片區(qū)域2、3比較相當(dāng)小，在圖6中為了容易理 解地表示切割線區(qū)域7a、7b，而將切割線區(qū)域7a、7b放大表示。下面，使用圖18 圖23對(duì)本實(shí)施方式的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。參照?qǐng)D18，在本實(shí)施方式的半導(dǎo)體裝置的制造方法中，準(zhǔn)備例如由硅構(gòu)成的半導(dǎo) 體晶片1。在該半導(dǎo)體晶片1的整個(gè)面上涂敷形成感光體(例如光致抗蝕劑)50。參照?qǐng)D19，在該感光體50的主芯片形成區(qū)域中，使用主芯片用的光掩模60進(jìn)行第 一曝光處理，由此，在感光體50曝光第一圖案。另外，光掩模60具有例如透明基板61和在 該透明基板61上形成的遮光膜62。參照?qǐng)D20，在該感光體50的副芯片形成區(qū)域中，使用副芯片用的光掩模70進(jìn)行第 二曝光處理，由此，在感光體50曝光第二圖案。另外，光掩模70具有例如透明基板71和在 該透明基板71上形成的遮光膜72。副芯片形成區(qū)域以具有比主芯片形成區(qū)域在平面觀察中更小的面積的方式、并且7以與主芯片形成區(qū)域相鄰的方式曝光。另外，副芯片形成區(qū)域的第二圖案以成為和主芯片 形成區(qū)域的第一圖案相同設(shè)計(jì)圖案的方式被曝光。參照?qǐng)D21，對(duì)曝光的感光體50實(shí)施顯影處理，由此對(duì)感光體50進(jìn)行構(gòu)圖。將被構(gòu) 圖了的感光體50作為掩模，有選擇地蝕刻除去半導(dǎo)體晶片1的被蝕刻部。參照?qǐng)D22，通過(guò)上述的蝕刻，向該被蝕刻部的與主芯片形成區(qū)域?qū)?yīng)的主芯片區(qū) 域(第一芯片區(qū)域)轉(zhuǎn)印第一圖案5，并且向該被蝕刻部的與副芯片形成區(qū)域?qū)?yīng)的副芯片 區(qū)域(第二芯片區(qū)域)轉(zhuǎn)印第二圖案6。第一圖案5例如為具有多個(gè)槽fe和多個(gè)高臺(tái)區(qū) 域，且槽fe和高臺(tái)區(qū)域交替配置的條帶形狀。另外，第二圖案6例如為具有多個(gè)槽6a和多 個(gè)高臺(tái)區(qū)域，且槽6a和高臺(tái)區(qū)域交替配置的條帶形狀。然后，除去感光體50。參照?qǐng)D23，通過(guò)上述的制造方法，在半導(dǎo)體晶片1的主芯片區(qū)域2及副芯片區(qū)域3 中能夠一并形成第一及第二圖案5、6。下面，對(duì)于本實(shí)施方式的作用效果和比較例進(jìn)行對(duì)比說(shuō)明。參照?qǐng)D7，首先作為比較例，考慮在硅晶片101的主表面內(nèi)配置多個(gè)芯片區(qū)域102， 在其外周側(cè)配置無(wú)效區(qū)域104，沒(méi)有配置副芯片區(qū)域的結(jié)構(gòu)。在該比較例中，如圖8所示，在 芯片區(qū)域102內(nèi)等間隔地排列有多個(gè)開(kāi)口圖案部(例如溝槽圖案部)105。在該比較例中，無(wú)效區(qū)域104是沒(méi)有圖案的區(qū)域，因此，在該無(wú)效區(qū)域104中硅晶 片101不被蝕刻。因此，如圖9剖面圖所示，在硅晶片101內(nèi)的最外溝槽10 的蝕刻形成 時(shí)，硅氧化膜的供給變少。由此，變得難以在最外溝槽10 的側(cè)壁形成側(cè)壁保護(hù)膜，因此， 在最外溝槽10 中，與內(nèi)側(cè)的溝槽10 相比蝕刻速度降低，變得更易發(fā)生懸垂形狀等圖案 形成不良。如圖9所示，在最外溝槽10 變?yōu)閼掖沟任g刻形狀的情況下，在晶片101面內(nèi)產(chǎn) 生溝槽的深度的偏差。由此，例如在這些溝槽內(nèi)形成柵極電極的情況下，產(chǎn)生晶體管性能的 偏差。另外，在使這些溝槽作為觸點(diǎn)圖案而發(fā)揮作用的情況下，發(fā)生接合不良。參照?qǐng)D10，另外在硅晶片101的端部通常存在10度 20度的角度θ的倒角區(qū)域 112。在該硅晶片101的主表面上利用旋轉(zhuǎn)涂敷形成的光致抗蝕劑111，在該倒角區(qū)域112 比其它區(qū)域更厚地形成。在這樣的晶片101的端部轉(zhuǎn)印微細(xì)的圖案時(shí)，由于厚的光致抗蝕 劑111引起的聚焦余裕而在圖案中產(chǎn)生清晰度不良。為了防止該圖案清晰度不良，利用周邊曝光和顯影處理或者利用抗蝕涂敷后的邊 緣沖洗處理，除去晶片101的周邊部的光致抗蝕劑111及氧化膜110，露出基底硅晶片101 的主表面的狀態(tài)是如圖11所示的狀態(tài)。但是，當(dāng)使用該方法時(shí)，如圖12及圖13所示，在芯片區(qū)域102內(nèi)形成的微細(xì)的圖 像部105中，到達(dá)硅環(huán)狀地露出的晶片外周區(qū)域120的圖案部105的前端10 變?yōu)殇J角的 形狀。由此，在具有銳角的前端10 的圖案105是硅、氧化膜的殘留圖案的情況下，該圖案 部105因強(qiáng)度不夠而變得容易崩潰(即變得容易發(fā)生圖案崩潰)。而且，崩潰的圖像部成為 異物，附著在其它部分而導(dǎo)致成品率降低。與之相對(duì)，在本實(shí)施方式中，如上述那樣在主芯片區(qū)域2的周圍配置具有與主芯 片區(qū)域2相同設(shè)計(jì)圖案的副芯片區(qū)域3。因此，在硅蝕刻時(shí)向主芯片區(qū)域2的第一圖案5的 側(cè)壁保護(hù)膜的供給增加，同時(shí)，能夠抑制負(fù)載效應(yīng)(loading effect)，因此，能夠防止圖案 形狀不良的產(chǎn)生，能夠得到高精度的蝕刻形狀。
另外，通過(guò)使副芯片區(qū)域3的尺寸比主芯片區(qū)域2的尺寸縮小，能夠在晶片周邊部 整個(gè)面確保無(wú)效區(qū)域4。因此，也能夠防止因在晶片倒角部較厚地形成光致抗蝕劑而產(chǎn)生的 圖案清晰度不良、圖案的崩潰等。(實(shí)施方式2)參照?qǐng)D1 圖3，如果在副芯片區(qū)域3中形成和主芯片區(qū)域2的第一圖案相同設(shè)計(jì) 圖案的第二圖案的話，則也可以在其中制成晶體管那樣的功能元件。通過(guò)在其中制成這樣的功能元件，也能夠使副芯片區(qū)域3為作為活性芯片發(fā)揮功 能的芯片。另外，通過(guò)將副芯片區(qū)域3做成活性芯片(active chip)，能夠使其作為將主芯片 區(qū)域2的電流額定值縮小了的晶體管起作用、或作為特性評(píng)價(jià)用的監(jiān)控芯片起作用。另外， 利用半導(dǎo)體晶片1的無(wú)效區(qū)域，能夠形成小面積的功能元件芯片。(實(shí)施方式3)參照?qǐng)D14及圖15，第一圖案5例如是去除(凹狀)圖案部(槽) 和殘留(凸 狀)圖案部(高臺(tái)區(qū)域)11交替反復(fù)的條帶圖案。該高臺(tái)區(qū)域11的寬度h(和條帶圖案正 交的方向上的尺寸h)優(yōu)選是1.5μπι以下。根據(jù)本實(shí)施方式，如實(shí)施方式1那樣，通過(guò)設(shè)置副芯片區(qū)域3，能夠防止圖案的崩 饋，因此，能夠?qū)⒏吲_(tái)區(qū)域11的寬度h細(xì)化到1. 5 μ m以下。因此，本實(shí)施方式對(duì)于微細(xì)圖 案特別有效果。(實(shí)施方式4)參照?qǐng)D14及圖15，第一圖案5例如是去除(凹狀)圖案部(槽) 和殘留(凸 狀)圖案部(高臺(tái)區(qū)域)11交替反復(fù)的條帶圖案。在設(shè)該槽如的開(kāi)口部的尺寸為i，深度 為g時(shí)，該槽fe的縱橫比(g/i)優(yōu)選為6以上。根據(jù)本實(shí)施方式，如實(shí)施方式1那樣，通過(guò)設(shè)置副芯片區(qū)域3，能夠防止圖案的崩 潰，因此，能夠使槽如的縱橫比(g/i)為6以上。因此，本實(shí)施方式對(duì)于微細(xì)圖案特別有效^ ο(實(shí)施方式5)作為在主芯片區(qū)域2中形成的第一圖案5的條帶圖案也可以在功率半導(dǎo)體元件的 溝槽柵極構(gòu)造中使用。在以下使用圖16對(duì)其構(gòu)成進(jìn)行說(shuō)明。參照?qǐng)D16，在本實(shí)施方式中，作為功率半導(dǎo)體元件，例如對(duì)垂直型MOSFET進(jìn)行說(shuō) 明。垂直型MOSFET在半導(dǎo)體基板Ia中形成，主要具有n+漏極區(qū)域201、η—漂移區(qū)域202、 ρ_體區(qū)域203、η+源極區(qū)域204、柵極絕緣膜207、柵極電極層206。半導(dǎo)體基板Ia具有彼此相向的第一主面(圖中上側(cè)的面)和第二主面(圖中下 側(cè)的面)。η+漏極區(qū)域201在半導(dǎo)體基板Ia的第二主面形成。η_漂移區(qū)域202及ρ_體區(qū) 域203在η+漏極區(qū)域201上依次形成。在ρ_體區(qū)域203的第一主面?zhèn)?，?源極區(qū)域204和 P+接觸區(qū)域205相互排列而形成。在半導(dǎo)體基板Ia的第一主面上形成有貫通η+源極區(qū)域204、ρ_體區(qū)域203到達(dá) η_漂移區(qū)域202的多個(gè)槽如。該槽(凹狀圖案部) 和與該槽如相鄰的高臺(tái)區(qū)域(凸?fàn)?圖案部)構(gòu)成第一圖案5。該第一圖案5例如是將槽fe和與該槽如相鄰的高臺(tái)區(qū)域交替 配置的條帶圖案。
沿著槽fe的壁面形成有柵極絕緣膜(例如硅氧化膜)207，在該槽fe內(nèi)填充有柵 極電極層206。由此，柵極電極層206位于隔著柵極絕緣膜207和p_體區(qū)域203相向的位置。在半導(dǎo)體基板Ia的第二主面，以和η+漏極區(qū)域201電連接的方式形成有漏極電極 209。另外，在半導(dǎo)體基板Ia的第一主面上，以和η+源極區(qū)域204及ρ+接觸區(qū)域205的雙 方電連接的方式、并且以和柵極電極層206電絕緣的方式，形成有源極電極208。如上所述，在本實(shí)施方式中，通過(guò)在構(gòu)成作為第一圖案5的條帶圖案的槽如內(nèi)埋 入柵極電極層206，由此，作為第一圖案5的條帶圖案作為功率半導(dǎo)體元件的溝槽柵極構(gòu)造 使用。由此，能夠防止圖案形狀不良的發(fā)生而能夠高精度地形成功率半導(dǎo)體元件的溝槽 柵極構(gòu)造。由此，能夠獲得更高性能、高品質(zhì)的半導(dǎo)體產(chǎn)品。另外，功率半導(dǎo)體元件在上述中對(duì)于MOSFET進(jìn)行了說(shuō)明，但也可以是 IGBTdnsulated Gate Bipolar ^Transistor，絕緣柵雙極晶體管)等其它的功率半導(dǎo)體元 件。(實(shí)施方式6)作為在主芯片區(qū)域2中形成的第一圖案5的條帶圖案也可以用于功率半導(dǎo)體元件 的條帶接觸構(gòu)造。在以下使用圖16對(duì)其結(jié)構(gòu)進(jìn)行說(shuō)明。
參照?qǐng)D16，以覆蓋柵極電極層206的方式在半導(dǎo)體基板Ia的第一主面上形成有層 間絕緣膜210。在該層間絕緣膜210形成有到達(dá)半導(dǎo)體基板Ia的第一主面的接觸孔210a。 源極電極208在層間絕緣膜210上形成，且通過(guò)接觸孔210a與η+源極區(qū)域204及ρ+接觸 區(qū)域205雙方電連接。即，源極電極208通過(guò)層間絕緣膜210及接觸孔210a與η+源極區(qū) 域204及ρ+接觸區(qū)域205雙方電連接，同時(shí)，與柵極電極層206電絕緣。如上所述，在本實(shí)施方式中，接觸孔210a被看作為構(gòu)成作為第一圖案的條帶圖案 的凹狀圖案部(槽)。即，接觸孔210a和與該接觸孔210a相鄰的層間絕緣膜210的殘留部 (凸?fàn)顖D案部)構(gòu)成第一圖案。第一圖案是將例如接觸孔210a和與該接觸孔210a相鄰的 層間絕緣膜210的殘留部交替配置而成的條帶圖案。而且，通過(guò)該接觸孔210a使上部導(dǎo)電部(源極電極208)和下部導(dǎo)電部(n+源極 區(qū)域204及ρ+接觸區(qū)域20 電接觸，由此，作為第一圖案的條帶圖案(接觸孔210a和層 間絕緣膜210的殘留部)用于功率半導(dǎo)體元件的條帶接觸構(gòu)造。由此，能夠防止圖案形狀不良的發(fā)生而高精度地形成功率半導(dǎo)體元件的條帶接觸 構(gòu)造。由此，能夠獲得更高性能、高品質(zhì)的半導(dǎo)體產(chǎn)品。(實(shí)施方式7)在實(shí)施方式1中沒(méi)有主芯片區(qū)域2和副芯片區(qū)域3的尺寸規(guī)定，但是如圖17A 圖17C所示，優(yōu)選將主芯片區(qū)域2的尺寸設(shè)為副芯片區(qū)域3的尺寸的整數(shù)倍。如圖17A所 示，在將矩形形狀的主芯片區(qū)域2的一邊的大小設(shè)為1時(shí)，優(yōu)選將矩形形狀的副芯片區(qū)域3 的1邊的大小例如圖17B所示那樣設(shè)為1/2或者如圖17C所示那樣設(shè)為1/3。S卩，圖17A所 示的主芯片區(qū)域2的1邊的大小是如圖17B所示的副芯片區(qū)域的1邊的大小的2倍，是圖 17C所示的副芯片區(qū)域的1邊的大小的3倍。由此，在利用步進(jìn)式曝光裝置形成圖案的情況下，在整理拍攝排列，切割主芯片區(qū)域2時(shí)，能夠不切斷副芯片區(qū)域3而切出。(其它)在上述實(shí)施方式1 7中，對(duì)于第一及第二圖案為條帶圖案的情況進(jìn)行了記述，但 是第一及第二圖案即使是孔圖案或長(zhǎng)方形圖案也能夠得到同樣的效果。另外，在上述實(shí)施方式1 7中，對(duì)于例如在硅晶片上形成的圖案、器件進(jìn)行了記 述，但例如在近年開(kāi)發(fā)不斷進(jìn)展、期待高效率的碳化硅晶片也能夠發(fā)揮同樣的效果。本發(fā)明能夠特別有效地適用于在半導(dǎo)體晶片的面內(nèi)排列有芯片的半導(dǎo)體裝置及 其制造方法。對(duì)該發(fā)明進(jìn)行了詳細(xì)地說(shuō)明表示，但是這只是為了例示，不是限定，顯然可以理 解，發(fā)明范圍通過(guò)附加的請(qǐng)求范圍來(lái)解釋。
權(quán)利要求
1.一種半導(dǎo)體裝置，其中，具備 半導(dǎo)體晶片，具有主表面；第一芯片區(qū)域，在所述主表面形成，并且具有第一圖案；以及第二芯片區(qū)域，具有比所述第一芯片區(qū)域小的面積，并且以和所述第一芯片區(qū)域相鄰 的方式配置在所述主表面，并且具有第二圖案，所述第二圖案是與所述第一圖案相同的設(shè)計(jì)圖案。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一圖案和所述第二圖案的每一個(gè) 是多個(gè)圖案部相互并行的條帶圖案。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述第一圖案的所述圖案部的寬度和所 述第二圖案的所述圖案部的寬度相同，所述第一圖案的相互相鄰的所述圖案部的間隔和所 述第二圖案的相互相鄰的所述圖案部的間隔相同。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一圖案和所述第二圖案的每一個(gè) 是多個(gè)凹狀圖案部相互并行的條帶圖案。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中，所述第一圖案和所述第二圖案的每一個(gè)具有作為多個(gè)凹狀圖案部的多個(gè)槽、和多個(gè) 高臺(tái)區(qū)域，所述第一圖案和所述第二圖案的每一個(gè)是將所述槽和所述高臺(tái)區(qū)域交替配置的條帶 圖案。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述第一圖案的所述條帶圖案的所述高 臺(tái)區(qū)域的寬度為1.5μπι以下。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，所述第一圖案的所述條帶圖案的所述槽 的縱橫比為6以上。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，還具備功率半導(dǎo)體元件，其具有在所述 第一圖案的所述條帶圖案的所述槽的內(nèi)部形成的柵極電極。
9.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中， 所述凹狀圖案部是接觸孔，該半導(dǎo)體裝置還具備下部導(dǎo)電部，位于所述第一圖案的所述條帶圖案的所述接觸孔的下方；以及 上部導(dǎo)電部，位于所述第一圖案的所述條帶圖案的所述接觸孔的上方， 所述下部導(dǎo)電部和所述上部導(dǎo)電部通過(guò)所述接觸孔連接。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，還具備功能元件，在所述第二芯片區(qū)域 中形成。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一芯片區(qū)域的邊的大小是所述第 二芯片區(qū)域的邊的大小的整數(shù)倍。
12.—種半導(dǎo)體裝置的制造方法，其中，具備 在半導(dǎo)體晶片的主表面形成感光體的工序；在所述感光體的第一芯片形成區(qū)域中對(duì)第一圖案進(jìn)行曝光的工序； 在與所述第一芯片形成區(qū)域相鄰且比所述第一芯片形成區(qū)域小的所述感光體的第二 芯片形成區(qū)域中，對(duì)與所述第一圖案是相同的設(shè)計(jì)圖案的第二圖案進(jìn)行曝光的工序；通過(guò)對(duì)曝光了所述第一及第二圖案的所述感光體進(jìn)行顯影而構(gòu)圖所述感光體的工序;以及通過(guò)將構(gòu)圖了的所述感光體作為掩模，有選擇性地蝕刻除去所述半導(dǎo)體晶片的被蝕刻 部，從而在所述被蝕刻部的與所述第一芯片形成區(qū)域?qū)?yīng)的第一芯片區(qū)域中轉(zhuǎn)印所述第一 圖案，并且在所述被蝕刻部的與所述第二芯片形成區(qū)域?qū)?yīng)的第二芯片區(qū)域中轉(zhuǎn)印所述第二圖案的工序。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及其制造方法。半導(dǎo)體晶片(1)具有主表面。主芯片區(qū)域(2)在該主表面形成。副芯片區(qū)域(3)具有比主芯片區(qū)域(2)小的面積、并且與主芯片區(qū)域(2)相比位于半導(dǎo)體晶片(1)的端緣側(cè)。副芯片區(qū)域(3)具有與主芯片區(qū)域(2)相同設(shè)計(jì)的圖案。由此，能夠獲得在半導(dǎo)體晶片的面內(nèi)排列芯片的情況下，能夠防止晶片周圍部的圖案不良的產(chǎn)生的半導(dǎo)體裝置及其制造方法。
文檔編號(hào)H01L27/02GK102044541SQ201010511008
公開(kāi)日2011年5月4日 申請(qǐng)日期2010年10月15日 優(yōu)先權(quán)日2009年10月15日
發(fā)明者楢崎敦司 申請(qǐng)人:三菱電機(jī)株式會(huì)社