專利名稱：肖特基二極管的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種肖特基二極管的制造方法。
背景技術(shù)：
與PN結(jié)相似，金屬與半導(dǎo)體接觸時(shí)將發(fā)生載流子的流動(dòng)，這是由于金屬和半導(dǎo) 體材料的功函數(shù)不同，使電子從功函數(shù)小的地方流到功函數(shù)大的地方，半導(dǎo)體內(nèi)靠近金 屬和半導(dǎo)體接觸界面形成空間電荷區(qū)，在空間電荷區(qū)中能帶將發(fā)生彎曲，形成勢(shì)壘，當(dāng) 勢(shì)壘達(dá)到一定高度，載流子的流動(dòng)就達(dá)到平衡，金屬和半導(dǎo)體的費(fèi)米能級(jí)也應(yīng)拉平。這 種勢(shì)壘被稱為金屬與半導(dǎo)體接觸的表面勢(shì)壘(又稱肖特基勢(shì)壘Schottky barrier)。在緊 密接觸的金屬和半導(dǎo)體之間加上電壓，由于肖特基勢(shì)壘的作用，加正、反向電壓時(shí)所產(chǎn) 生的電流大小不同，即有整流效應(yīng)，與PN結(jié)性質(zhì)類似，具有單向?qū)щ娦?。利用金屬半?dǎo)體接觸的整流效應(yīng)可制成肖特基勢(shì)壘二極管(Schottky barrier diode)。與PN結(jié)二極管相比，肖特基二極管正向?qū)妷盒?，一般?.3V左右，PN 結(jié)則約為0.7V;另外，肖特基二極管反應(yīng)速度較快，具有更好的高頻特性。由于以上優(yōu) 點(diǎn)，肖特基二極管在高速集成電路、微波技術(shù)等許多領(lǐng)域得到廣泛應(yīng)用。反向偏置漏電流(reverse-bias current)和擊穿電壓(breakdown voltage)是肖特基 二極管的兩個(gè)重要技術(shù)參數(shù)，理想的肖特基二極管應(yīng)具有較小的漏電流和較高的擊穿電 壓。而這些都需要提高肖特基勢(shì)壘高度。將肖特基二極管的制造工藝集成于標(biāo)準(zhǔn)CMOS 工藝的現(xiàn)有技術(shù)中，通常利用金屬硅化物(Silicide)技術(shù)實(shí)現(xiàn)金屬半導(dǎo)體整流接觸和歐姆 接觸(參見US2006/0125019)。而常用的金屬有鈷(Co)、鈦(Ti)，由于功函數(shù)的限制， 它們無(wú)法與硅形成較高的勢(shì)壘。鉬(Pt)雖可以與硅形成較高勢(shì)壘，但在工藝集成上存在 一定難度。此外，在硅化物阻擋層刻蝕、接觸孔刻蝕等工藝步驟中，等離子體直接作用 于界面，會(huì)造成缺陷的大量產(chǎn)生，這些表面態(tài)會(huì)使表面能帶彎曲，勢(shì)壘高度將會(huì)隨之降 低，造成漏電或擊穿。為提高肖特基二極管的性能，需要開發(fā)一種新的集成制造工藝，在不提高工藝 復(fù)雜性的情況下，改善界面狀態(tài)，提高表面勢(shì)壘。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題為提供一種肖特基二極管的制造方法，增加肖特基 勢(shì)壘高度，減小反向偏置電流，提高肖特基二極管的性能。為解決上述問題，本發(fā)明提供一種肖特基二極管的制造方法，包括提供半導(dǎo) 體襯底，所述半導(dǎo)體襯底分為歐姆接觸區(qū)和整流接觸區(qū)，在半導(dǎo)體襯底內(nèi)形成摻雜阱； 在所述半導(dǎo)體襯底的整流接觸區(qū)形成介質(zhì)層；在半導(dǎo)體襯底的歐姆接觸區(qū)形成高濃度擴(kuò) 散區(qū)，所述高濃度擴(kuò)散區(qū)的導(dǎo)電類型與所述摻雜阱的導(dǎo)電類型相同。所述介質(zhì)層為氧化硅、氮化硅或氮氧化硅。所述介質(zhì)層利用形成MOS晶體管的柵極介質(zhì)層形成。
在所述歐姆接觸區(qū)和所述整流接觸區(qū)還形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)深度小 于所述摻雜阱。還包括在所述歐姆接觸區(qū)的高濃度擴(kuò)散區(qū)上和所述整流接觸區(qū)的介質(zhì)層上分別 形成第一金屬層和第二金屬層。所述摻雜阱的導(dǎo)電類型為N型。所述第一金屬層為鎢、鎳，第二金屬層為鈦、鈷、鎳。所述摻雜阱的導(dǎo)電類型為P型。 所述第一金屬層為鋁、鈦，第二金屬層為鈦、鈷、鎳。所述制造工藝還包括用氫氣對(duì)所述介質(zhì)層進(jìn)行退火處理。與現(xiàn)有技術(shù)相比，上述方案具有以下優(yōu)點(diǎn)通過對(duì)CMOS標(biāo)準(zhǔn)工藝的局部調(diào) 整，提出一種新的肖特基二極管的制造方法。在金屬_半導(dǎo)體界面間加入介質(zhì)層，避免 等離子體工藝對(duì)金屬-半導(dǎo)體界面造成的損傷，改善了界面狀態(tài)，提高了肖特基勢(shì)壘， 有助于減小反向偏置漏電流以及增大擊穿電壓，改善形成肖特基二極管器件的電學(xué)性 能。在此過程中，工藝流程復(fù)雜性未明顯增加，生產(chǎn)成本和產(chǎn)能無(wú)明顯變化。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢(shì)將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。附圖的繪 制并未刻意按照實(shí)際比例，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中，為清楚明了，部分 層和區(qū)域被加以放大。圖1是本發(fā)明的一個(gè)實(shí)施例的形成肖特基二極管的方法的流程示意圖；圖2至圖10是本發(fā)明的一個(gè)實(shí)施例的形成肖特基二極管器件的剖面結(jié)構(gòu)示意 圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā) 明的具體實(shí)施方式
做詳細(xì)的說明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種 不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下 做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施的限制。本發(fā)明提供的方法不僅適用于肖特基二極管器件的制造，也適用于具有金屬半 導(dǎo)體界面并且利用肖特基勢(shì)壘效應(yīng)的其它半導(dǎo)體器件或集成電路。傳統(tǒng)的肖特基二極管通常采用金屬與半導(dǎo)體直接接觸形成肖特基勢(shì)壘，在此情 況下金屬與半導(dǎo)體界面狀態(tài)對(duì)勢(shì)壘的高度有較大影響。而在集成電路工藝中采用多道 離子注入、刻蝕等離子體工藝直接作用于該界面，都會(huì)增加其表面態(tài)，由此降低勢(shì)壘高 度，對(duì)器件性能造成不利影響，如會(huì)增加反向偏置漏電流，降低反向擊穿電壓等。本發(fā)明的發(fā)明人發(fā)現(xiàn)，在金屬與半導(dǎo)體之間加入一層具有良好晶格結(jié)構(gòu)的介質(zhì) 層有助于改善界面上的表面態(tài)。在二極管反向偏置時(shí)能夠提高肖特基勢(shì)壘，增加擊穿電 壓，降低漏電流；在正向偏置時(shí)，如果介質(zhì)層厚度足夠薄，正向偏置電壓足夠大，具有較高能量和足夠擴(kuò)散長(zhǎng)度的電子會(huì)由于F-N隧穿效應(yīng)穿過該介質(zhì)層，形成正向電流。因此，基于現(xiàn)有的CMOS 工藝流程，本發(fā)明通過對(duì)其作局部的微調(diào)，在金屬與 半導(dǎo)體間形成一層介質(zhì)層，以便在不增加工藝復(fù)雜性的情況下，提高形成的肖特基二極 管的性能。圖1給出了本發(fā)明的一個(gè)實(shí)施例的流程示意圖，包括步驟S201，提供半導(dǎo) 體襯底，所述半導(dǎo)體襯底分為歐姆接觸區(qū)域和整流接觸區(qū)域，在半導(dǎo)體襯底內(nèi)形成摻雜 阱；步驟S202，在所述半導(dǎo)體襯底的整流接觸區(qū)域形成介質(zhì)層；步驟S203，在半導(dǎo)體襯 底的歐姆接觸區(qū)域形成高濃度擴(kuò)散區(qū)，所述高濃度擴(kuò)散區(qū)的導(dǎo)電類型與所述摻雜阱的導(dǎo) 電類型相同。本發(fā)明提供的方法適用于CMOS電路中肖特基二極管器件的集成制造，但不應(yīng) 將本發(fā)明的方法限定在肖特基二極管集成器件的制造工藝中，如果在其他工藝中涉及形 成肖特基二極管獨(dú)立器件或者利用肖特基勢(shì)壘效應(yīng)，本發(fā)明的方法也能夠很好的適用。圖2至圖10為本發(fā)明的一個(gè)實(shí)施例的肖特基二極管制造方法的剖面結(jié)構(gòu)示意 圖，所述示意圖只是實(shí)例，在此不應(yīng)過度限制本發(fā)明保護(hù)的范圍。所述肖特基二極管的 歐姆接觸區(qū)域可以為N型，也可以為P型，本實(shí)施例為金屬與N型半導(dǎo)體材料接觸的情 況。首先參照?qǐng)D2，根據(jù)第一實(shí)施例，提供半導(dǎo)體襯底200，在半導(dǎo)體襯底200中 形成一定的隔離結(jié)構(gòu)205，用以隔開后續(xù)形成的肖特基二極管的整流結(jié)構(gòu)區(qū)域300b和 歐姆接觸區(qū)域300a。所述隔離結(jié)構(gòu)205可選用淺溝槽隔離(STI)或者局部場(chǎng)氧化隔離 (LOCOS)。需要說明的是，該隔離結(jié)構(gòu)在本器件中并非必需，只為使隔離性能更加優(yōu) 良，在器件中可以去除該結(jié)構(gòu)。然后利用CMOS基本工藝在半導(dǎo)體襯底200中形成摻雜阱200b，所述摻雜阱 200b深度大于隔離結(jié)構(gòu)205，以使整流結(jié)構(gòu)區(qū)域300b和歐姆接觸區(qū)域300a可以通過摻雜 阱區(qū)域200b相互連通。所述摻雜阱200b的注入濃度為10E15 10E18/cm3。在CMOS工藝中，接著需要在半導(dǎo)體襯底200上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu) 包括柵介質(zhì)和柵極，然后進(jìn)行間隔層(spacer)刻蝕，將半導(dǎo)體襯底200表面余留的介質(zhì)層 (gate dielectric) 210厚度控制在30A以下，以上為常規(guī)的CMOS工藝，以下為形成肖特基 二極管的步驟，其中，形成肖特基二極管的某些步驟與CMOS工藝可以相互兼容。在肖特基二極管正向偏置時(shí)，該厚度的介質(zhì)層210使電子較易發(fā)生F-N隧穿。 所述介質(zhì)層210可以是二氧化硅，或者氮氧化硅(SiONx, 0<χ<1),在此選用二氧化硅， 其形成方法為爐管熱氧化(thermal oxide)，該方式形成的氧化層晶格結(jié)構(gòu)致密，表面狀態(tài)
較好。介質(zhì)層210的初始厚度為15 150人。在本實(shí)施例中，選擇利用所述柵極介質(zhì)層作
為肖特基二極管的金屬與半導(dǎo)體之間的介質(zhì)層，沒有額外增加工藝步驟。參照?qǐng)D3，對(duì)半導(dǎo)體襯底200預(yù)清洗后，在余留的介質(zhì)層210上形成金屬層 220。由于本實(shí)施例中的肖特基二極管的歐姆接觸區(qū)域可以為N型，對(duì)于本實(shí)施例的摻 雜阱200b而言，宜選取功函數(shù)較大的金屬，如鎢、鎳，其形成方法為濺射或化學(xué)汽相淀 積，厚度大于50A;所述金屬層220即作為肖特基二極管整流接觸區(qū)域中的金屬。需要 指出的是，本步驟在標(biāo)準(zhǔn)CMOS工藝沒有，需要額外加入。
參照?qǐng)D4，在金屬層220形成后，對(duì)其進(jìn)行圖形化。具體包括利用曝光、顯影等 光刻工藝圖形化層，形成定義肖特基二極管整流接觸區(qū)域300b的光刻膠圖形。隨后，利 用所述光刻膠圖形為掩膜刻蝕暴露的金屬層220，被刻蝕區(qū)域?yàn)闅W姆接觸區(qū)域300a?？?蝕方法優(yōu)選為干法刻蝕?？涛g完成后，去除光刻膠層，形成覆蓋于整流接觸區(qū)域的金屬 層220’，如圖4所示，不涉及隔離結(jié)構(gòu)(STI) 205，也可覆蓋部分隔離結(jié)構(gòu)205。由于金 屬層220與介質(zhì)層210刻蝕選擇比較高，該步驟對(duì)介質(zhì)層210厚度影響不大，其厚度為小 于30A。本步驟也需在CMOS工藝基礎(chǔ)上添加。參照?qǐng)D5，刻蝕金屬層220后，為形成良好的歐姆接觸，對(duì)半導(dǎo)體襯底的歐姆接 觸區(qū)域300a進(jìn)行離子注入，形成擴(kuò)散區(qū)230。具體工藝包括利用光刻工藝使光刻膠覆 蓋于整流接觸區(qū)域300b和隔離結(jié)構(gòu)205上方，僅對(duì)歐姆接觸區(qū)域300a進(jìn)行離子注入。對(duì) 于金屬與N型半導(dǎo)體材料接觸的情況，注入離子為N型，種類有磷、砷、銻，在此選用 磷，注入后擴(kuò)散區(qū)230濃度大于102°/cm3。在注入完成后去除光刻膠并進(jìn)行一定的熱處 理，以激活雜質(zhì)離子。該步驟可與標(biāo)準(zhǔn)CMOS工藝中源/漏區(qū)注入同步進(jìn)行，只需要更 新相應(yīng)的掩膜圖形。 接下來在半導(dǎo)體襯底200表面形成一層硅化物。具體工藝包括首先沉積一 層硅化物阻擋層(self-aligned salicide block SAB)240，如圖6所示。所述SAB為氧化
硅、氮化硅或氮氧化硅，在此選用氧化硅，厚度大于200人，淀積方法為低壓化學(xué)氣相 淀積。接著，如圖7所示，對(duì)該硅化物阻擋層240進(jìn)行圖形化，去除歐姆接觸區(qū)域300a 和隔離結(jié)構(gòu)205上的硅化物阻擋層，留下整流接觸區(qū)域300b的硅化物阻擋層240’。當(dāng) 然，隔離結(jié)構(gòu)205上的硅化物阻擋層240也保留、或部分去除。參照?qǐng)D8，去除未被硅化物阻擋層240’覆蓋區(qū)域的余留介質(zhì)層210，形成整流 接觸區(qū)域300b上的介質(zhì)層210’。之后以濺射方式形成一層金屬層，所述金屬層為鈦、 鈷、鎳，在此選用鈦，厚度大于50 A。然后進(jìn)行快速升溫退火處理(RTA)，使歐姆接 觸區(qū)域300a的擴(kuò)散區(qū)230表面(硅)和形成的金屬層發(fā)生反應(yīng)，形成金屬硅化物層250。 根據(jù)溫度設(shè)定，可以使其余區(qū)域不產(chǎn)生不必要的副產(chǎn)物，因此這是一個(gè)自對(duì)準(zhǔn)的過程。 形成金屬硅化物層250后，用濕法刻蝕方式去除多余的金屬層，形成器件結(jié)構(gòu)如圖8所示。參照?qǐng)D9，形成層間介質(zhì)層(ILD)260，在此選用常規(guī)的氧化層淀積，厚 度為7.5k~ 12.5kA。接著利用光刻、刻蝕工藝在層間介質(zhì)層260上形成接觸孔 (contact) 270a, 270b,所述接觸孔270a位于整流接觸區(qū)域300b，所述接觸孔270b位于歐 姆接觸區(qū)域300a。所述接觸孔270a穿過硅化物阻擋層240’暴露出金屬層220’，刻蝕 后硅化物阻擋層為240” ；所述接觸孔270b暴露出金屬硅化物層250。本步驟為CMOS 的常規(guī)工藝。參照?qǐng)D10，最后在接觸孔270a、270b內(nèi)填充緩沖層280及導(dǎo)電金屬層290。所 述緩沖層280包括粘連層和阻擋層，所述粘連層可選用鈦(Ti)，所述阻擋層可以為氮化 鈦(TiN)，所述導(dǎo)電金屬層290可選鋁(Al)、銅(Cu)，優(yōu)選為金屬銅。之后經(jīng)過平坦化 (CMP)工藝即形成肖特基二極管結(jié)構(gòu)。對(duì)于金屬與N型半導(dǎo)體接觸的情況，歐姆接觸區(qū) 域300a的接觸孔270b接陰極，整流接觸區(qū)域300b的接觸孔270a接陽(yáng)極。在平坦化完成后，需要在氫氣(H2)氛圍進(jìn)行退火，有利于實(shí)現(xiàn)對(duì)介質(zhì)層晶格結(jié)構(gòu)的修復(fù)。以上即為 本發(fā)明的第一實(shí)施例。進(jìn)一步地，作為第二實(shí)施例，所述肖特基二極管還可在P阱內(nèi)形成，具體結(jié)構(gòu) 繼續(xù)參考圖10，所述摻雜阱200b為P型；在介質(zhì)層210’上形成的金屬層220’為功函 數(shù)較小的金屬，如鋁、鈦；歐姆接觸區(qū)域300a進(jìn)行的離子注入，注入離子為P型，注入 的離子可以為硼、銦，因此擴(kuò)散區(qū)230為P+區(qū)。對(duì)金屬與P型半導(dǎo)體接觸的情況，歐姆 接觸區(qū)域300a的接觸孔270b接陽(yáng)極，整流接觸區(qū)域300b的接觸孔270a接陰極。在此 肖特基二極管中的主要載流子為空穴。 以上所述為本發(fā)明的兩個(gè)具體實(shí)施例，分別在N阱和P阱中形成肖特基二極 管。本發(fā)明通過在CMOS工藝基礎(chǔ)上的局部微調(diào)，實(shí)現(xiàn)了肖特基二極管的集成制造，并 且在金屬-半導(dǎo)體整流接觸區(qū)域加入較薄的介質(zhì)層，形成金屬-介質(zhì)層-半導(dǎo)體接觸，優(yōu) 化了器件各項(xiàng)性能，獲得較低的反向漏電流和更高的擊穿電壓。在此過程中沒有增加復(fù) 雜的工藝流程，對(duì)產(chǎn)能和生產(chǎn)成本不會(huì)有明顯影響。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì) 本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依 據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā) 明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種肖特基二極管的制造方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底分為歐姆接觸區(qū)域和整流接觸區(qū)域，在半導(dǎo)體襯 底內(nèi)形成摻雜阱；在所述半導(dǎo)體襯底的整流接觸區(qū)域形成介質(zhì)層；在半導(dǎo)體襯底的歐姆接觸區(qū)域形成高濃度擴(kuò)散區(qū)，所述高濃度擴(kuò)散區(qū)的導(dǎo)電類型與 所述摻雜阱的導(dǎo)電類型相同。
2.根據(jù)權(quán)利要求1所述的肖特基二極管的制造方法，所述介質(zhì)層為氧化硅、氮化硅或氮氧化硅。
3.根據(jù)權(quán)利要求2所述的肖特基二極管的制造方法，所述介質(zhì)層利用形成MOS晶體 管的柵極介質(zhì)層形成。
4.根據(jù)權(quán)利要求3所述肖特基二極管的制造方法，其特征在于，在所述歐姆接觸區(qū)和 所述整流接觸區(qū)之間還形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)深度小于所述摻雜阱。
5.根據(jù)權(quán)利要求4所述肖特基二極管的制造方法，其特征在于，還包括在所述歐姆 接觸區(qū)的高濃度擴(kuò)散區(qū)上和所述整流接觸區(qū)的介質(zhì)層上分別形成第一金屬層和第二金屬 層。
6.根據(jù)權(quán)利要求5所述肖特基二極管的制造方法，其特征在于，所述摻雜阱的導(dǎo)電類 型為N型。
7.根據(jù)權(quán)利要求6所述肖特基二極管的制造方法，其特征在于，所述第一金屬層為 鎢、鎳，第二金屬層為鈦、鈷、鎳。
8.根據(jù)權(quán)利要求5所述肖特基二極管的制造方法，其特征在于，所述摻雜阱導(dǎo)電類型 為P型。
9.根據(jù)權(quán)利要求8所述肖特基二極管的制造方法，其特征在于，所述第一金屬層為 鋁、鈦，第二金屬層為鈦、鈷、鎳。
10.根據(jù)權(quán)利要求1所述肖特基二極管的制造方法，其特征在于，所述制造工藝還包 括用氫氣對(duì)所述介質(zhì)層進(jìn)行退火處理。
全文摘要
一種肖特基二極管的制造方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底分為歐姆接觸區(qū)域和整流接觸區(qū)域，在半導(dǎo)體襯底內(nèi)形成摻雜阱；在所述半導(dǎo)體襯底的整流接觸區(qū)域形成介質(zhì)層；在半導(dǎo)體襯底的歐姆接觸區(qū)域形成高濃度擴(kuò)散區(qū)，所述高濃度擴(kuò)散區(qū)的導(dǎo)電類型與所述摻雜阱的導(dǎo)電類型相同。本發(fā)明通過金屬-半導(dǎo)體界面間加入介質(zhì)層，避免等離子體工藝對(duì)金屬-半導(dǎo)體界面造成的損傷，改善了界面狀態(tài)，提高了肖特基勢(shì)壘，有助于減小反向偏置漏電流以及增大擊穿電壓，改善形成肖特基二極管器件的電學(xué)性能。
文檔編號(hào)H01L21/8222GK102024758SQ200910195628
公開日2011年4月20日 申請(qǐng)日期2009年9月11日 優(yōu)先權(quán)日2009年9月11日
發(fā)明者馮喆韻, 朱虹, 高大為 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司