專利名稱：半導(dǎo)體疊層電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體測試技術(shù)領(lǐng)域，特別涉及一種在測試半導(dǎo)體器件分布電容特性的過程中用以替代MIM(金屬-絕緣體-金屬)電容器的半導(dǎo)體金屬疊層電容器。
背景技術(shù)：
隨著半導(dǎo)體器件制造業(yè)的飛速發(fā)展，半導(dǎo)體器件已經(jīng)具有深亞微米結(jié)構(gòu)，半導(dǎo)體集成電路IC中包含巨大數(shù)量的半導(dǎo)體元件。在這種大規(guī)模集成電路中，元件之間的高性能、高密度的連接不僅在單個互連層中互連，而且要在多層之間進行互連。因此，通常提供多層互連層，其中多個互連金屬層互相堆疊，并且層間絕緣膜置于其間，然后在層間絕緣膜中形成互聯(lián)溝槽和連接孔，并用導(dǎo)電材料例如銅(Cu)、鎢(W)填充所述互聯(lián)溝槽和連接孔，以形成互連多層金屬層的互連金屬導(dǎo)線。多層互連結(jié)構(gòu)的各個金屬層和層間電介質(zhì)也構(gòu)成了許多電容，這些電容中即包括在形成多層互連結(jié)構(gòu)時形成的金屬引線之間、金屬層與層間電介質(zhì)之間的雜散電容，也包括互連金屬和絕緣層之間形成的電容。由于互連層的導(dǎo)體為金屬結(jié)構(gòu)，因此形成在互連層之間的電容為金屬-絕緣體-金屬結(jié)構(gòu)，將具有這種結(jié)構(gòu)的電容器稱為金屬-絕緣體-金屬(MIM)電容器。MIM電容器在混合信號器件及邏輯器件例如模擬數(shù)字轉(zhuǎn)換(ADC)或數(shù)字模擬轉(zhuǎn)換(DAC)電路、射頻(RF)電路、模擬電路、高功率微處理器(MPU)以及動態(tài)隨機存取存儲單元等器件中用于儲存電荷和匹配電容。
一個MIM電容具有金屬板和金屬板之間的電介質(zhì)，這些金屬板的形成通常是使用互連層的金屬導(dǎo)體。在用于制造具有MIM電容器的半導(dǎo)體器件的方法中，申請?zhí)枮?00410100720.1的中國專利申請介紹了一種MIM電容器的形成方法。圖1為說明半導(dǎo)體器件中MIM電容器的制造方法的剖面圖。如圖1所示，在絕緣層10上形成約6000的金屬層。金屬層通過掩膜光刻被圖案化，以在同一平面上形成MINI電容器的下金屬線15和下電極20。在其上涂敷電介質(zhì)膜40。在電介質(zhì)膜40上淀積金屬至超過1500的厚度并構(gòu)圖，以在電介質(zhì)膜40上形成上電極50。在電介質(zhì)膜40和上電極50上形成金屬間電介質(zhì)(inter-metal-dielectric，IMD)層60。在IMD層60中形成連接到下金屬線15的第一通孔70、連接到下電極20的第二通孔72以及連接到上電極50的第三通孔74。在IMD層60上淀積金屬至約3000的厚度。金屬被構(gòu)圖，由此形成分別連接到第一、第二和第三通孔70、72和74的上金屬線80、82和84。
在檢測半導(dǎo)體器件的性能是否滿足設(shè)計要求的階段，需要對器件的頻率響應(yīng)一致性進行測試，這種測試要借助在半導(dǎo)體器件中形成MIM電容器來實現(xiàn)。從上述MIM電容器的制造過程可知，形成MIM電容器上電介質(zhì)的步驟包括等離子刻蝕，由于在電介質(zhì)膜40上構(gòu)圖上電極50，第一和第二通孔70和72的深度不同于第三通孔74的深度，因此需要具有相當高選擇性的刻蝕工藝。如果分開地形成第一和第二通孔70和72以及第三通孔74，那么需要另一掩模，由此使刻蝕工藝復(fù)雜化，可見，在MIM電容器的制造過程中至少需要兩次掩膜工藝，其制造成本是相對較高的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種用于測試半導(dǎo)體器件頻率一致性且易于制造的電容器，來取代MIM電容器，以解決現(xiàn)有技術(shù)中制造MIM電容器進行器件測試成本較高的問題。
為達到上述目的，本發(fā)明提供的半導(dǎo)體疊層電容器包括在半導(dǎo)體器件上形成的至少一層金屬層；填充在所述金屬層之間的電介質(zhì)層；所述金屬層之間具有至少一個金屬互連孔。
所述金屬層包括至少一個金屬電極板。
所述金屬電極板為梳狀結(jié)構(gòu)。
所述金屬電極板為蛇狀結(jié)構(gòu)。
所述金屬層為梳狀電極板與蛇狀電極板的組合結(jié)構(gòu)。
所述金屬層為兩個或兩個以上梳狀電極板的組合結(jié)構(gòu)。
所述電介質(zhì)層至少包括氧化硅或氮化硅。
所述電介質(zhì)層填充在電極板的縫隙中。
本發(fā)明提供的另一種半導(dǎo)體疊層電容器包括在半導(dǎo)體器件上形成的至少一個電極板；填充在所述電極板之間的電介質(zhì)層；以及連接所述電極板的至少一個金屬互連孔。
所述電極板為梳狀結(jié)構(gòu)。
所述電極板為蛇狀結(jié)構(gòu)。
所述電極板為梳狀電極和/或蛇狀電極的組合結(jié)構(gòu)。
所述電介質(zhì)層至少包括氧化硅或氮化硅。
所述電介質(zhì)層填充在電極板的縫隙中。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的半導(dǎo)體疊層電容器的電極板以與器件表面平行的方式布置在被測半導(dǎo)體器件中，電極板之間具有電介質(zhì)，多層電極板和電介質(zhì)組成疊層狀電容結(jié)構(gòu)。兩層電極板和之間的電介質(zhì)形成一組電容，每個電極板具有一個電極引出端。這樣形成的電容省去了制作通孔形成金屬電極引線的步驟，而這一步驟在MIM電容器的制造過程中需要進行掩膜工藝來完成。因此本發(fā)明的半導(dǎo)體疊層電容器相對于MIM電容器具有結(jié)構(gòu)簡單且成本低的優(yōu)點。
本發(fā)明的半導(dǎo)體疊層電容器的電極板的結(jié)構(gòu)形式多樣靈活，即可以是梳狀結(jié)構(gòu)，也可以是蛇狀結(jié)構(gòu)，電極板和電極板之間即可以是梳狀結(jié)構(gòu)的組合，也可以是梳狀結(jié)構(gòu)與蛇狀結(jié)構(gòu)的組合。可以根據(jù)實際半導(dǎo)體器件匹配程度和頻率響應(yīng)測試需要，設(shè)計不同的電極板組合形式，通過電極板之間的靈活的電容組合方式，從而得到不同的匹配電容值。


圖1為現(xiàn)有半導(dǎo)體器件中MIM電容器的結(jié)構(gòu)示意圖；圖2為本發(fā)明半導(dǎo)體疊層電容器的縱向剖面圖；圖3本發(fā)明半導(dǎo)體疊層電容器梳狀電極板的結(jié)構(gòu)示意圖；圖4為本發(fā)明半導(dǎo)體疊層電容器梳狀電極板與蛇狀電極板組合形式示意圖；圖5為本發(fā)明半導(dǎo)體疊層電容器的梳狀與蛇狀電極板的另一種組合形式示意圖；圖6為由本發(fā)明半導(dǎo)體疊層電容器組的結(jié)構(gòu)示意圖。
具體實施例方式
電容器經(jīng)常用于半導(dǎo)體器件中作為儲存電荷的元件，電容器主要包含兩個以上絕緣體互相隔開的導(dǎo)電平板，電容值、或是單位旋加電壓于電容器所包含的電荷數(shù)量是由許多參數(shù)而定，例如平板的面積、平板的距離以及平板間絕緣體的介電常數(shù)。電容器用于濾波裝置、模擬/數(shù)字轉(zhuǎn)換器、存儲器裝置、控制應(yīng)用及許多其它類型的半導(dǎo)體裝置。其中一種電容器為金屬/絕緣體/金屬(MIM)電容器，經(jīng)常用于混合訊號裝置及邏輯裝置，在各種不同的半導(dǎo)體裝置中，MIM電容器用以儲存電荷，且經(jīng)常作為存儲器裝置的儲存節(jié)點(Storage Node)，MIM電容器主要是在半導(dǎo)體晶圓上以水平方式來形成，在兩個平板夾持一平行于晶圓表面的介電層。一般而言，其中一金屬平板位于半導(dǎo)體裝置的金屬化層或是金屬內(nèi)聯(lián)線層上。然而MIM電容器在制造過成中需要利用掩膜形成金屬線和電極，其工藝相對復(fù)雜。在器件的設(shè)計和性能測試階段，用MIM電容器來作為器件的匹配電容，制造成本相對較高。因此，為了降低被測器件的制造成本，本發(fā)明的半導(dǎo)體疊層電容器采用梳狀或蛇狀電極，多層金屬電極平行排列，電介質(zhì)層置于其間，具有相對簡單的結(jié)構(gòu)和制造工藝。通過設(shè)計電極板的面積和不同的電極組合方式調(diào)整電容，獲得設(shè)計期望的匹配電容值，以代替MIM電容器。
圖2為本發(fā)明半導(dǎo)體疊層電容器的縱向剖面結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明的疊層電容器被置于半導(dǎo)體器件結(jié)構(gòu)中，與其它被測器件一起，利用常規(guī)工藝例如氧化、光刻、刻蝕等工藝形成。用形成金屬導(dǎo)線的方法，在金屬層上形成具有不同形狀的電極板。在制造半導(dǎo)體集成電路的過程中，金屬導(dǎo)線是用來交互連接半導(dǎo)體晶片上的器件電路中的多個元件，用來在半導(dǎo)體晶片上沉積金屬導(dǎo)線圖案的一般過程包括在硅晶片襯底上沉積導(dǎo)電層；利用標準光刻技術(shù)形成具有所需金屬導(dǎo)線圖案的光刻膠或其它掩膜；對該晶片襯底進行干蝕刻過程，以將未受到掩膜覆蓋的區(qū)域的導(dǎo)電層移除，而留下具有掩膜圖案的金屬層電極板；以及通常利用等離子刻蝕等工藝來去除掩膜層，以暴露出金屬電極板的表面。一般地，在晶片襯底上連續(xù)沉積電氣導(dǎo)體與絕緣材料之間的多個交替層，而且晶片上的不同層的導(dǎo)體層間彼此可電氣連接。通過在絕緣層中蝕刻出介層窗或開口，以及在介層窗中填充鋁、鎢或其它金屬，可在導(dǎo)體層之間建立電氣連接。本發(fā)明的疊層電容器包括金屬層和電介質(zhì)層，且金屬層和電介質(zhì)層為多層疊加在一起。即首先淀積一層金屬層，在金屬層上刻蝕出不同數(shù)量和形狀的電極板，然后在金屬層上生長電介質(zhì)層，例如氧化硅或氮化硅；在電介質(zhì)層上再淀積金屬層，可根據(jù)設(shè)計需要繼續(xù)生長電介質(zhì)層和金屬層，形成多層結(jié)構(gòu)的電容器。本發(fā)明的如圖2所示的實施例中金屬層為8層，從M1至M8，電介質(zhì)填充于金屬層之間。這里，金屬層可以是包括一個電極板，也可以是由多個電極板組成的電極板組合結(jié)構(gòu)。在各層金屬層的電極板之間還形成有連接相鄰兩個電極板的金屬互連孔，使得兩個電極板形成電氣連接。
如前所述，金屬層M可以根據(jù)匹配電容值的設(shè)計需要，由一個電極板或多個電極板組成。本發(fā)明的疊層電容器的電極板可以是梳狀、蛇狀或它們的組合。圖3本發(fā)明半導(dǎo)體疊層電容器梳狀電極板的結(jié)構(gòu)示意圖。圖3所示的梳狀電極板由兩個梳狀電極板穿插在一起組成，每個電極板包括引出端30和33，電極31和32，電極31和32的數(shù)量根據(jù)設(shè)計要求確定。在電極31和32之間填充有電介質(zhì)，因此在每個電極31和32之間就會形成電容。這樣，引出端30和33之間得到的電容值就是每個電極31和32之間電容值的組合。根據(jù)電極數(shù)量的不同，電極板的引出端30和33之間的輸出電容就會得到不同的電容值，這種組合方式是非常靈活的。這僅僅是單層電極板的輸出電容，實際上由于電介質(zhì)是填充在每層電極的縫隙和各個電極層之間的，因此不僅在每層的電極之間會形成電容，而且在兩層或多層電極之間也會形成電容。這種單層電容和多層電容的組合輸出，使得本發(fā)明的疊層電容器具有靈活多樣的輸出電容值。
圖4為本發(fā)明半導(dǎo)體疊層電容器梳狀與蛇狀電極板組合形式示意圖。如圖4所示，梳狀電極41和蛇狀電極42彼此插接。圖5為為本發(fā)明半導(dǎo)體疊層電容器的梳狀與蛇狀電極板的另一種組合形式的示意圖。如圖5所示，梳狀電極52和53與蛇狀電極51的這種彼此插接的組合方式，在梳狀電極52和53之間形成了兩個電容C1和C2，相比較圖3所示的結(jié)構(gòu)，在不增加很多電極板面積的情況下，形成的電容數(shù)量較之增加了一倍。因此電容的組合方式也更加豐富多樣。
圖6為由本發(fā)明半導(dǎo)體疊層電容器組的結(jié)構(gòu)示意圖。如圖6所示，電容器C1和C2是由多個梳狀電極板組合在一起形成的電容結(jié)構(gòu)。在本發(fā)明的半導(dǎo)體疊層電容器當中，這不僅在同一層的電極板可以是上述組合結(jié)構(gòu)，而且在多層電極板的每層都可以是這種組合形式的電容結(jié)構(gòu)，其中電極板的面積、電極數(shù)量都可以根據(jù)設(shè)計要求布置和選用。由于電介質(zhì)填充在每層電極板之間和電極板的縫隙中，本發(fā)明的疊層電容器電容值的組合方式即包括電極板電極之間的電容組合，例如C1和C2；又包括各層電極板電極之間的電容組合。因此，本發(fā)明的半導(dǎo)體疊層電容器具有相當豐富的電容組合方式，非常有利于在器件測試階段的器件之間的電容匹配。例如，在頻率響應(yīng)測試過程中，由于工藝條件等諸多因素的影響，器件的參數(shù)一致性很難達到非常的水平，因此需要通過調(diào)整匹配電容，對電路中器件的輸入輸出阻抗匹配特性、頻率響應(yīng)特性等進行一致性的調(diào)整。利用本發(fā)明的電容器進行匹配時，令被測器件與電容器相連，由于電容組合方式非常靈活，可以得到不同的電容值，通過調(diào)整電容器的輸出電容，使不同器件之間的頻率響應(yīng)特性達到匹配，相對于MIM電容，提高了調(diào)試工作的效率，同時大大降低了測試成本。
雖然本發(fā)明己以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體疊層電容器，其特征在于包括在半導(dǎo)體器件上形成的至少一層金屬層；填充在所述金屬層之間的電介質(zhì)層；所述金屬層之間具有至少一個金屬互連孔。
2.如權(quán)利要求1所述的半導(dǎo)體疊層電容器，其特征在于所述金屬層包括至少一個金屬電極板。
3.如權(quán)利要求2所述的半導(dǎo)體疊層電容器，其特征在于所述金屬電極板為梳狀結(jié)構(gòu)。
4.如權(quán)利要求2所述的半導(dǎo)體疊層電容器，其特征在于所述金屬電極板為蛇狀結(jié)構(gòu)。
5.如權(quán)利要求2、3或4所述的半導(dǎo)體疊層電容器，其特征在于所述金屬層為梳狀電極板與蛇狀電極板的組合結(jié)構(gòu)。
6.如權(quán)利要求2或3所述的半導(dǎo)體疊層電容器，其特征在于所述金屬層為兩個或兩個以上梳狀電極板的組合結(jié)構(gòu)。
7.如權(quán)利要求1所述的半導(dǎo)體疊層電容器，其特征在于所述電介質(zhì)層至少包括氧化硅或氮化硅。
8.如權(quán)利要求7所述的半導(dǎo)體疊層電容器，其特征在于所述電介質(zhì)層填充在電極板的縫隙中。
9.一種半導(dǎo)體疊層電容器，其特征在于包括在半導(dǎo)體器件上形成的至少一個電極板；填充在所述電極板之間的電介質(zhì)層；以及連接所述電極板的至少一個金屬互連孔。
10.如權(quán)利要求9所述的半導(dǎo)體疊層電容器，其特征在于所述電極板為梳狀結(jié)構(gòu)。
11.如權(quán)利要求9所述的半導(dǎo)體疊層電容器，其特征在于所述電極板為蛇狀結(jié)構(gòu)。
12.如權(quán)利要求10或11所述的半導(dǎo)體疊層電容器，其特征在于所述電極板為梳狀電極和/或蛇狀電極的組合結(jié)構(gòu)。
13.如權(quán)利要求9所述的半導(dǎo)體疊層電容器，其特征在于所述電介質(zhì)層至少包括氧化硅或氮化硅。
14.如權(quán)利要求13所述的半導(dǎo)體疊層電容器，其特征在于所述電介質(zhì)層填充在電極板的縫隙中。
全文摘要
本發(fā)明公開了一種半導(dǎo)體疊層電容器，其特征在于包括在半導(dǎo)體器件上形成的至少一層金屬層；填充在所述金屬層之間電介質(zhì)層；所述金屬層之間具有至少一個金屬互連孔。本發(fā)明的半導(dǎo)體疊層電容器相對于MIM電容器減少了一次掩膜工藝，從而大大降低了生產(chǎn)成本。
文檔編號H01L27/02GK101038911SQ20061002466
公開日2007年9月19日 申請日期2006年3月14日 優(yōu)先權(quán)日2006年3月14日
發(fā)明者蘇鼎杰, 何佳, 劉丕均, 鄭敏祺 申請人:中芯國際集成電路制造(上海)有限公司