基于陷阱特性的半導體電容器件及其制備方法與應用
【技術領域】
[0001]本發(fā)明屬于半導體領域，尤其涉及基于陷阱特性的半導體電容器件及其制備方法與應用。
【背景技術】
[0002]半導體硅材料在器件制作過程中，由于工藝原因而產生了缺陷或者陷阱。這些硅中的陷阱在半導體硅的禁帶中引入了分立的能級。這一分立的能級具有干擾半導體器件的載流子輸運特性，因此一般被視為能對器件性能帶來退化的主要因素。
[0003]然而正是由于陷阱在禁帶中具有分立能級，因此他們可以作為有效的產生和復合中心，來調節(jié)導帶和價帶中的兩種載流子的濃度。而且陷阱的這種特殊的產生復合效應具有很好的可控性。因此，如何利用陷阱的這一特性具有重要意義。
【發(fā)明內容】
[0004]本發(fā)明的首要目的在于提供基于陷阱特性的半導體電容器件，用于實現利用陷阱的產生復合效應來控制的電容區(qū)的充電和放電?？蓪崿F極低的充放電電流控制。
[0005]本發(fā)明的再一目的在于提供上述基于陷阱特性的半導體電容器件的制備方法。
[0006]本發(fā)明的再一目的在于提供上述基于陷阱特性的半導體電容器件的應用方法。
[0007]本發(fā)明是這樣實現的，基于陷阱特性的半導體電容器件，包括電容區(qū)以及漏區(qū)，所述電容區(qū)和漏區(qū)之間設有上下疊放的氧化絕緣層和襯底構成的溝道區(qū)；所述電容區(qū)頂部覆蓋氧化隔離層；所述溝道區(qū)底部設有襯底電極層；所述氧化絕緣層頂部覆蓋控制柵電極層；所述漏區(qū)頂部設有控制漏電極層，所述控制漏電極層周邊設有氧化隔離層。
[0008]優(yōu)選地，所述襯底為P型襯底。
[0009]優(yōu)選地，所述襯底為N型襯底。
[0010]本發(fā)明進一步提供了上述基于陷阱特性的半導體電容器件的制備方法，該方法包括以下步驟:
(1)選取高摻雜的N型或P型材料，在襯底表面生長一層氧化隔離層，通過光刻確定電容區(qū)、漏區(qū)以及溝道區(qū)，刻蝕掉溝道區(qū)域上面的氧化隔離層，通過離子注入法或擴散法形成P型襯底或者N型襯底，并將襯底刻蝕一部分并氧化形成氧化層；
(2)在電容區(qū)和漏區(qū)上生長一層氧化隔離層；
(3)通過光刻及刻蝕掉控制柵電極層和控制漏電極層位置上的氧化隔離層；
(4)通過金屬淀積工藝，分別形成控制柵電極層、控制漏電極層和襯底電極層。
[0011]本發(fā)明進一步提供了上述基于陷阱特性的半導體電容器件的應用方法，該方法包括以下步驟:
(O當漏端電壓Vd大于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，將產生的空穴注入進電容區(qū)，為電容區(qū)充電；
(2)當漏端電壓Vd小于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，電容區(qū)的空穴被抽取到溝道區(qū)中參與復合，為電容區(qū)放電。
[0012]相比于現有技術的缺點和不足，本發(fā)明具有以下有益效果:本發(fā)明通過基于陷阱的產生復合效應這一特性，能夠非常有效的控制電容區(qū)的充放電。相比與傳統的電容器件，該電容的的最低工作電流可低至皮安級別，本發(fā)明可為具有極低功耗要求的特殊芯片提供的基本的半導體電容單元器件。而且本發(fā)明中的器件結構，與傳統的CMOS工藝有很好的兼容性。
【附圖說明】
[0013]圖1是本發(fā)明電子導電型溝道基于陷阱特性的半導體電容器件的結構示意圖；
圖2是本發(fā)明空穴導電型溝道基于陷阱特性的半導體電容器件的結構示意圖；
圖3本發(fā)明實施例中電子導電型半導體電容器件在VD>0V情形下的工作機制原理能帶示意圖；圖中帶乘號的小圓圈表示陷阱能級。
[0014]圖4是本發(fā)明實施例中電子導電型半導體電容器件在VD〈0V情形的工作機制原理能帶示意圖；圖中帶乘號的小圓圈表示陷阱能級。
[0015]圖5本發(fā)明實施例中電子導電型半導體電容器件充放電電流Id示意圖。
【具體實施方式】
[0016]為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0017]實施例1
如圖1所示，本發(fā)明電子導電型溝道基于陷阱特性的半導體電容器件的制備包括以下步驟:
(1)選取高摻雜的N型材料，使用高溫氧化爐在1000攝氏度的高溫設置下在襯底表面生長一層氧化隔離層，使用光刻機通過光刻確定電容區(qū)12、漏區(qū)13以及溝道區(qū)11，刻蝕掉溝道區(qū)域上面的氧化隔離層，通過離子注入機將硼等三族元素原子離子注入進溝道區(qū)或使用高溫擴散爐在1000攝氏度的設置下將硼擴散進溝道區(qū)形成P型襯底，使得襯底摻雜濃度控制在115-1O17Cm 3范圍內，
并將襯底刻蝕一部分并氧化形成氧化層14 ;
(2)使用高溫氧化爐在1000攝氏度設置下在電容區(qū)13和漏區(qū)12上生長一層氧化隔離層18、19、110，氧化層厚度為4~20nm范圍內。
[0018](3)使用光刻機通過光刻及離子刻蝕機刻蝕掉控制柵電極層和控制漏電極層位置上的氧化隔離層；
(4)使用物理化學氣相沉積設備將鋁或銅金屬原子淀積工藝，分別形成控制柵電極層15、控制漏電極層16和襯底電極層17。
[0019]實施例2
如圖2所示，本發(fā)明空穴導電型溝道基于陷阱特性的半導體電容器件的制備包括以下步驟:
(I)選取高摻雜的N型材料，使用高溫氧化爐在1000攝氏度的高溫設置下在襯底表面生長一層氧化隔離層，使用光刻機通過光刻確定電容區(qū)22、漏區(qū)23以及溝道區(qū)21，刻蝕掉溝道區(qū)域上面的氧化隔離層，通過離子注入機離子注入機將磷等三族元素原子離子注入進溝道區(qū)或使用高溫擴散爐在1000攝氏度的設置下將硼擴散進溝道區(qū)形成N型襯底，使得襯底摻雜濃度控制在1015~1017cm3范圍內，并將襯底刻蝕一部分并氧化形成氧化層24 ;
(2)使用高溫氧化爐在1000攝氏度設置下在電容區(qū)22和漏區(qū)23上生長一層氧化隔離層28、29、210，氧化層厚度為4~20nm范圍內。
[0020](3)使用光刻機通過光刻及使用離子刻蝕機刻蝕掉控制柵電極層和控制漏電極層位置上的氧化隔離層；
(4)使用物理化學氣相沉積設備將鋁或銅金屬原子淀積工藝通過金屬淀積工藝，分別形成控制柵電極層25、控制漏電極層26和襯底電極層27。
[0021]實施例3
基于陷阱特性的半導體電容器件的應用方法，該方法包括以下步驟:
(O當漏端電壓Vd大于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，將產生的空穴注入進電容區(qū)，為電容區(qū)充電；
(2)當漏端電壓Vd小于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，電容區(qū)的空穴被抽取到溝道區(qū)中參與復合，為電容區(qū)放電。
[0022]效果實施例
如圖3所示，圖3是電子導電型半導體電容器件在VD>0V情形下的工作機制原理能帶示意圖；圖中帶乘號的小圓圈表示陷阱能級。圖3中，電子導電型半導體電容器件中，漏區(qū)沒有施加偏壓時，電容區(qū)、溝道區(qū)和漏區(qū)的準費米能級相同。當漏電極施加正偏壓時(VD>0V)，漏區(qū)的能帶整體下移，這使得因此漏區(qū)的準費米能級Efn比溝道和電容區(qū)的準費米能級低，因此溝道中由于陷阱產生的電子將流向漏極，而空穴則流向懸浮的電容區(qū)。即形成了圖3的能帶中所描述的電子導電型半導體電容器件的工作機制。
[0023]如圖4所示，圖4是電子導電型半導體電容器件在VD〈0V情形的工作機制原理能帶示意圖；圖中帶乘號的小圓圈表示陷阱能級。圖4中，電子導電型半導體電容器件中，漏區(qū)沒有施加偏壓時，電容區(qū)、溝道區(qū)和漏區(qū)的準費米能級相同。當漏電極施加正偏壓時(VD〈0V)，漏區(qū)的能帶整體上移，這使得因此漏區(qū)的準費米能級Efn比溝道和電容區(qū)的準費米能級高。因此溝道中由于陷阱復合過程中需要的的電子將來自漏區(qū)，即電子從漏區(qū)流向溝道。而溝道中陷阱復合過程中需要的空穴則來自懸浮的電容區(qū)，即空穴從電容區(qū)流向溝道。即形成了圖4的能帶中所描述的電子導電型半導體電容器件的工作機制。
[0024]如圖5所示，圖5是電子導電型半導體電容器件充放電電流Id示意圖。圖5中，對于電子導電型半導體電容器件，基于圖3和圖4中的機制，溝道陷阱引發(fā)的產生電流形成的漏端電流Id為正值，溝道陷阱引發(fā)的復合電流形成的漏端電流I:)為負值。因此對于電子導電型半導體電容器件，圖5中，當漏極施加一個正的漏電壓Vd值，此時柵電壓設置一正的Vti且Ve使得溝道處于為耗盡狀態(tài)，此時基于圖3，漏極將流出一正的產生電流。如果當漏極施加一個負的漏電壓Vd值，此時柵電壓設置一負的V 且V 使得此時溝道處于耗盡狀態(tài)，此時基于圖3，漏極將流出一負的復合電流。
[0025]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
【主權項】
1.基于陷阱特性的半導體電容器件，其特征在于，包括電容區(qū)以及漏區(qū)，所述電容區(qū)和漏區(qū)之間設有上下疊放的氧化絕緣層和襯底構成的溝道區(qū)；所述電容區(qū)頂部覆蓋氧化隔離層；所述溝道區(qū)底部設有襯底電極層；所述氧化絕緣層頂部覆蓋控制柵電極層；所述漏區(qū)頂部設有控制漏電極層，所述控制漏電極層周邊設有氧化隔離層。2.如權利要求1所述的基于陷阱特性的半導體電容器件，其特征在于，所述襯底為P型襯底。3.如權利要求1所述的基于陷阱特性的半導體電容器件，其特征在于，所述襯底為N型襯底。4.權利要求1~3任一項所述的基于陷阱特性的半導體電容器件的制備方法，其特征在于，該方法包括以下步驟: (1)選取高摻雜的N型或P型材料，在襯底表面生長一層氧化隔離層，通過光刻確定電容區(qū)、漏區(qū)以及溝道區(qū)，刻蝕掉溝道區(qū)域上面的氧化隔離層，通過離子注入法或擴散法形成P型襯底或者N型襯底，并將襯底刻蝕一部分并氧化形成氧化層； (2)在電容區(qū)和漏區(qū)上生長一層氧化隔離層； (3)通過光刻及刻蝕掉控制柵電極層和控制漏電極層位置上的氧化隔離層； (4)通過金屬淀積工藝，分別形成控制柵電極層、控制漏電極層和襯底電極層。5.權利要求1~3任一項所述的基于陷阱特性的半導體電容器件的應用方法，其特征在于，該方法包括以下步驟: (O當漏端電壓Vd大于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，將產生的空穴注入進電容區(qū)，為電容區(qū)充電； (2)當漏端電壓Vd小于OV時，柵電壓被設置對應的溝道耗盡狀態(tài)，電容區(qū)的空穴被抽取到溝道區(qū)中參與復合，為電容區(qū)放電。
【專利摘要】本發(fā)明提供了基于陷阱特性的半導體電容器件及其制備方法與應用，本發(fā)明半導體電容器件制備方法包括：選取高摻雜的N型或P型材料，在襯底表面生長一層氧化隔離層，通過光刻確定電容區(qū)、漏區(qū)以及溝道區(qū)，刻蝕掉溝道區(qū)域上面的氧化隔離層，通過離子注入法或擴散法形成P型襯底或者N型襯底，并將襯底刻蝕一部分并氧化形成氧化層；在電容區(qū)和漏區(qū)上生長一層氧化隔離層；通過光刻及刻蝕掉控制柵電極層和控制漏電極層位置上的氧化隔離層；通過金屬淀積工藝，分別形成控制柵電極層、控制漏電極層和襯底電極層。本發(fā)明能夠非常有效的控制電容區(qū)的充放電，可為具有極低功耗要求的特殊芯片提供的基本的半導體電容單元器件，兼容性好。
【IPC分類】H01L21/02, H01L23/64
【公開號】CN105161484
【申請?zhí)枴緾N201510607107
【發(fā)明人】陳海峰
【申請人】西安郵電大學
【公開日】2015年12月16日
【申請日】2015年9月23日