專利名稱：抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件的制作方法
技術(shù)領(lǐng)域：
抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，屬于半導體功率器件技術(shù)領(lǐng)域。
背景技術(shù)：
垂直雙擴散金屬氧化物半導體(V-DMOS)相對于較早出現(xiàn)的L-DMOS(L-DMOS)而言，它將漏區(qū)、漂移區(qū)和溝道區(qū)從表面分別轉(zhuǎn)移到硅片的底部和體內(nèi)，管芯占用的硅片面積大大縮小，提高了硅片表面的利用率，而且器件的頻率特性也得到了很大的改善，使功率MOS器件從小功率向大功率領(lǐng)域邁進的過程中前進了一大步。V-DMOS適合用于制作大功率器件，是功率電子的重要基礎(chǔ)，作為功率開關(guān)，V-DMOS器件以其高耐壓、低導通電阻等特性常用于功率集成電路和功率集成系統(tǒng)中。圖1是制作在體硅上的傳統(tǒng)V-DMOS器件結(jié)構(gòu)示意圖。其中，1是器件的襯底，5是n-(或p-)外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
將多種功能的器件集成在一塊芯片上是當前電子工業(yè)的主要發(fā)展方向，它包括將低電壓裝置和高電壓裝置制作在同一襯底上，這樣可使產(chǎn)品可靠性更強，體積和重量更小，費用更低。而傳統(tǒng)V-DMOS不能將高電壓器件和低電壓器件有效地隔離開，不便于集成。文獻Kuntjoro Pinardi，Ulrich Heinle，Stefan Bengtsson，etc，“High-Power SOI Vertical DMOSTransistors With Lateral Drain ContactsProcess Developments，characterization，and Modeling”(漏引出端位于器件層表面的高功率SOI(Silicon-on-insulator，絕緣體上生長薄單晶硅膜)V-DMOS器件發(fā)展、描述和模型)IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.51，NO.5，MAY2004.提出了一種新的結(jié)構(gòu)，采用SOI技術(shù)，將器件隔離開，同時采用重摻雜電流通道，把漏端引到器件表面，如圖2所示。由于器件被隔離開，因此采用此結(jié)構(gòu)制作的器件較傳統(tǒng)V-DMOS更易于集成。
V-DMOS器件在核輻照和空間輻照等環(huán)境的大量應(yīng)用，對其抗輻照的性能提出了更高的要求。對于上述的V-DMOS器件，在瞬態(tài)輻照和單粒子輻照情況下，器件內(nèi)將產(chǎn)生較多的電子—空穴對。瞬態(tài)輻照下，電子—空穴對被掃入漏源，單粒子輻照下，電子—空穴對被耗盡區(qū)收集，分別發(fā)生瞬態(tài)輻照效應(yīng)和單粒子輻照效應(yīng)。上述兩種情況下V-DMOS器件內(nèi)都將產(chǎn)生較大的瞬態(tài)電流，從而導致器件失效，所以上述V-DMOS器件的抗輻照能力不強，這對其可靠性和環(huán)境適應(yīng)性產(chǎn)生了很不利的影響。
為了改善器件的抗輻照性能，研究者們提出了各種措施。文獻J.R.Schwank，M.R.Shaneyfelt，etc，“Radiation Effects in SOI Technologies”(絕緣體上生長薄單晶硅膜技術(shù)中的輻照效應(yīng))，IEEE TRANSACTION ON NUCLEAR SCIENCE，VOL.50，NO.3，JUNE 2003，采用了一種特殊的版圖設(shè)計，如圖3，它在保留傳統(tǒng)橫向MOS結(jié)構(gòu)的基礎(chǔ)上，在稱底1內(nèi)引入了埋氧層結(jié)構(gòu)—絕緣體區(qū)域4，然后在埋氧層上的單晶硅中制作器件的源、漏、柵及溝道區(qū)。該結(jié)構(gòu)通過引入電子—空穴對復合能力較高的埋氧層，提高器件的抗輻照能力，但是該器件受到浮體效應(yīng)的影響，其抗單粒子輻照能力減弱，因此其抗輻照能力仍不能得到充分的改善。此外，由于它是在一種橫向MOS器件，也不適合用于制作大功率器件，而且管芯占用的芯片面積太大，硅片表面利用率不高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，它是在上述漏引出端位于器件層表面的高功率SOIV-DMOS器件體內(nèi)引入部分埋氧結(jié)構(gòu)(如圖4)，與傳統(tǒng)DMOS器件相比，具有抗輻照能力更強、更易于集成的特點。
本發(fā)明技術(shù)方案如下抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，如圖4所示，包括襯底1、SOI層2、重摻雜區(qū)3、外延層5、p(或n)區(qū)6、n+(或p+)區(qū)7和p+(或n+)區(qū)8，外延層5位于重摻雜區(qū)3和p(或n)區(qū)6的中間，其特征是還包括部分埋氧結(jié)構(gòu)，所述部分埋氧結(jié)構(gòu)位于器件主要垂直導電通路的兩旁，由絕緣體區(qū)域4構(gòu)成。
需要說明的是(1)所述由絕緣體區(qū)域4構(gòu)成的部分埋氧結(jié)構(gòu)可緊靠重摻雜區(qū)3做在外延層5的體內(nèi)，也可與重摻雜區(qū)3有一定距離地做在外延層5的體內(nèi)(如圖5)。
(2)所述由絕緣體區(qū)域4構(gòu)成的部分埋氧結(jié)構(gòu)，其形狀可以是矩形，也可以是梯形，橢圓形等非規(guī)則形狀(如圖6、7)。
(3)所述由絕緣體區(qū)域4構(gòu)成的部分埋氧結(jié)構(gòu)可以由二氧化硅或氮化硅等絕緣材料制作。
(4)本發(fā)明所述的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件可以采用體硅、碳化硅、砷化鎵、磷化銦或鍺硅等半導體材料制作。
本發(fā)明的工作原理本發(fā)明提供的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，采用漏引出端位于器件層表面的高功率SOIV-DMOS內(nèi)引入部分埋氧結(jié)構(gòu)，可以克服傳統(tǒng)V-DMOS器件抗輻照能力不夠好、耐壓不夠高、不便于集成的缺點，獲得較好的抗輻照能力和較高的耐壓且便于集成。這里以部分埋氧區(qū)為二氧化硅的SOI-部分SOIV-DMOS為例，說明本發(fā)明的工作原理。
在器件受輻照情況下，部分埋氧結(jié)構(gòu)為輻照產(chǎn)生的電子—空穴對提供較大的復合幾率，有效降低輻照電流，達到增強器件抗輻照能力的目的。瞬態(tài)輻照情況下，器件中由于輻照產(chǎn)生的電子—空穴對被掃入漏/源，從而產(chǎn)生瞬態(tài)電流。由于二氧化硅本身的結(jié)構(gòu)特點，其體內(nèi)有數(shù)量龐大的復合中心，因此二氧化硅中瞬態(tài)輻照產(chǎn)生的電子—空穴對的復合幾率較大，從而二氧化硅在瞬態(tài)輻照下表現(xiàn)出來的瞬態(tài)電流很??；單粒子輻照情況下，入射的高能粒子將沿著它的軌跡產(chǎn)生高密度的電子一空穴對，輻照產(chǎn)生的電子—空穴對又會中和其周圍的耗盡層。若耗盡層進一步消失，則由于失去屏蔽作用，正偏壓產(chǎn)生的電場將推進到襯底內(nèi)部，使漏端電流在一瞬間達到極大值。由于二氧化硅中電子—空穴對的復合幾率較高，使得輻照中產(chǎn)生的大量電子一空穴對在被耗盡層收集前就已經(jīng)復合，即器件收集電子的有效軌道長度減小了，因此本發(fā)明提供的SOI-部分SOIV-DMOS由于內(nèi)部存在部分埋氧結(jié)構(gòu)，其在單粒子輻照情況下產(chǎn)生的瞬態(tài)電流大大減少。在單粒子入射到器件內(nèi)部很短時間內(nèi)，由于部分埋氧結(jié)構(gòu)的存在，SOI-部分SOIV-DMOS內(nèi)部溫度僅僅是略有增加，然后緩慢恢復，因此不容易發(fā)生熱擊穿，所以其失效域值增加。
本發(fā)明除了大幅提高器件抗輻照能力外，還具有的優(yōu)點是器件耐壓提高且易于集成。部分埋氧結(jié)構(gòu)的引入，相當于在該結(jié)構(gòu)中相當于增加了一TRENCH結(jié)構(gòu)，使得漂移區(qū)變長，因此器件耐壓提高。由于采用了漏引出端位于器件層表面的高功率SOIV-DMOS結(jié)構(gòu)，器件被隔離，更易于集成。
綜上所述，本發(fā)明提供的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，通過在漏引出端位于器件層表面的高功率SOIV-DMOS器件功率器件內(nèi)部引入部分埋氧結(jié)構(gòu)，以提供一個高耐壓、高電子—空穴對復合能力的通道來提高器件耐壓及其抗輻照能力。與傳統(tǒng)的V-DMOS相比，具有耐壓更高、抗輻照能力更強、更易于集成的特點。因此，采用本發(fā)明可以制作各種性能優(yōu)良的抗輻照、高壓、高速、高集成度V-DMOS器件。


圖1是傳統(tǒng)V-DMOS結(jié)構(gòu)示意圖。
其中，1是器件的襯底，5是n-(或p-)外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
圖2是漏引出端位于器件層表面的高功率SOIV-DMOS器件結(jié)構(gòu)示意圖。
其中，1是器件的襯底，2是SOI層，3是重摻雜n+(或p+)層，5是外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
圖3是具有SOI結(jié)構(gòu)的橫向MOS結(jié)構(gòu)示意圖。
其中，1是器件的襯底，4是絕緣體區(qū)，7是n+(或p+)區(qū)，9是漏極，10是源極，11是柵極。
圖4是本發(fā)明提供的在漏引出端位于器件層表面的高功率SOIV-DMOS內(nèi)引入部分埋氧層的DMOS結(jié)構(gòu)示意圖。
其中，1是器件的襯底，2是SOI層，3是重摻雜n+(或p+)層，4是部分埋氧區(qū)，5是外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
圖5是部分埋氧結(jié)構(gòu)4與重摻雜層3有一定距離地做在外延層5體內(nèi)的V-DMOS結(jié)構(gòu)示意圖。
其中，1是器件的襯底，2是SOI層，3是重摻雜n+(或p+)層，4是部分埋氧區(qū)，5是外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
圖6是本發(fā)明部分埋氧區(qū)為梯形的情形。
其中，1是器件的襯底，2是SOI層，3是重摻雜n+(或p+)層，4是部分埋氧區(qū)，5是外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
圖7是本發(fā)明部分埋氧區(qū)為橢圓形的情形。
其中，1是器件的襯底，2是SOI層，3是重摻雜n+(或p+)層，4是部分埋氧區(qū)，5是外延層，6是p(或n)區(qū)，7是n+(或p+)區(qū)，8是p+(或n+)區(qū)，9是漏極，10是源極，11是柵極。
具體實施例方式
采用本發(fā)明的部分埋氧結(jié)構(gòu)，可以得到性能優(yōu)良的抗輻照、高壓、高速、高集成度功率器件?？梢詰?yīng)用于雙擴散場效應(yīng)晶體管、絕緣柵雙極型功率晶體管、靜電誘導晶體管、PN二極管等常見功率器件。采用部分埋氧結(jié)構(gòu)的器件可以用于對器件抗輻照性能要求較高的航空航天、核環(huán)境及其他領(lǐng)域。隨著半導體技術(shù)的發(fā)展，采用本發(fā)明還可以制作更多的抗輻照、高壓、高速、高集成度功率器件。
引入部分埋氧結(jié)構(gòu)的新型V-DMOS功率器件，如圖4所示，包括襯底1、SOI層2、重摻雜電流通道3、外延層5、p(或n)區(qū)6、n+(或p+)區(qū)7和p+(或n+)區(qū)8，外延層5位于重摻雜電流通道3和p(或n)區(qū)6的中間，其特征是還包括部分埋氧結(jié)構(gòu)，所述部分埋氧結(jié)構(gòu)位于器件主要垂直導電通路的兩旁，由絕緣體區(qū)域4構(gòu)成。
具體實施時，可先利用鍵合技術(shù)制作SOI層2的橫向部分，再通過重摻雜做出低電阻通道3的橫向部分，然后采用預(yù)氧技術(shù)，對硅片的部分區(qū)域進行氧注入，以形成部分埋氧區(qū)。在此基礎(chǔ)上，制作器件漏、源、柵，最后刻蝕出SOI層2的兩側(cè)面溝道。器件中采用了三次RESURF(Reduced surface filed，減少表面區(qū)域)技術(shù)，以提高器件的擊穿電壓。由于刻蝕SOI層2的兩側(cè)面溝道是在工藝的最后階段進行，溝道未暴露于器件制作過程中退火時的高溫下，因此器件表面幾乎沒有缺陷。
在實施過程中，可以根據(jù)具體情況，在基本結(jié)構(gòu)不變的情況下，進行一定的變通設(shè)計。例如圖5所示是將分埋氧結(jié)構(gòu)4與重摻雜層3有一定距離地做在外延層5體內(nèi)。
圖6所示部分埋氧區(qū)，它包含的絕緣體區(qū)域4的形狀為梯形結(jié)構(gòu)。
圖7所示部分埋氧區(qū)，它包含的絕緣體區(qū)域4的形狀為橢圓形結(jié)構(gòu)。
還可以用氮化硅等絕緣材料代替二氧化硅，形成部分埋氧層；制作器件時還可用碳化硅、砷化鎵、磷化銦或鍺硅等半導體材料代替體硅。
權(quán)利要求
1.抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，包括襯底(1)、SOI層(2)、重摻雜區(qū)(3)、外延層(5)、p(或n)區(qū)(6)、n+(或p+)區(qū)(7)和p+(或n+)區(qū)(8)，外延層(5)位于重摻雜區(qū)(3)和p(或n)區(qū)(6)的中間，其特征是，它還包括部分埋氧結(jié)構(gòu)，所述部分埋氧結(jié)構(gòu)位于器件主要垂直導電通路的兩旁，由絕緣體區(qū)域(4)構(gòu)成。
2.根據(jù)權(quán)利要求1所述的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，其特征是，所述由絕緣體區(qū)域(4)構(gòu)成的部分埋氧結(jié)構(gòu)可緊靠重摻雜區(qū)(3)做在外延層(5)的體內(nèi)，也可與重摻雜區(qū)(3)有一定距離地做在外延層(5)的體內(nèi)。
3.根據(jù)權(quán)利要求1、2所述的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，其特征是，所述由絕緣體區(qū)域(4)構(gòu)成的部分埋氧結(jié)構(gòu)，其形狀可以是矩形，也可以是梯形，橢圓形等非規(guī)則形狀。
4.根據(jù)權(quán)利要求1、2所述的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，其特征是，所述由絕緣體區(qū)域(4)構(gòu)成的部分埋氧結(jié)構(gòu)可以由二氧化硅或氮化硅等絕緣材料制作。
5.根據(jù)權(quán)利要求1所述的抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，其特征是，所述抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件可以采用體硅、碳化硅、砷化鎵、磷化銦或鍺硅等半導體材料制作。
全文摘要
抗輻照、可集成的垂直雙擴散金屬氧化物半導體功率器件，屬于半導體功率器件技術(shù)領(lǐng)域。采用漏引出端位于器件層表面的高功率SOI V－DMOS內(nèi)引入由絕緣體區(qū)域4構(gòu)成的部分埋氧結(jié)構(gòu)，所述部分埋氧結(jié)構(gòu)位于器件主要垂直導電通路的兩旁，可緊靠重摻雜區(qū)3做在外延層5的體內(nèi)，也可與重摻雜區(qū)3有一定距離地做在外延層5的體內(nèi)；其形狀可為矩形、梯形、橢圓形等；并可由二氧化硅或氮化硅等絕緣材料制作。本發(fā)明通過部分埋氧結(jié)構(gòu)提供的高耐壓、高電子—空穴對復合通道來提高器件耐壓及抗輻照能力。此外，由于采用漏引出端9位于器件層表面的高功率SOI垂直DMOS結(jié)構(gòu)，可以制作各種性能優(yōu)良的抗輻照、高壓、高速、高集成度垂直DMOS器件及功率集成電路、功率系統(tǒng)集成電路。
文檔編號H01L27/12GK1851929SQ200610021068
公開日2006年10月25日 申請日期2006年6月1日 優(yōu)先權(quán)日2006年6月1日
發(fā)明者李澤宏, 張子澈, 易黎, 張磊, 張波 申請人:電子科技大學