基于折疊式比較器的stt-ram讀取電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種基于折疊式比較器的STT-RAM讀取電路。
【背景技術(shù)】
[0002] 傳統(tǒng)的隨機存取存儲器（RAM)如動態(tài)隨機存取存儲器（DRAM)具有比較低廉的價 格，但是存取速度較慢、耐久性較差并且數(shù)據(jù)只能保存很短的一段時間。由于必須隔一段時 間刷新一次數(shù)據(jù)，這又導(dǎo)致了功耗較大。靜態(tài)隨機存取存儲器（SRAM)具有存取速度較快、 功耗較低，非易失性等優(yōu)點，但是價格昂貴、集成度較低。
[0003] 近年來新興的自旋轉(zhuǎn)移力矩隨機存取存儲器（STT-RAM)由于其高密度、低漏電流、 非易失性、超長的耐久性以及快速讀寫等優(yōu)點，有望成為未來高速緩存的首選產(chǎn)品。
[0004] 本專利基于一種新穎的樹型讀取電路方案，提出了可以有效降低該讀取電路總體 功耗的改進結(jié)構(gòu)。這種新穎的樹型讀取方案采用開環(huán)放大器作為讀取電路的比較器，開環(huán) 放大器不需要重啟時間，可以進行連續(xù)比較，故采用開環(huán)放大器可以提高電路的讀取速度， 具有讀取時間短的優(yōu)點。為了使開環(huán)放大器與數(shù)字系統(tǒng)對接時的可靠性更高，該讀取方案 采用輸出電壓擺幅更大的折疊式共源共柵電路作為開環(huán)放大器的基本結(jié)構(gòu)可以進行連續(xù) 比較，故采用折疊式共源共柵比較器可以提高電路的讀取速度，具有讀取時間短的優(yōu)點。

【發(fā)明內(nèi)容】

[0005] 本實用新型的目的在于提供一種有效的提高讀取速度，節(jié)省了功耗，增大了輸 出擺幅和增益，提高了與數(shù)字系統(tǒng)對接時整個讀取電路的可靠性的基于折疊式比較器的 STT-RAM讀取電路。
[0006] 為實現(xiàn)上述目的，本實用新型的技術(shù)方案是：一種基于折疊式比較器的STT-RAM 讀取電路，包括一折疊式共源共柵比較器及與該折疊式共源共柵比較器連接的并行磁隧道 結(jié)、控制邏輯電路和反相器，所述反相器還連接有第一 D觸發(fā)器和第二D觸發(fā)器，所述第一 D觸發(fā)器和第二D觸發(fā)器的時鐘控制輸入端分別連接至?xí)r鐘輸出模塊的第一時鐘信號輸出 端和第二時鐘信號輸出端，所述第一 D觸發(fā)器和第二D觸發(fā)器的反相輸出端分別輸出并行 磁隧道結(jié)中存儲的高位數(shù)據(jù)和低位數(shù)據(jù)，所述控制邏輯電路還連接有一用于提供參考電壓 的外部電壓輸出電路，所述折疊式共源共柵比較器的第一 MOS管的源極和第二MOS管的源 極均連接至VDD端，所述第一 MOS管的柵極連接第二MOS管的柵極，所述第一 MOS管的漏極 和第二MOS管的漏極分別連接第三MOS管的源極和第四MOS管的源極，所述第三MOS管的 柵極和第四MOS管的柵極相連接，所述第三MOS管的漏極與第五MOS管的漏極相連接至第 七MOS管的柵極及第八MOS管的柵極，所述第四MOS管的漏極和第六MOS管的漏極相連接 至所述反相器的輸入端，所述第五MOS管的柵極和第六MOS管的柵極相連接，所述第五MOS 管的源極和第六MOS管的源極分別連接第七MOS管的漏極和第八MOS管的漏極，所述第一 MOS管的漏極和第二MOS管的漏極還分別連接第十MOS管的漏極和第九MOS管的漏極，所述 第九MOS管的源極和第十MOS管的源極相連接至第十一 MOS管的漏極，所述第十一 MOS管 的源極與所述第七MOS管的源極和第八MOS管的源極相連接至地，所述第一 MOS管的源極 和第九MOS管的柵極分別連接至并行磁隧道結(jié)的兩端，所述第十MOS管的柵極連接至所述 控制邏輯電路；還包括一第十二MOS管，所述第十二MOS管的漏極連接至所述第九MOS管的 柵極，所述第十二MOS管的源極接地，所述第十二MOS管的柵極接至?xí)r鐘信號發(fā)生器的主時 鐘信號輸出端。
[0007] 在本實用新型實施例中，所述控制邏輯電路包括由第一 D觸發(fā)器反相輸出信號和 第一時鐘信號控制的雙向開關(guān)電路，所述雙向開關(guān)電路包括相互連接的第一雙向開關(guān)和第 二雙向開關(guān)，所述雙向開關(guān)電路用于控制第十MOS管柵極與外部電壓輸出電路的第一、第 二和第三參考電壓輸出端的連接。
[0008] 在本實用新型實施例中，所述時鐘輸出模塊包括第一延時電路、第二延時電路、第 三雙向開關(guān)和第四雙向開關(guān)，所述第一延時電路和第二延時電路連接至主時鐘信號輸出 端，所述第三雙向開關(guān)和第四雙向開關(guān)分別用于控制第一延時電路和第二延時電路與第一 時鐘信號輸出端和第二時鐘信號輸出端的連接。
[0009] 在本實用新型實施例中，所述第一延時電路的延遲時間小于第二延時電路的延遲 時間。
[0010] 相較于現(xiàn)有技術(shù)，本實用新型具有以下有益效果：本實用新型電路采用折疊式共 源共柵比較器，節(jié)省了電路的重啟時間，提高了電路的讀取速度，從而又節(jié)省了讀取電路的 功耗；折疊式共源共柵比較器采用了折疊式共源共柵結(jié)構(gòu)，節(jié)省了功耗，增大了輸出擺幅和 增益，提高了與數(shù)字系統(tǒng)對接時整個讀取電路的可靠性；內(nèi)置控制邏輯，降低了使用難度， 和外圍系統(tǒng)的控制成本；此外，與其他讀取電路相比，本電路采用樹型的讀取方案，具有較 快的讀取速度、較小的硬件消耗、較低的成本等優(yōu)點。
【附圖說明】
[0011] 圖1為磁隧道結(jié)的兩種結(jié)構(gòu)圖。
[0012] 圖2為折疊式共源共柵放大器電路原理圖。
[0013] 圖3為讀取電路的電路原理圖。
[0014] 圖4為本實用新型所設(shè)計的讀取電路的工作流程圖。
[0015] 圖5為控制邏輯電路原理圖。
[0016] 圖6為時鐘輸出模塊原理圖。
[0017] 圖7為本實用新型讀取并行磁隧道結(jié)結(jié)構(gòu)的STT-RAM的仿真圖。
【具體實施方式】
[0018] 下面結(jié)合附圖1-7,對本實用新型的技術(shù)方案進行具體說明。
[0019] 本實用新型的一種基于折疊式比較器的STT-RAM讀取電路，包括一折疊式共源共 柵比較器及與該折疊式共源共柵比較器連接的并行磁隧道結(jié)、控制邏輯電路和反相器，所 述反相器還連接有第一 D觸發(fā)器和第二D觸發(fā)器，所述第一 D觸發(fā)器和第二D觸發(fā)器的時 鐘控制輸入端分別連接至?xí)r鐘輸出模塊的第一時鐘信號輸出端和第二時鐘信號輸出端，所 述第一 D觸發(fā)器和第二D觸發(fā)器的反相輸出端分別輸出并行磁隧道結(jié)中存儲的高位數(shù)據(jù)和 低位數(shù)據(jù)，所述控制邏輯電路還連接有一用于提供參考電壓的外部電壓輸出電路，所述折 疊式共源共柵比較器的第一 MOS管的源極和第二MOS管的源極均連接至VDD端，所述第一 MOS管的柵極連接第二MOS管的柵極，所述第一 MOS管的漏極和第二MOS管的漏極分別連 接第三MOS管的源極和第四MOS管的源極，所述第三MOS管的柵極和第四MOS管的柵極相 連接，所述第三MOS管的漏極與第五MOS管的漏極相連接至第七MOS管的柵極及第八MOS 管的柵極，所述第四MOS管的漏極和第六MOS管的漏極相連接至所述反相器的輸入端，所述 第五MOS管的柵極和第六MOS管的柵極相連接，所述第五MOS管的源極和第六MOS管的源 極分別連接第七MOS管的漏極和第八MOS管的漏極，所述第一 MOS管的漏極和第二MOS管 的漏極還分別連接第十MOS管的漏極和第九MOS管的漏極，所述第九MOS管的源極和第十 MOS管的源極相連接至第十一 MOS管的漏極，所述第十一 MOS管的源極與所述第七MOS管的 源極和第八MOS管的源極相連接至地，所述第一 MOS管的源極和第九MOS管的柵極分別連 接至并行磁隧道結(jié)的兩端，所述第十MOS管的柵極連接至所述控制邏輯電路；還包括一第 十二MOS管，所述第十二MOS管的漏極連接至所述第九MOS管的柵極，所述第十二MOS管的 源極接地，所述第十二MOS管的柵極接至?xí)r鐘信號發(fā)生器的主時鐘信號輸出端。
[0020] 所述控制邏輯電路包括由第一 D觸發(fā)器反相輸出信號和第一時鐘信號控制的雙 向開關(guān)電路，所述雙向開關(guān)電路包括相互連接的第一雙向開關(guān)和第二雙向開關(guān)，所述雙向 開關(guān)電路用于控制第十MOS管柵極與外部電壓輸出電路的第一、第二和第三參考電壓輸出 端的連接。
[0021] 所述時鐘輸出模塊包括第一延時電路、第二延時電路、第三雙向開關(guān)和第四雙向 開關(guān)，所述第一延時電路和第二延時電路連接至主時鐘信號輸出端，所述第三雙向開關(guān)和 第四雙向開關(guān)分別用于控制第一延時電路和第二延時電路與第一時鐘信號輸出端和第二 時鐘信號輸出端的連接。所述第一延時電路的延遲時間小于第二延時電路的延遲時間。
[0022] 以下結(jié)合附圖具體講述本實用新型的工作原理。
[0023] STT-RAM 內(nèi)部用于存儲數(shù)據(jù)的磁隧道結(jié)（magnetic tunnel junctions, MTJs)有 兩種結(jié)構(gòu)：串行磁隧道結(jié)(如圖I (1)所示）和并行磁隧道結(jié)(如圖I (2)所示)。
[0024] 串行磁隧道結(jié)由兩層鐵磁層夾雜一層氧化鎂氧化層組成，其中底層鐵磁層為參考 層（reference layer)，具有固定的磁向；而另一層鐵磁層為自由層（free layer)，其磁向 可以通過轉(zhuǎn)變電流（switching current)來改變，當(dāng)兩層鐵磁層的磁向相反時，磁隧道結(jié)處 于高阻態(tài)；當(dāng)兩層鐵磁層的磁向相同時，磁隧道結(jié)處于低阻態(tài)；而并行磁隧道結(jié)的自由層 是由兩個可以獨立控制磁向的區(qū)域組成，其中軟區(qū)（soft domain)只需通過一個小電流就 可以改變磁向，而硬區(qū)（hard domain)則需要一個較大的電流才可以改變磁向，由于兩個區(qū) 域的磁向有四種組合，故并行磁隧道結(jié)具有四種電阻狀態(tài)，因為并行磁隧道結(jié)具有較高的 隧道磁致電阻率（Tunneling Magneto-resistance ratio(TMR))、較小的轉(zhuǎn)換電流以及更 高的可靠性等優(yōu)點，所以本實用新型采用并行磁隧道結(jié)作為STT-RAM的存儲結(jié)構(gòu)。
[0025] 本專利基于一種新穎的樹型讀取電路方案，提出了可以有效降低該讀取電路總體 功耗的改進結(jié)構(gòu)，這種新穎的樹型讀取方案采用折疊式共源共柵比較器作為讀取電路的比 較器，折疊式共源共柵比較器不需要重啟時間，可以進行連續(xù)比較，故采用折疊式共源共柵 比較器可以提高電路的讀取速度，具有讀取時間短的優(yōu)點，為了使折疊式共源共柵比較器 與數(shù)字系統(tǒng)對接時的可靠性更高，該讀取方案采用輸出電壓擺幅更大的折疊式共源共柵電 路（圖2所示)作為折疊式共源共柵比較器的基本結(jié)構(gòu)。然而，由于在數(shù)字系統(tǒng)中，常常要求 電壓的擺幅等于工作電壓（VDD)，開環(huán)放大器的擺幅不能達到這個要求。由于反相器的輸出 擺幅可以等于工作電壓（VDD)，可以對開環(huán)放大器的輸出擺幅起到放大的作用，故本發(fā)明在 開環(huán)放大器的輸出端Vrat，串接了一個反相器，使得最終的輸出電壓擺幅可以達到數(shù)字系統(tǒng) 對電壓擺幅的要求。
[0026] 本專利所設(shè)計的電路圖如圖3所示，由于一個并行磁隧道結(jié)有四種阻值，阻值關(guān) 系為：R11>R10>R01>R00。其中R11、R10、R01、R00分別為存儲數(shù)據(jù)為11、10、01、00的并行 磁隧道結(jié)所對應(yīng)的電阻阻值，故當(dāng)主時鐘信號CONT為1時，NMOS (第十二MOS管M12)進入 飽和區(qū)(第十二MOS管M12應(yīng)為一個長溝MOS管)，產(chǎn)生一個固定值的讀取電流，該電流