為多個存儲器技術提供平臺支持的設備、系統(tǒng)和方法
【專利摘要】經印刷電路板(PCB)在處理器裝置與存儲器裝置之間交換通信的技術和機制。在一實施例中，基于存儲器裝置的存儲器類型，將處理器裝置配置成多個接口模式的某個接口模式，每個接口模式對應于多個存儲器標準的不同的相應的一個?；诖鎯ζ黝愋?，將電壓調節(jié)器(VR)編程成某個VR模式以經在PCB上的硬件接口提供一個或更多個電壓到存儲器裝置。在另一實施例中，部署在PCB中或上的互連的x個信號線路每個在處理器裝置與存儲器裝置之間相互耦合。值x是等于信號集的超集的信號的總數(shù)的整數(shù)，每個信號集由多個存儲器標準的不同的相應的一個來指定。
【專利說明】為多個存儲器技術提供平臺支持的設備、系統(tǒng)和方法
[0001]相關申請
本申請是基于2014年2月19日提交的美國臨時專利申請第61/941687號的非臨時申請，并且主張該臨時申請的優(yōu)先權的權益。臨時申請第61/941687號由此通過引用而被結入口 ο
[0002]背景
1.
技術領域
本文中討論的實施例以各種方式涉及計算機平臺設計。更具體地說，某些實施例包括但不限于適應多個不同存儲器技術的任何技術的平臺。
[0003]2.
【背景技術】
對存儲器系統(tǒng)的改進已采用并且繼續(xù)采用許多形式，包括更快的動態(tài)隨機存取存儲器(DRAM)、更高的雙倍數(shù)據速率(DDR)總線頻率、更大容量雙列直插式存儲器模塊(DMM)、每溝道更多DMM及其它提高的能力。由電子裝置工程聯(lián)合委員會(JEDEC)固態(tài)技術協(xié)會定義的DDR標準是以各種方式實現(xiàn)存儲器功能性以及通過不同的相應的存儲器接口硬件來這樣做的存儲器技術的一些不例。
[0004]由于關于對遺留存儲器系統(tǒng)的支持的行業(yè)要求，隨著連續(xù)多代存儲器裝置技術的開發(fā)，市場中有越來越多的各種存儲器接口硬件。迄今為止，平臺開發(fā)商依賴不同印刷電路板的設計來支持不同存儲器技術每個集成到對應平臺類型中。
[0005]存儲器裝置測試和平臺組裝是行業(yè)的兩個領域，它們受各種以前、當前和即將到來的存儲器技術(要測試和/或推向市場的)影響。在這些領域中面對的一個常見問題是只支持一個對應存儲器技術的給定印刷電路板設計的有限適用性。
【附圖說明】
[0006]本發(fā)明的各種實施例在附圖的圖中以示例方式而不是限制方式示出，并且在圖中:
圖1是根據一實施例的、示出支持多個存儲器技術的任何技術的系統(tǒng)的元素的高等級框圖。
[0007]圖2示出根據一實施例的、支持多個存儲器技術的任何技術的系統(tǒng)的元素。
[0008]圖3是根據一實施例的、示出訪問存儲器裝置的方法的元素的流程圖。
[0009]圖4是根據一實施例的、示出配置平臺以適應存儲器技術的方法的元素的流程圖。
[0010]圖5是表格集，每個表格描述根據一相應實施例的、由平臺支持的對應存儲器技術的信號。
[0011]圖6是表格集，以各種方式列出根據一實施例的信號類型和電壓，每個信號類型和電壓由平臺支持的相應存儲器技術指定。
[0012]圖7A-7C是表格集，每個表格描述根據一實施例的、跨平臺的不同接口模式的信號的映射。
[0013]圖8A-8D是表格集，每個表格示出根據一對應實施例的、用于適應相應存儲器技術的引出線的元素。
[0014]圖9A-9C是表格集，每個表格不出根據一對應實施例的、用于適應相應存儲器技術的引出線的元素。
[0015]圖10是根據一實施例的、示出支持多個存儲器技術的任何技術的計算機系統(tǒng)的元素的尚等級框圖。
[0016]圖11是根據一實施例的、示出支持多個存儲器技術的任何技術的移動裝置的元素的高等級框圖。
【具體實施方式】
[0017]本文中討論的實施例以各種方式提供用于使平臺支持與基于多個不同存儲器技術的任何技術的存儲器裝置來操作的技術和/或機制。在一實施例中，諸如母板的印刷電路板(PCB)在其中和/或其上部署了交換一個或更多個信號的電路，所述一個或更多個信號指示經部署在PCB中或上的硬件接口的、PCB到存儲器裝置的連接性。此類電路可配置成交換識別存儲器裝置的存儲器類型的一個或更多個信號。在一些實施例中，電壓調節(jié)器(VR)耦合到PCB，其中，VR的多個可編程模式每個對應于多個存儲器技術的不同的相應的一個?；诖鎯ζ餮b置的存儲器類型-例如，存儲器裝置所基于的特定存儲器技術-VR的模式可編程成向硬件接口提供由對應存儲器技術指定的一個或更多個電壓。存儲器裝置可經部署在PCB中或上的另一硬件接口來與耦合到PCB的處理器裝置交換信號。互連可包括配置成能夠適應處理器裝置的多個接口模式的任何模式的信號線路-例如，其中，多個接口模式每個對應于多個存儲器技術的不同的相應的一個。
[0018]如本文中使用的，“硬件接口”指輸入和/或輸出(I/O)接觸集-諸如引線、焊盤、焊球或其它傳導結構-由此一個裝置可耦合到另一裝置。例如，硬件接口可部署在PCB上以允許封裝集成電路(IC)裝置、存儲器模塊和/或其它裝置耦合到PCB。硬件接口可包括例如能夠接收可插拔存儲器模塊的機械式連接器。備選，硬件接口可包括可用于焊接到裝置的球柵陣列(BGA)的焊盤陣列。經硬件接口耦合到PCB的裝置可包括處理器(例如，中央處理器)，該處理器包括一個或更多個處理器核。備選，此類裝置可包括DMM或其它存儲器模塊(其包括一個或更多個封裝的存儲器裝置)。
[0019]本文中相對于諸如雙倍數(shù)據速率(DDR)標準的各種存儲器標準來討論某些說明性實施例。此類標準的示例包括但不限于由JEDEC固態(tài)技術協(xié)會在2007年6月公布的DDR3同步動態(tài)隨機存取存儲器(SDRAM)標準JESD79-3、由JEDEC固態(tài)技術協(xié)會在2010年7月26日公布的DDR3L SDRAM標準JESD79-3-1及由JEDEC固態(tài)技術協(xié)會在2012年9月25日公布的DDR4SDRAM標準JESD79-4。其它示例包括由JEDEC固態(tài)技術協(xié)會在2012年5月17日公布的LPDDR3JESD209-3 LPDDR3低功率存儲器裝置標準、由JEDEC固態(tài)技術協(xié)會在2014年8月公布的LPDDR4低功率存儲器裝置標準JESD209-4、以及由JEDEC固態(tài)技術協(xié)會在2013年12月公布的圖形雙倍數(shù)據速率(⑶DR5)同步圖形隨機存取存儲器(SGRAM)標準JESD212B.0I。然而，此類討論可擴展成另外地或備選地應用到各種DDR和/或其它存儲器標準的任何標準。除非另有指示，否則，“存儲器技術”和“存儲器類型”在本文中以各種方式用于表示在存儲器裝置中包括的或以其它方式由其使用的特定信號集和/或一個或更多個電壓。此類信號集和一個或更多個電壓可基于例如特定存儲器標準的要求，例如根據特定存儲器標準的要求指定或以其它方式與其兼容。
[0020]本文中討論的某些實施例以各種方式涉及支持處理器裝置的操作的平臺，處理器裝置可配置成支持多個不同模式，每個模式對應于不同的相應的存儲器技術。此類模式每個可包括配置用于處理器裝置的不同的相應的引出線。除非另有指示，否則“接口模式”在本文中表示裝置(例如處理器裝置)的模式，其提供裝置的特定引出線。裝置的一個接口模式可與裝置的一個或更多個其它接口模式不同，每個接口模式提供裝置的不同的相應的引出線。在不同時間，處理器裝置可在多個接口模式的不同模式中操作-例如，在處理器經相同硬件接口保持耦合到PCB時。裝置到接口模式的轉變-例如，包括在不同接口模式之間的轉變-在本文中稱作對接口模式的復用(或MUX)。
[0021]圖1示出根據一實施例的系統(tǒng)100的元素，其有利于處理器與多個存儲器裝置的任何裝置的操作，每個存儲器裝置對應于信號的不同的相應的集-例如，信號集每個基于不同的相應的存儲器標準。本文中描述的技術可在一個或更多個電子裝置中實現(xiàn)。可利用本文中描述的技術的電子裝置的非限制性示例包括任何種類的移動裝置和/或固定裝置，諸如攝像機、蜂窩電話、計算機終端、桌面型計算機、電子閱讀器、傳真機、信息服務亭、上網本計算機、筆記本計算機、因特網裝置、支付終端、個人數(shù)字助理、媒體播放器和/或錄制器、月艮務器(例如，刀片服務器、機架安裝服務器、其組合等)、機頂盒、智能電話、平板個人計算機、超級移動個人計算機、有線電話、其組合及諸如此類。此類裝置可以是便攜的或固定的。在一些實施例中，本文中描述的技術可在臺式計算機、膝上型計算機、智能電話、平板計算機、上網本計算機、筆記本計算機、個人數(shù)字助理、服務器、其組合及諸如此類中采用。更一般地說，本文中描述的技術可在處理器裝置和存儲器裝置之一或兩者可耦合和/或安裝到的任何電子裝置中采用。
[0022]在一實施例中，系統(tǒng)100包括印刷電路板(PCB)102和在其中或其上以各種方式部署的組件，其中，此類組件將有利于在每個均耦合到PCB 102的存儲器裝置與處理器裝置120之間的通信。此類組件表示為包括說明性的硬件(HW)接口 104、HW接口 106、互連108、存在檢測器ro 110及可編程電壓調節(jié)器(VR) 112。然而，系統(tǒng)100可包括各種另外或備選組件的任何組件以提供諸如本文中描述的功能性。系統(tǒng)100示為包括經HW接口 104耦合到處理器裝置120的PCB 102，其中，PCB 102可用于經HW接口 106進一步耦合到多個不同存儲器裝置的任何裝置。然而，系統(tǒng)100的一些實施例只包括PCB 102和在其中和/或在其上部署的組件-即，其中實施例可用于耦合到但不包括處理器裝置120。不同存儲器裝置的示例包括存儲器模塊，每個存儲器模塊基于諸如說明性的DDR3模塊130、DDR4模塊132、LPDDR3模塊134及LPDDR4模塊136的不同的相應的存儲器標準，例如，在一個或更多個方面符合或至少兼容標準的要求。然而，系統(tǒng)100可根據不同實施例支持更少、更多和/或不同存儲器技術。
[0023]處理器裝置可包括一個或更多個處理器核，并且在一實施例中，包括存儲器控制邏輯以代表此類一個或更多個處理器核訪問存儲器裝置。處理器裝置120是引出線可配置裝置的一個示例-例如，其中處理器裝置120包括信號MUX電路122以在到HW接口 104的連接提供多個不同可能引出線的任何引出線。如本文中使用的，“引出線”表示I/O接觸(例如，引線、焊盤、焊球或諸如此類)每個到接口的相應信號或電壓的映射。信號MUX電路122可在不同時間配置成不同接口模式的任何模式，每個接口模式對應于不同的相應的存儲器技術，其中，接口模式提供相應引出線以適應對應存儲器技術。可從常規(guī)機制適應一些或所有信號MUX電路122以提供可配置的引出線。此類常規(guī)機制不是關于某些實施例的限制，其特定細節(jié)在本文中未詳細描述，以免混淆此類實施例的特征。
[0024]迄今為止，平臺設計人員依賴一個PCB設計(或PCB設計的一類)以使給定引出線可配置處理器裝置與一個存儲器技術操作，并且依賴不同PCB設計(或PCB設計的類)以使該引出線可配置處理器裝置與不同存儲器技術的存儲器裝置進行操作。某些實施例是PCB設計可適用于基于引出線可配置處理器裝置的能力而建立的實現(xiàn)的結果，從而允許與多個不同可能存儲器技術的任何技術的裝置的操作(作為一個普通平臺的部分)。
[0025]在一實施例中，印刷電路板102將充當母板以用于平臺-例如，其中系統(tǒng)100是平臺或平臺的組件。硬件接口 104、106每個可包括相應多個I/O接觸-例如，其中互連108包括信號線路，每個信號線路耦合HW接口 14的相應I /0接觸到HW接口 16的相應I /0接觸。通過說明的方式而不是限制的方式，互連108的此類信號線路可以各種方式支持數(shù)據信號、地址信號、時鐘信號、管芯上終止信號、時鐘使能信號、芯片選擇信號和/或各種方式定義(每個信號由相應存儲器標準)的各種其它信號的任何信號的通信。
[0026]處理器裝置120可包括封裝裝置，該封裝裝置包括一個或更多個處理器核來操作為系統(tǒng)100的中央處理器(CPU)或其它處理器-例如，包括執(zhí)行主機操作系統(tǒng)(OS)、基本輸入/輸出系統(tǒng)(B1S)和/或一個或更多個其它軟件過程的處理器裝置120。雖然某些實施例在此方面不受限制，但處理器裝置120可包括或者以其它方式有權訪問狀態(tài)機邏輯(例如，包括硬件、固件和/或執(zhí)行軟件)，以識別耦合到Hff接口 106的存儲器裝置的特定存儲器技術類型。在一些實施例中，系統(tǒng)100將耦合到(但可不包括)處理器裝置120和存儲器裝置(耦合到Hff接口 106)之一或兩者。
[0027]系統(tǒng)100可包括部署在PCB102中或上的存在檢測器電路H) 110，其中，PD 110的電路將檢測存儲器裝置到HW接口 106的連接性。此類存儲器裝置可包括例如DIMM的存儲器模塊，存儲器模塊包括基于特定存儲器標準的一個或更多個封裝的存儲器裝置。雖然某些實施例在此方面不受限制，但此類連接性的檢測可包括ro 110執(zhí)行從諸如基于串行存在檢測(SDP)標準的那些技術的常規(guī)存在檢測技術適應的一個或更多個操作。此類標準的一個示例是2014年2月公布的JEDEC固態(tài)技術協(xié)會的用于DDR3 SDRAM模塊(版本6)的SPD標準，sro4_0i_02_i1:sro附件K。此類常規(guī)存在檢測技術的細節(jié)在本文中未詳細描述，并且不是對某些實施例的限制。
[0028]PD 110可生成信號114，指示存儲器裝置經Hff接口 106到PCB 102的檢測到的連接性。信號114可指定存儲器裝置的特定存儲器類型，或備選，可只按常規(guī)用信號通知連接性。信號114可促使系統(tǒng)100的一個或更多個其它組件確定存儲器裝置的多個可能存儲器類型的一個特定類型和/或基于該一個特定類型操作。
[0029]例如，部署在PCB 102中或上的可編程電壓調節(jié)器(VR) 112可編程以向Hff接口 106提供一個或更多個信號的多個集的任何集，每個信號集對應于不同的相應的存儲器技術?；谛盘?14，可編程VR 112可編程成提供一個或更多個電壓的特定集(如由說明性的一個或更多個電壓118所表示的)，其對應于耦合到Hff接口 106的存儲器裝置的存儲器類型(在此情況下，存儲器技術)。一個或更多個電壓118可由VR 112直接或間接以各種方式提供，每個到硬件接口 106的相應I/O接觸-例如，在要區(qū)分此類I/O接觸與例如耦合到互連108的HW接口 106的I/O接觸的情況下。在另一實施例中，一個或更多個電壓118可由VR 112經處理器120和互連108和/或系統(tǒng)100的一個或更多個其它中間組件提供到HW接口 106。一個或更多個電壓118可包括但不限于參考(例如，接地)電壓、供應(例如，VDD)電壓和/或任何各種其它電壓。
[0030]信號114示為直接提供到可編程VR112。然而，在一備選實施例中，信號114可另外或備選提供到將識別耦合到HW接口 106的存儲器裝置的存儲器技術的100的其它邏輯。例如，信號114可替代地傳遞到處理器裝置120的狀態(tài)機邏輯，其中，響應信號114，此類狀態(tài)機邏輯可識別存儲器裝置的存儲器類型。此類狀態(tài)機邏輯又可傳遞存儲器類型以有利于信號MUX電路122的對應接口模式的配置和/或有利于可編程VR 112的編程。
[0031]現(xiàn)在參照圖2，顯示根據一個說明性實施例的系統(tǒng)200的組裝視圖。系統(tǒng)200可包括例如系統(tǒng)100的一些或全部特征。在一實施例中，系統(tǒng)200包括PCB 202和在其中或其上以各種方式部署的組件，以有利于在處理器裝置220與存儲器裝置22之間的通信，所述處理器裝置220與存儲器裝置222每個耦合到PCB 202。此類組件表示為包括說明性HW接口204、206;互連208;檢測器PD 210及VR 212。
[0032]在圖2中，PCB 202顯示為準備好經HW接口 204耦合到處理器裝置220，并且還準備好經HW接口 206耦合到存儲器裝置222。系統(tǒng)200的一些實施例只包括PCB 202和在其中和/或在其上部署的組件-即，其中實施例可用于耦合到但不包括處理器裝置220或存儲器裝置222。
[0033]在系統(tǒng)200的說明性實施例中，HW接口204是I/O焊盤的陣列，每個焊盤要以各種方式焊接到處理器裝置220的球柵陣列的對應焊球。相比之下，HW接口 206可以是機械式連接器，包括I/O接觸以插入存儲器裝置222的相應I/O接觸或以其它方式與其連接。通過說明的方式而不是限制的方式，Hff接口 206可包括存儲器模塊連接器，諸如與小型DIMM (SO-DIMM)連接器或各種其它常規(guī)存儲器模塊連接器類型的任何類型兼容的一個連接器。HW接口 206可有利于用戶在存儲器裝置222與至少一個備選存儲器裝置之間交換或以其它方式在它們之間選擇-例如，在兩個存儲器裝置基于不同存儲器標準的情況下。
[0034]PCB 202可有利于由處理器裝置220和存儲器裝置222及(在另一時間)可經Hff接口206耦合到PCB 202的備選存儲器裝置(未顯示)進行通信?；ミB208可包括多個信號線路，每個信號線路耦合Hff接口 204的I /0接觸到Hff接口 206的相應I /0接觸。此類多個信號線路的總數(shù)可對應于信號線路的多個集的超集，信號線路的多個集以各種方式定義(每個由相應存儲器標準)。通過說明的方式而不是限制的方式，信號線路的多個集可包括第一集和第二集，第一集包括由第一存儲器標準定義的信號，第二集包括由第二存儲器標準定義的信號。在此類一實施例中，至少部分由于多個信號線路的總數(shù)大于第一集的總數(shù)并且小于第一集和第二集的信號的總數(shù)，互連208的多個信號線路可對應于超集。
[0035]如本文中討論的，檢測器210可檢測存儲器裝置222到HW接口206的連接性，并且經PCB 202交換指示此類連接性的信號。此類連接性的指示可直接或間接傳遞到一個或更多個組件-例如，包括HW接口 204和/SVR 212 -這些組件將確定存儲器裝置222的存儲器類型和/或基于此類存儲器類型進行配置。例如，處理器裝置220可確定存儲器類型，并且配置處理器裝置220的多個可能接口模式的特定接口模式，以用于經與存儲器類型兼容的HW接口 204交換信號。處理器裝置220的多個可能接口模式每個可對應于不同的相應的存儲器技術，其中，每個接口模式將提供不同的相應的引出線以適應對應存儲器技術。備選或另外，VR 212可配置VR 212的多個可能VR模式的特定VR模式以用于經HW接口 204提供一個或更多個電壓到存儲器裝置222。多個可能VR模式每個可對應于不同的相應的存儲器裝置類型，其中，每個VR模式將提供由對應存儲器技術指定的相應一個或更多個電壓。
[0036]圖3示出根據一實施例的、用于在處理器與存儲器裝置之間交換通信的方法300的元素。方法300可由例如包括系統(tǒng)100的一些或全部特征的平臺、系統(tǒng)或其它硬件執(zhí)行。在一實施例中，方法300包括在310檢測存儲器裝置到部署在印刷電路板中或上的第一硬件接口的連接性。在310的檢測可通過部署在PCB中或上的檢測器邏輯執(zhí)行，其中，檢測器邏輯生成并且向處理器裝置發(fā)送指示連接性的信號。此類檢測器邏輯可符合或以其它方式基于例如串行存在檢測標準。
[0037]響應在310的檢測，方法300可包括在320識別存儲器裝置的存儲器類型。在320的識別可包括識別存儲器裝置基于的存儲器標準和/或識別在存儲器裝置中包括或以其它方式對應于存儲器裝置的信號集(例如，引出線)?；诖鎯ζ黝愋?，處理器裝置可配置處理器裝置的多個接口模式的第一接口模式。例如，處理器可經部署在PCB中或上的第二硬件接口耦合到PCB ο包括在處理器裝置中或者以其它方式可由處理器裝置訪問的狀態(tài)機邏輯可基于與在PCB上的檢測器邏輯和/或與存儲器裝置本身的一個或更多個交換，從多個可能存儲器類型之間識別存儲器裝置的存儲器類型。此類狀態(tài)機邏輯例如可包括處理器裝置的狀態(tài)機電路或由處理器裝置執(zhí)行的基本輸入/輸出系統(tǒng)(B1S)過程。處理器裝置的多個接口模式每個可對應于多個信號集的不同的相應的一個。此類信號集可包括一個或更多個集，每個集由不同的相應的存儲器標準指定。
[0038]方法300可還包括在330基于識別的存儲器類型，提供一個或更多個電壓到第一接口。例如，VR可生成或接收存儲器類型的指示，并且作為響應，編程電壓調節(jié)器(VR)的多個VR模式的第一 VR模式。多個VR模式每個可對應于多個存儲器裝置類型的不同的相應的一個。多個存儲器類型每個可對應于相應存儲器標準-例如，其中，一個或更多個VR模式每個將提供由對應存儲器標準指定的相應一個或更多個電壓。VR可基于編程的第一 VR模式，在330提供一個或更多個電壓。
[0039]在基于一個或更多個電壓的存儲器裝置的操作期間，方法300可在340在存儲器裝置與處理器裝置之間交換信號。例如，此類信號可經部署在PCB中或上的互連的X個信號線路交換，其中，X是等于信號集的超集的信號的總數(shù)的整數(shù)，每個信號集對應于多個存儲器類型的不同的相應的一個。
[0040]圖4示出根據一實施例的、用于識別存儲器裝置的存儲器類型的方法400的元素。方法400可由系統(tǒng)100或200的組件執(zhí)行以確定要配置用于與存儲器裝置的通信的引出線。例如，方法可由處理器裝置120或處理器裝置200的B1S過程執(zhí)行。
[0041 ]在402，方法400可開始操作以便為諸如系統(tǒng)100、200之一的系統(tǒng)上電。在此類上電操作期間或在其之后，可為PCB的一個或更多個主要軌上電-例如，為將檢測經部署在PCB中或上的Hff接口的存儲器裝置的連接性的檢測器邏輯供電。通過說明的方式而不是限制的方式，在406，可由狀態(tài)機邏輯輪詢在PCB上的串行存在檢測(SH))邏輯以確定耦合到Hff接口的任何存儲器裝置的存儲器類型。在406的輪詢指示檢測到存儲器裝置的存在后，方法400可在408確定耦合到PCB的處理器是否支持該存儲器裝置的存儲器類型。
[0042]在不支持存儲器類型的情況下，方法400可包括生成的錯誤消息，諸如在410發(fā)出的說明性B1S開機自檢(POST)碼和在412的系統(tǒng)引導失敗。然而，在408確定支持確定的存儲器類型的情況下，方法400可在414編程電壓調節(jié)器軌以提供由對應于存儲器類型的存儲器標準指定的相應電壓電平。電壓電平可以各種方式從電壓調節(jié)器經PCB和HW接口提供到存儲器裝置以便操作存儲器裝置。
[0043]某些實施例不限于駐留在PCB上以檢測存儲器裝置的連接性的串行存在檢測邏輯。例如，一些實施例可提供用于通過處理器裝置執(zhí)行的B1S過程以提供存在檢測功能性。在此類一實施例中，方法400可包括一個或更多個另外操作(未顯示)以確定哪個存在檢測機制可供使用。處理器裝置可執(zhí)行此類操作以確定PCB上的SPD邏輯是否可訪問，或者例如是否將替代地使用B1S的虛擬SH)過程。此類確定可在406的輪詢之前執(zhí)行以確定此類輪詢的目標。
[0044]現(xiàn)在參照圖5，顯示的各種表格每個列出和描述通過對應存儲器標準識別的至少一些信號。更具體地說，表格500描述要由基于DDR4標準的存儲器裝置交換的信號，表格510描述要由基于LPDDR3標準的存儲器裝置交換的信號，以及表格520描述要由基于LPDDR4標準的存儲器裝置交換的信號。此類存儲器標準及其信號的特定細節(jié)在本文中未描述，以免混淆某些實施例的特征。
[0045]如本文中更詳細描述的，諸如互連108、208之一的互連可包括多個信號線路的至少一些信號線路來在部署在PCB上的硬件接口之間交換信號。多個信號線路可充當超集，超集能夠容納多個信號集的任何信號集，每個信號集由不同的相應的存儲器標準指定。表格500、510、520表示此類不同存儲器標準及其相應信號的一個示例。然而，互連可支持更少、另外和/或其它存儲器標準。另外或備選，超集可支持由一些或所有此類存儲器標準指定的更少、另外和/或其它信號。
[0046]現(xiàn)在參照圖6，顯示的各種表格每個描述由對應存儲器技術定義的相應信號集。更具體地說，表格600描述通過DDR4標準識別的信號集，表格610描述通過LPDDR3標準識別的信號集，以及表格620描述通過LPDDR4標準識別的信號集。表格610、620、630根據信號類型(例如，數(shù)據(DQ)、數(shù)據掩碼(DM*)、差分數(shù)據選通(DQS)等)以各種方式被組織，并且列出通過對應存儲器標準識別的信號類型的信號的數(shù)量。如關于圖5所提及的，DDR4標準、LTODR3標準和LPDDR4標準只是根據一實施例適應的不同存儲器標準的一個示例。其它實施例可適應更少、更多和/或其它存儲器標準。
[0047]表格630示出由表格600、610、620表示的信號的超集，其中，根據一實施例，超集可通過諸如互連108、208之一的互連的信號線路來被適應。表格600、610、620、630的行狀布置示出按信號類型的超集的細分-例如，在對于給定信號類型的情況下，識別該信號類型的信號的最大數(shù)量的存儲器標準確定在超集中將支持該信號類型的信號線路的數(shù)量。
[0048]表格640示出根據一實施例，可由諸如可編程VR 112和VR 212之一的電壓調節(jié)器支持的電壓的表格。表格640列出由DDR4標準、LPDDR3標準和LPDDR4標準以各種方式指定的電壓和此類電壓的超集。根據一實施例的VR可以是可編程的以經PCB上的HW接口向存儲器裝置提供表格640中指定的電壓的超集的任何電壓。
[0049 ] 現(xiàn)在參照圖7A-7C，表格700a、700b、700c以各種方式列出要在CPU與多個存儲器裝置的任何裝置之間交換的信號的映射，每個存儲器裝置基于不同的相應的存儲器標準。此類CPU可包括可實現(xiàn)多個不同接口模式的任何模式的引出線可配置接口電路或者通過該引出線可配置接口電路進行操作，每個接口模式對應于此類存儲器標準的相應一個。表格700a、700b、700c每個提供CPU能夠交換的信號的相應列狀列表。對于不同存儲器標準(在此示例中，DDR3、DDR4、LPDDR3 (包括其兩個不同配置)和LPDDR4 )的存儲器裝置，表格700a、700b、700c以各種方式將CPU側信號標識符每個映射到顯示的存儲器標準的相應信號標識符。在表格700c中，“NC”表示“未連接”。將領會的是，視CPU的特定輸入模式而定，特定CPU側信號標識符可在不同時間與(PU的不同I/O接觸關聯(lián)。
[0050]現(xiàn)在參照圖8A-8D，表格810、820、830、840每個列出根據一實施例的、經PCB與引出線可配置處理器裝置進行通信的對應存儲器裝置的相應引出線。更具體地說，表格800列出耦合到PCB上260引腳連接器的DDR3L裝置的引出線，并且表格810列出耦合到此類260引腳連接器的DDR4裝置的引出線。表格820列出耦合到此類260引腳連接器的LPDDR3裝置的引出線，以及表格830列出耦合到此類260引腳連接器的LPDDR4裝置的引出線。
[0051 ]某些實施例以各種方式識別耦合到PCB的存儲器裝置的存儲器類型-例如，包括識別在表格800、810、820、830中以各種方式表示的引出線的特定一個。作為響應，可配置處理器裝置的接口模式，并且可將電壓調節(jié)器的VR模式編程以適應由對應存儲器標準指定的電壓電平和引出線。
[0052]現(xiàn)在參照圖9A-9C，表格900、910、920每個列出根據另一實施例的、經PCB與引出線可配置處理器裝置進行通信的對應存儲器裝置的相應引出線。更具體地說，表格900列出耦合到PCB上242引腳連接器的DDR4存儲器裝置的引出線，表格910列出耦合到此類242引腳連接器的LPDDR3存儲器裝置的引出線，并且表格920列出耦合到此類242引腳連接器的LPDDR4存儲器裝置的引出線。某些實施例以各種方式識別在如對應于耦合到PCB的存儲器裝置的表格900、910、920中以各種方式表示的引出線的特定一個。作為響應，可配置處理器裝置的接口模式，并且可將電壓調節(jié)器的VR模式編程以適應由對應存儲器標準指定的電壓電平和引出線。
[0053]圖10是計算系統(tǒng)的一實施例的框圖，在該計算系統(tǒng)中可實現(xiàn)對存儲器裝置的訪問。系統(tǒng)1000表示根據本文中所述任何實施例的計算裝置，并且可以是膝上型計算機、桌面型計算機、服務器、游戲或娛樂控制系統(tǒng)、掃描儀、復印機、打印機或其它電子裝置。系統(tǒng)1000可包括處理器1020，處理器1020為系統(tǒng)1000提供指令的執(zhí)行、操作管理和處理。處理器1020可包括任何類型的微處理器、中央處理器(CPU)、處理核或其它處理硬件以便為系統(tǒng)1000提供處理。處理器1020控制系統(tǒng)1000的總體操作，并且可以是或包括一個或更多個可編程通用或專用微處理器、數(shù)字信號處理器(DSP)、可編程控制器、專用集成電路(ASIC)、可編程邏輯裝置(PLD)或諸如此類或此類裝置的組合。
[0054]存儲器子系統(tǒng)1030表示系統(tǒng)1000的主存儲器，并且為要由處理器1020執(zhí)行的代碼或在執(zhí)行例程中要使用的數(shù)據值提供臨時存儲。存儲器子系統(tǒng)1030可包括一個或更多個存儲器裝置，諸如只讀存儲器(R0M)、閃速存儲器、一個或更多個各種各樣的隨機存取存儲器(RAM)或其它存儲器裝置或此類裝置的組合。除了別的以外，存儲器子系統(tǒng)1030存儲和托管操作系統(tǒng)(OS) 1036以便為系統(tǒng)1000中指令的執(zhí)行提供軟件平臺。另外，其它指令1038被存儲并且執(zhí)行(從存儲器子系統(tǒng)1030)，以提供系統(tǒng)1000的邏輯和處理。OS 1036和指令1038由處理器1020執(zhí)行。
[0055]存儲器子系統(tǒng)1030可包括存儲器裝置1032，其中，它存儲數(shù)據、指令、程序或其它項目。在一個實施例中，存儲器子系統(tǒng)包括例如代表處理器1020訪問存儲器1032的存儲器控制器1034。存儲器控制器1034可結合到包括處理器1020的封裝裝置中-例如，其中處理器1020經在其中或其上部署有提供諸如本文中討論的功能性的組件的PCB(未顯示)來訪問存儲器1032。
[0056]處理器1020和存儲器子系統(tǒng)1030可耦合到總線/總線系統(tǒng)1010。總線1010是表示通過適當橋接器、適配器和/或控制器連接的任何一個或更多個分開的物理總線、通信線/接口和/或點到點連接的抽象名稱。因此，總線11可包括例如系統(tǒng)總線、外圍組件互連(PCI)總線、HyperTransport或工業(yè)標準體系結構(ISA)總線、小型計算機系統(tǒng)接口(SCSI)總線、通用串行總線(USB)或電氣和電子工程師協(xié)會(IEEE)標準1394總線(通常稱為“Firewire”)中的一種或更多種總線。總線1010的總線也可對應于網絡接口 1050中的接口。
[0057]系統(tǒng)1000也可包括耦合到總線1010的一個或更多個輸入/輸出(I/O)接口1040、網絡接口 1050、一個或更多個內部大容量存儲裝置1060及外圍接口 1070。I/O接口 1040可包括一個或更多個接口組件，通過這些接口組件，用戶與系統(tǒng)1000交互(例如，視頻、音頻和/或字母數(shù)字對接)。網絡接口 1050為系統(tǒng)1000提供通過一個或更多個網絡與遠程裝置(例如，服務器、其它計算裝置)進行通信的能力。網絡接口 1050可包括以太網適配器、無線互連組件、USB(通用串行總線)或其它基于有線或無線標準的或專有的接口。
[0058]存儲裝置1060可以是或者包括用于以非易失性方式存儲大量數(shù)據的任何常規(guī)媒體，如一個或更多個基于磁性、固態(tài)或光學的盤或組合。存儲裝置1060以持久狀態(tài)保存代碼或指令和數(shù)據1062(8卩，盡管系統(tǒng)1000的電源中斷，仍保留值)。存儲裝置1060可通常被認為是“存儲器”，但存儲器1030是提供指令到處理器1020的執(zhí)行或操作存儲器。雖然存儲裝置1060是非易失性，但存儲器1030可包括易失性存儲器(S卩，如果系統(tǒng)1000的電源中斷，則數(shù)據的值或狀態(tài)不確定)。
[0059]外圍接口1070可包括上面未明確提及的任何硬件接口。外設通常指依賴性地連接到系統(tǒng)1000的裝置。依賴性連接是其中系統(tǒng)1000提供軟件和/或硬件平臺的一種連接，操作在該平臺上執(zhí)行以及用戶與該平臺交互。
[0060]圖11是移動裝置的一實施例的框圖，在所述移動裝置中可實現(xiàn)對存儲器裝置訪問。裝置1100表示移動計算裝置，諸如計算平板、移動電話或智能電話、無線使能的電子閱讀器或其它移動裝置。將理解的是，某些組件是概括示出，并且并非此類裝置的所有組件均在裝置1100中示出。裝置1100可包括執(zhí)行裝置1100的主要處理操作的處理器1110。處理器1110可包括一個或更多個物理裝置，諸如微處理器、應用處理器、微控制器、可編程邏輯裝置或其它處理部件。由處理器1110執(zhí)行的處理操作包括應用和/或裝置功能執(zhí)行所處的操作平臺或操作系統(tǒng)的執(zhí)行。處理操作包括與同人類用戶或者同其它裝置1/0(輸入/輸出)有關的操作、與電源管理有關的操作、和/或與連接裝置1100到另一裝置有關的操作。處理操作也可包括與音頻I/O和/或顯示器I/O有關的操作。
[0061 ]在一個實施例中，裝置1100包括音頻子系統(tǒng)1120，該子系統(tǒng)表示與提供音頻功能到計算裝置相關聯(lián)的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅動程序、編解碼器)組件。音頻功能可包括揚聲器和/或耳機輸出以及麥克風輸入。用于此類功能的裝置可集成到裝置1100中，或者連接到裝置1100。在一個實施例中，通過提供由處理器1110接收和處理的音頻命令，用戶與裝置1100交互。
[0062]顯示子系統(tǒng)1130表示提供視覺和/或觸覺顯示以便用戶同計算裝置交互的硬件(例如，顯示裝置)和軟件(例如，驅動程序)組件。顯示子系統(tǒng)1130可包括顯示接口 1132，顯示接口 1132可包括用于向用戶提供顯示的特定屏幕或硬件裝置。在一個實施例中，顯示接口 1132包括獨立于處理器1110的邏輯，以執(zhí)行與顯示有關的至少一些處理。在一個實施例中，顯示子系統(tǒng)1130包括提供輸出和輸入到用戶的觸摸屏裝置。
[0063]I/O控制器1140表示與同用戶的交互有關的硬件裝置和軟件組件。I/O控制器1140可操作來管理作為音頻子系統(tǒng)1120和/或顯示子系統(tǒng)1130的部分的硬件。另外，I/O控制器1140示出用于連接到裝置1100的另外裝置的連接點，用戶可能通過所述另外裝置同系統(tǒng)交互。例如，可附連到裝置1100的裝置可能包括麥克風裝置、揚聲器或立體聲系統(tǒng)、視頻系統(tǒng)或其它顯示裝置、鍵盤或小鍵盤裝置或用于與諸如讀卡器或其它裝置的特定應用一起使用的其它I/O裝置。
[0064]如上所提及的，I/O控制器1140可與音頻子系統(tǒng)1120和/或顯示子系統(tǒng)1130交互。例如，通過麥克風或其它音頻裝置的輸入可提供用于裝置1100的一個或更多個應用或功能的輸入或命令。另外，可替代顯示輸出或除顯示輸出外還提供音頻輸出。在另一示例中，如果顯示子系統(tǒng)包括觸摸屏，則顯示裝置也充當輸入裝置，它可由I/O控制器1140至少部分地管理。裝置1100上也可以有另外的按鈕或開關以提供由I/O控制器1140管理的I/O功能。
[0065]在一個實施例中，I/O控制器1140管理裝置，所述裝置諸如加速計、相機、光傳感器或其它環(huán)境傳感器、陀螺儀、全球定位系統(tǒng)(GPS)或可包括在裝置1100中的其它硬件。輸入可以是直接用戶交互的部分以及是提供環(huán)境輸入到系統(tǒng)以影響其操作(諸如過濾噪聲，對于亮度檢測調整顯示器，為相機應用閃光或其它特征)。
[0066]在一個實施例中，裝置1100包括管理電池電能使用、電池的充電和與節(jié)能操作有關的特征的電源管理1150。存儲器子系統(tǒng)1160可包括用于在裝置1100中存儲信息的存儲器裝置1162。存儲器子系統(tǒng)1160可包括非易失性(如果對存儲器裝置的電源中斷，則狀態(tài)不變)和/或易失性(如果對存儲器裝置的電源中斷，則狀態(tài)不確定)存儲器裝置。存儲器1160可存儲應用數(shù)據、用戶數(shù)據、音樂、照片、文檔或其它數(shù)據及與系統(tǒng)1100的應用和功能的執(zhí)行有關的系統(tǒng)數(shù)據(無論長期還是暫時)。
[0067]在一個實施例中，存儲器子系統(tǒng)1160包括存儲器控制器1164(它也能夠被認為是系統(tǒng)1100的控制的部分，并且能夠可能被視為處理器1110的部分)。存儲器控制器1164可例如代表處理器1110傳遞信令以提供對存儲器1162的訪問。存儲器控制器1164可結合到包括處理器1110的封裝裝置中-例如，其中處理器1110經在其中或其上部署有提供諸如本文中討論的功能性的組件的PCB(未顯示)來訪問存儲器1162。
[0068]連接性1170可包括硬件裝置(例如，無線和/或有線連接器和通信硬件)和軟件組件(例如，驅動程序、協(xié)議棧)以允許裝置1100與外部裝置進行通信。裝置能夠是諸如其它計算裝置、無線接入點或基站的分開的裝置，以及諸如耳機、打印機或其它裝置的外圍設備。
[0069]連接性1170可包括多個不同類型的連接性。概括而言，裝置1100示為帶有蜂窩連接性1172和無線連接性1174。蜂窩連接性1172通常指由無線載波提供的蜂窩網絡連接性，諸如經GSM(全球移動通信系統(tǒng))或變化或衍生、CDMA(碼分多址)或變化或衍生、TDM(時分復用)或變化或衍生、LTE(長期演進-也稱為“4G”)或其它蜂窩服務標準提供。無線連接性1174指不是蜂窩的無線連接性，并且可包括個人區(qū)域網絡(諸如藍牙)、局域網(諸如WiFi)和/或寬域網(諸如WiMAX)或其它無線通信。無線通信指通過非固態(tài)媒體、通過使用調制的電磁輻射的數(shù)據的傳送。有線通信通過固態(tài)通信媒體進行。
[0070]外圍連接1180包括硬件接口和連接器及用于形成外圍連接的軟件組件(例如，驅動程序、協(xié)議棧)。將理解的是，裝置1100能夠是至其它計算裝置的外圍裝置(“往”1182)以及具有連接到它的外圍裝置(“自”1184)。裝置1100通常具有“對接”連接器以連接到其它計算裝置，以為了諸如管理(例如，下載和/或上傳、更改、同步)裝置1100上內容的目的。另外，對接連接器可允許裝置1100連接到某些外圍設備，這些外圍設備允許裝置1100控制例如到視聽或其它系統(tǒng)的內容輸出。
[0071]除專有對接連接器或其它專有連接硬件外，裝置1100可經普通或基于標準的連接器形成外圍連接1180。普通類型可包括通用串行總線(USB)連接器(它可包括多個不同硬件接口的任何接口)、DisplayPort(其包括MiniDisplayPort (MDP))、高清晰多媒體接口(HDMI)、Firewire或其它類型。
[0072]在一個實現(xiàn)中，裝置包括第一硬件(Hff)接口和第二HW接口，第一HW接口將印刷電路板(PCB)耦合到任何存儲器裝置，每個存儲器裝置對應于多個信號集的不同的相應的信號集，第二 HW接口耦合PCB到處理器裝置，其中，處理器裝置檢測存儲器裝置到第一 HW接口的連接性，并且基于存儲器裝置的存儲器類型來配置接口模式的第一接口模式，每個接口模式對應于多個信號集的不同的相應的一個。裝置還包括:耦合到第一 HW接口的電壓調節(jié)器(VR)，VR基于存儲器類型被編程成VR模式的第一VR模式，每個VR模式對應于存儲器裝置的不同的相應的一個，并且基于第一VR模式來提供一個或更多個電壓到第一接口；以及部署在PCB中或上的、包括X個信號線路的互連，每個信號線路耦合第一 Hff接口的相應輸入/輸出(I/O)接觸到第二Hff接口的相應I/O接觸，其中，X是等于多個信號集的超集的信號的總數(shù)的整數(shù)。
[0073]在一實施例中，多個信號集每個由多個存儲器標準的不同的相應的一個來指定。在另一實施例中，多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括DDR3標準或DDR4標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括低功率雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括LPDDR3標準或LPDDR4標準。
[0074]在另一實施例中，裝置還包括部署在PCB中或上的檢測器邏輯，檢測器邏輯生成并且向處理器裝置發(fā)送信號，其指示存儲器裝置到第一Hff接口的連接性。在另一實施例中，檢測器邏輯基于串行存在檢測標準。在另一實施例中，響應指示存儲器裝置到第一 HW接口的連接性的信號，狀態(tài)機邏輯識別存儲器裝置的存儲器類型。在另一實施例中，狀態(tài)機邏輯包括處理器裝置的狀態(tài)機電路。在另一實施例中，處理器裝置執(zhí)行基本輸入/輸出系統(tǒng)(B1S)過程，該過程包括狀態(tài)機邏輯。在另一實施例中，第一HW接口包括機械式連接器。在另一實施例中，第二Hff接口包括焊盤陣列。在另一實施例中，多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。
[0075]在另一實現(xiàn)中，系統(tǒng)包括:印刷電路板(PCB);部署在PCB中或上的第一硬件(Hff)接口，第一Hff接口耦合到任何存儲器裝置，每個存儲器裝置對應于多個信號集的不同的相應的信號集;部署在PCB中或上的第二HW接口 ；及經第二Hff接口耦合到PCB的處理器裝置，處理器裝置處理器裝置檢測存儲器裝置到第一HW接口的連接性，并且基于存儲器裝置的存儲器類型來配置接口模式的第一接口模式，每個接口模式對應于多個信號集的不同的相應的一個。系統(tǒng)還包括:耦合到第一Hff接口的電壓調節(jié)器(VR)，VR基于存儲器類型被編程成VR模式的第一VR模式，每個VR模式對應于存儲器裝置的不同的相應的一個，并且基于第一VR模式，提供一個或更多個電壓到第一接口；以及部署在PCB中或上的、包括X個信號線路的互連，每個信號線路耦合第一HW接口的相應輸入/輸出(I/0)接觸到第二HW接口的相應I/0接觸，其中，x是等于多個信號集的超集的信號的總數(shù)的整數(shù)。
[0076]在一實施例中，多個信號集每個由多個存儲器標準的不同的相應的一個來指定。在另一實施例中，多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括DDR3標準或DDR4標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括低功率雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括LPDDR3標準或LPDDR4標準。
[0077]在另一實施例中，系統(tǒng)還包括部署在PCB中或上的檢測器邏輯，檢測器邏輯生成并且向處理器裝置發(fā)送信號，其指示存儲器裝置到第一Hff接口的連接性。在另一實施例中，檢測器邏輯基于串行存在檢測標準。在另一實施例中，響應指示存儲器裝置到第一 HW接口的連接性的信號，狀態(tài)機邏輯識別存儲器裝置的存儲器類型。在另一實施例中，狀態(tài)機邏輯包括處理器裝置的狀態(tài)機電路。在另一實施例中，處理器裝置執(zhí)行基本輸入/輸出系統(tǒng)(B1S)過程，該過程包括狀態(tài)機邏輯。在另一實施例中，第一HW接口包括機械式連接器。在另一實施例中，第二Hff接口包括焊盤陣列。在另一實施例中，多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。
[0078]在另一實現(xiàn)中，方法包括檢測存儲器裝置到部署在印刷電路板(PCB)中或上的第一硬件接口的連接性，并且響應檢測到連接性，識別存儲器裝置的存儲器類型，其中，基于存儲器類型，處理器裝置配置處理器裝置的多個接口模式的第一接口模式，多個接口模式每個對應于多個信號集的不同的相應的信號集，處理器裝置經部署在PCB中或上的第二硬件接口耦合到PCB ο方法還包括基于存儲器類型，編程電壓調節(jié)器(VR)的多個VR模式的第一VR模式，多個VR模式每個對應于多個存儲器類型的不同的相應的一個，其中，VR基于第一 VR模式提供一個或更多個電壓到第一接口，并且在基于一個或更多個電壓的存儲器裝置的操作期間，經部署在PCB中或上的互連的X個信號線路來在存儲器裝置與處理器裝置之間交換信號，其中，X是等于多個信號集的超集的信號的總數(shù)的整數(shù)。
[0079]在一實施例中，多個信號集每個由多個存儲器標準的不同的相應的一個來指定。在另一實施例中，多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括DDR3標準或DDR4標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括低功率雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括LPDDR3標準或LPDDR4標準。
[0080]在另一實施例中，方法還包括通過部署在PCB中或上的檢測器邏輯，生成并且向處理器裝置發(fā)送信號，其指示存儲器裝置到第一硬件接口的連接性。在另一實施例中，檢測器邏輯基于串行存在檢測標準。在另一實施例中，響應指示存儲器裝置到第一硬件接口的連接性的信號，狀態(tài)機邏輯識別存儲器裝置的存儲器類型。在另一實施例中，狀態(tài)機邏輯包括處理器裝置的狀態(tài)機電路。在另一實施例中，處理器裝置執(zhí)行基本輸入/輸出系統(tǒng)(B1S)過程，該過程包括狀態(tài)機邏輯。在另一實施例中，第一硬件接口包括機械式連接器。在另一實施例中，第二硬件接口包括焊盤陣列。在另一實施例中，多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。
[0081]在另一實現(xiàn)中，計算機可讀存儲媒體在其上存儲了指令，執(zhí)令在由一個或更多個處理單元執(zhí)行時，促使一個或更多個處理單元執(zhí)行方法，包括檢測存儲器裝置到部署在印刷電路板(PCB)中或上的第一硬件接口的連接性，并且響應檢測到連接性，識別存儲器裝置的存儲器類型，其中，基于存儲器類型，處理器裝置配置處理器裝置的多個接口模式的第一接口模式，多個接口模式每個對應于多個信號集的不同的相應的信號集，處理器裝置經部署在PCB中或上的第二硬件接口耦合到PCB。方法還包括基于存儲器類型，編程電壓調節(jié)器(VR)的多個VR模式的第一 VR模式，多個VR模式每個對應于多個存儲器類型的不同的相應的一個，其中，VR基于第一VR模式提供一個或更多個電壓到第一接口，并且在基于一個或更多個電壓的存儲器裝置的操作期間，經部署在PCB中或上的互連的X個信號線路，在存儲器裝置與處理器裝置之間交換信號，其中，X是等于多個信號集的超集的信號的總數(shù)的整數(shù)。
[0082]在一實施例中，多個信號集每個由多個存儲器標準的不同的相應的一個來指定。在另一實施例中，多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括DDR3標準或DDR4標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括低功率雙倍數(shù)據速率存儲器標準。在另一實施例中，一個或更多個雙倍數(shù)據速率存儲器標準包括LPDDR3標準或LPDDR4標準。
[0083]在另一實施例中，方法還包括通過部署在PCB中或上的檢測器邏輯，生成并且向處理器裝置發(fā)送信號，其指示存儲器裝置到第一硬件接口的連接性。在另一實施例中，檢測器邏輯基于串行存在檢測標準。在另一實施例中，響應指示存儲器裝置到第一硬件接口的連接性的信號，狀態(tài)機邏輯識別存儲器裝置的存儲器類型。在另一實施例中，狀態(tài)機邏輯包括處理器裝置的狀態(tài)機電路。在另一實施例中，處理器裝置執(zhí)行基本輸入/輸出系統(tǒng)(B1S)過程，該過程包括狀態(tài)機邏輯。在另一實施例中，第一硬件接口包括機械式連接器。在另一實施例中，第二硬件接口包括焊盤陣列。在另一實施例中，多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。
[0084]本文中描述了用于操作存儲器裝置的技術和體系結構。在上面的描述中，為了解釋的目的，陳述了許多特定細節(jié)以便提供某些實施例的詳盡理解。然而，對于本領域的技術人員某些實施例能夠在這些特定細節(jié)不存在的情況下實踐將是顯而易見的。在其它情況下，結構和裝置以框圖形式示出以避免混淆描述。
[0085]說明書中對“一個實施例”或“一實施例”的引用指結合該實施例描述的特定特征、結構或特性包括在本發(fā)明的至少一個實施例中。在說明書中各個位置中詞語“在一個實施例中”的出現(xiàn)不一定全部指相同實施例。
[0086]根據計算機存儲器內數(shù)據比特上的操作的算法和符號表示，本文中詳細描述的一些部分被呈現(xiàn)。這些算法描述和表示是由計算領域技術人員用于最有效地將其工作內容傳達給本領域其它技術人員的方式。算法在此處且通常被視為產生所需結果的自相一致的步驟序列。步驟是要求物理量的物理操控的那些。這些量通常(但不一定)采用能夠存儲、傳輸、組合、比較及以其它方式操控的電的或磁的信號的形式。將這些信號稱為比特、值、元素、符號、字符、項、數(shù)字或諸如此類已證明有時是方便的(主要是常見用法的原因)。
[0087]但應記住，所有這些和類似的術語將與適當?shù)奈锢砹肯嚓P聯(lián)，并且只是應用到這些量的方便標志。除非另有明確說明，否則，如從本文中的討論明白的，可領會在通篇描述中，利用諸如“處理”或“計算”或“運算”或“確定”或“顯示”或諸如此類的術語的討論指計算機系統(tǒng)或類似電子計算裝置的動作和/或過程，其將表示為計算機系統(tǒng)的寄存器和存儲器內的物理(電子)量的數(shù)據操控和變換成類似地表示為計算機系統(tǒng)存儲器或寄存器或其它此類信息存儲、傳輸或顯示裝置內物理量的其它數(shù)據。
[0088]某些實施例也涉及用于執(zhí)行本文中的操作的設備。此設備可為所要求目的而專門構建，或者它可包括由計算機中存儲的計算機程序選擇性地激活或重新配置的通用計算機。此類計算機程序可存儲在計算機可讀存儲媒體上，所述計算機可讀存儲媒體諸如但不限于:包括軟盤、光盤、CD-ROM和磁光盤的任何類型的盤；只讀存儲器(ROM);諸如動態(tài)RAM(DRAM)的隨機存取存儲器(RAM);EPROM;EEPROM;磁卡或光學卡;或適用于存儲電子指令并且耦合到計算機系統(tǒng)總線的任何類型的媒體。
[0089]本文中呈現(xiàn)的算法和顯示并未在本質上涉及任何特定計算機或其它設備。各種通用系統(tǒng)可根據本文中的教導與程序一起使用，或者可證明構建更專業(yè)化設備以執(zhí)行所要求方法步驟是方便的。從本文中的描述將顯現(xiàn)各個這些系統(tǒng)的所要求結構。另外，某些實施例未參照任何特定編程語言描述。將領會的是，多個編程語言可用于實現(xiàn)如本文中所描述的此類實施例的教導。
[0090]除本文中所描述的外，在不脫離其范圍的情況下，可對公開的實施例及其實現(xiàn)進行各種修改。因此，本文中的說明和示例應以說明性的并且不是限制性的意義來解釋。本發(fā)明的范圍應僅由參照隨附的權利要求來衡量。
【主權項】
1.一種裝置，包括: 第一硬件(HW)接口，以耦合印刷電路板(PCB)到任何存儲器裝置，每個存儲器裝置對應于多個信號集的不同的相應的信號集； 第二Hff接口，以耦合所述PCB到處理器裝置，其中所述處理器裝置檢測存儲器裝置到所述第一 HW接口的連接性并且基于所述存儲器裝置的存儲器類型來配置接口模式的第一接口模式，每個接口模式對應于所述多個信號集的不同的相應的一個； 電壓調節(jié)器(VR)，耦合到所述第一HW接口，所述VR要基于所述存儲器類型編程成VR模式的第一 VR模式，每個VR模式對應于所述存儲器裝置的不同的相應的一個，并且基于所述第一VR模式，提供一個或更多個電壓到所述第一接口；以及 互連，部署在所述PCB中或上，包括X個信號線路，每個信號線路將所述第一 Hff接口的相應輸入/輸出(I/O)接觸耦合到所述第二Hff接口的相應I/O接觸，其中X是等于所述多個信號集的超集的信號的總數(shù)的整數(shù)。2.如權利要求1所述的裝置，其中所述多個信號集每個由多個存儲器標準的不同的相應的一個來指定。3.如權利要求2所述的裝置，其中所述多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。4.如權利要求1所述的裝置，還包括部署在所述PCB中或上的檢測器邏輯，所述檢測器邏輯生成并且向所述處理器裝置發(fā)送信號，所述信號指示所述存儲器裝置到所述第一 Hff接口的所述連接性。5.如權利要求4所述的裝置，其中所述檢測器邏輯基于串行存在檢測標準。6.如權利要求4所述的裝置，其中響應指示所述存儲器裝置到所述第一HW接口的所述連接性的所述信號，狀態(tài)機邏輯識別所述存儲器裝置的所述存儲器類型。7.如權利要求6所述的裝置，其中所述狀態(tài)機邏輯包括所述處理器裝置的狀態(tài)機電路。8.如權利要求6所述的裝置，其中所述處理器裝置執(zhí)行基本輸入/輸出系統(tǒng)(B1S)過程，所述過程包括所述狀態(tài)機邏輯。9.如權利要求1所述的裝置，其中所述多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。10.—種系統(tǒng)，包括: 印刷電路板(PCB); 第一硬件(HW)接口，部署在所述PCB中或上，所述第一HW接口耦合到任何存儲器裝置，每個存儲器裝置對應于多個信號集的不同的相應的信號集； 第二Hff接口，部署在所述PCB中或上； 處理器裝置，經所述第二 HW接口耦合到所述PCB，所述處理器裝置所述處理器裝置檢測存儲器裝置到所述第一Hff接口的連接性，并且基于所述存儲器裝置的存儲器類型來配置接口模式的第一接口模式，每個接口模式對應于所述多個信號集的不同的相應的一個； 電壓調節(jié)器(VR)，耦合到所述第一HW接口，所述VR要基于所述存儲器類型編程成VR模式的第一 VR模式，每個VR模式對應于所述存儲器裝置的不同的相應的一個，并且基于所述第一VR模式，提供一個或更多個電壓到所述第一接口；以及 互連，部署在所述PCB中或上，包括X個信號線路，每個信號線路將所述第一 Hff接口的相應輸入/輸出(I/o)接觸耦合到所述第二Hff接口的相應I/O接觸，其中X是等于所述多個信號集的超集的信號的總數(shù)的整數(shù)。11.如權利要求1O所述的系統(tǒng)，其中所述多個信號集每個由多個存儲器標準的不同的相應的一個來指定。12.如權利要求11所述的系統(tǒng)，其中所述多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。13.如權利要求10所述的系統(tǒng)，還包括部署在所述PCB中或上的檢測器邏輯，所述檢測器邏輯生成并且向所述處理器裝置發(fā)送信號，所述信號指示所述存儲器裝置到所述第一 HW接口的所述連接性。14.如權利要求13所述的系統(tǒng)，其中所述檢測器邏輯基于串行存在檢測標準。15.如權利要求13所述的系統(tǒng)，其中響應指示所述存儲器裝置到所述第一HW接口的所述連接性的所述信號，狀態(tài)機邏輯識別所述存儲器裝置的所述存儲器類型。16.如權利要求15所述的系統(tǒng)，其中所述狀態(tài)機邏輯包括所述處理器裝置的狀態(tài)機電路。17.如權利要求10所述的系統(tǒng)，其中所述多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。18.一種方法，包括: 檢測存儲器裝置到部署在印刷電路板(PCB)中或上的第一硬件接口的連接性； 響應檢測到所述連接性，識別所述存儲器裝置的存儲器類型，其中，基于所述存儲器類型，處理器裝置配置所述處理器裝置的多個接口模式的第一接口模式，所述多個接口模式每個對應于多個信號集的不同的相應的信號集，所述處理器裝置經部署在所述PCB中或上的第二硬件接口耦合到所述PCB; 基于所述存儲器類型，編程電壓調節(jié)器(VR)的多個VR模式的第一VR模式，所述多個VR模式每個對應于多個存儲器類型的不同的相應的一個，其中所述VR基于所述第一 VR模式，提供一個或更多個電壓到所述第一接口；以及 在基于所述一個或更多個電壓的所述存儲器裝置的操作期間，經部署在所述PCB中或上的互連的X個信號線路在所述存儲器裝置與所述處理器裝置之間交換信號，其中X是等于所述多個信號集的超集的信號的總數(shù)的整數(shù)。19.如權利要求18所述的方法，其中所述多個信號集每個由多個存儲器標準的不同的相應的一個來指定。20.如權利要求19所述的方法，其中所述多個存儲器標準包括一個或更多個雙倍數(shù)據速率存儲器標準。21.如權利要求18所述的方法，其中所述多個存儲器裝置包括一個或更多個雙列直插式存儲器模塊。
【文檔編號】G06F1/16GK105900039SQ201580005038
【公開日】2016年8月24日
【申請日】2015年1月21日
【發(fā)明人】B.P.莫蘭, K.甘古利, R.Z.盧普, X.李, C.E.科克斯
【申請人】英特爾公司