一種多路信號(hào)多通道輸出裝置及其輸出方法
【專利摘要】本發(fā)明屬于信號(hào)輸入輸出領(lǐng)域，特別涉及一種多路信號(hào)多通道輸出裝置及其輸出方法。本裝置包括微處理器單元和FPGA邏輯單元，微處理器單元用于接收并解析通道配置指令，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中，所述微處理器單元的輸出端連接FPGA邏輯單元的輸入端；FPGA邏輯單元用于接收來自微處理器單元的解析后的數(shù)據(jù)，所述FPGA邏輯單元的輸入端連接所有的輸入信號(hào)，F(xiàn)PGA邏輯單元的輸出端連接輸出通道。因此本發(fā)明能夠改變通道配置指令來靈活的改變每一路輸出通道對應(yīng)的輸入信號(hào)；通過改變輸出通道模塊的個(gè)數(shù)來改變輸出通道和輸入信號(hào)的路數(shù)，而且本發(fā)明還具備結(jié)構(gòu)簡單、成本低廉、穩(wěn)定可靠、便于推廣使用的優(yōu)點(diǎn)。
【專利說明】
_種多路信號(hào)多通道輸出裝置及其輸出方法
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于信號(hào)輸入輸出領(lǐng)域，特別涉及一種多路信號(hào)多通道輸出裝置及其輸出方法。
【背景技術(shù)】
[0002]目前多路信號(hào)輸入輸出裝置被廣泛的應(yīng)用于各種輸入輸出通道測試領(lǐng)域中，信號(hào)輸入輸出裝置在進(jìn)行測試時(shí)，輸出通道對應(yīng)的輸入信號(hào)的種類需要盡可能的多變，才能使測試結(jié)果變的相對完善。
[0003]現(xiàn)有技術(shù)中的多路信號(hào)多通道輸出裝置大都采用硬件電路搭建或FPGA邏輯單元，輸入信號(hào)的路數(shù)和輸出通道的路數(shù)均不可靈活更改，且輸出通道對應(yīng)的輸入信號(hào)種類不可靈活地變更，而且電路設(shè)計(jì)復(fù)雜、成本較高。
[0004]因此亟需提出一種可以改變輸入信號(hào)的路數(shù)和輸出通道的路數(shù)，且輸出通道對應(yīng)的輸入信號(hào)種類可以靈活地改變的多路信號(hào)多通道輸出裝置。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為了克服上述現(xiàn)有技術(shù)的不足，提供了一種多路信號(hào)多通道輸出裝置，本裝置不僅可以改變輸入信號(hào)和輸出通道的路數(shù)，還可以靈活地改變輸出通道對應(yīng)的輸入信號(hào)種類，而且具備結(jié)構(gòu)簡單、成本低廉的特點(diǎn)。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用了以下技術(shù)措施:
[0007]—種多路信號(hào)多通道輸出裝置，本裝置包括微處理器單元和FPGA邏輯單元，其中，
[0008]微處理器單元用于接收并解析來自通道配置單元的通道配置指令，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中，所述微處理器單元的輸出端連接FPGA邏輯單元的輸入端；
[0009]FPGA邏輯單元用于接收來自微處理器單元的解析后的數(shù)據(jù)，所述FPGA邏輯單元的輸入端連接所有的輸入信號(hào)，F(xiàn)PGA邏輯單元的輸出端連接輸出通道；
[0010]所述微處理器單元、FPGA邏輯單元的時(shí)鐘輸入端均連接時(shí)鐘信號(hào)。
[0011]優(yōu)選的，所述FPGA邏輯單元包括數(shù)據(jù)接收模塊和信號(hào)選擇模塊，所述數(shù)據(jù)接收模塊的輸入端連接微處理器單元的輸出端，數(shù)據(jù)接收模塊的數(shù)據(jù)輸出端連接信號(hào)選擇模塊的數(shù)據(jù)輸入端，所述數(shù)據(jù)接收模塊的時(shí)鐘輸入端連接時(shí)鐘信號(hào);所述信號(hào)選擇模塊的輸入端連接所有的輸入信號(hào)，信號(hào)選擇模塊的輸出端連接輸出通道。
[0012]優(yōu)選的，所述信號(hào)選擇模塊包括彼此獨(dú)立且相同的輸出通道模塊，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，每個(gè)輸出通道模塊的數(shù)據(jù)輸入端均連接數(shù)據(jù)接收模塊的數(shù)據(jù)輸出端，每個(gè)輸出通道模塊的輸出端均連接一路輸出通道。
[0013]進(jìn)一步的，所述通道配置指令的位數(shù)由輸入信號(hào)與輸出通道的路數(shù)來決定。
[0014]進(jìn)一步的，所述數(shù)據(jù)接收模塊的輸入端通過總線連接微處理器單元的輸出端。
[0015]進(jìn)一步的，所述微處理器單元、FPGA邏輯單元集成在同一雙核芯片內(nèi)，所述雙核芯片的型號(hào)為美國Microsemi公司生產(chǎn)的SmartFus 1n2芯片。
[0016]本發(fā)明還同時(shí)提供了上述一種多路信號(hào)多通道輸出裝置的輸出方法。
[0017]—種多路信號(hào)多通道輸出裝置的輸出方法，包括以下步驟:
[0018]S1、所述微處理器單元接收到來自通道配置單元的通道配置指令后分析通道配置指令，微處理器單元根據(jù)通道配置指令解析出各路輸出通道對應(yīng)的輸入信號(hào)，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中；
[0019]S2、所述微處理器單元再將解析后的數(shù)據(jù)由其內(nèi)部的緩存區(qū)通過總線傳送至數(shù)據(jù)接收模塊；
[0020]S3、所述數(shù)據(jù)接收模塊的數(shù)據(jù)輸出端將解析后的數(shù)據(jù)傳輸至各個(gè)輸出通道模塊的數(shù)據(jù)輸入端，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，每個(gè)所述輸出通道模塊的輸出端均連接一路輸出通道；
[0021]S4、所述輸出通道模塊根據(jù)解析后的數(shù)據(jù)可以將相應(yīng)的輸入信號(hào)送入輸出通道中。
[0022]優(yōu)選的，通過改變輸出通道模塊的個(gè)數(shù)來改變輸出通道和輸入信號(hào)的路數(shù)。
[0023]優(yōu)選的，通過改變通道配置指令來改變每一路輸出通道對應(yīng)的輸入信號(hào)。
[0024]本發(fā)明的有益效果在于:
[0025]I)、本發(fā)明將微處理器單元和FPGA邏輯單元相結(jié)合使用，利用微處理器單元來接收并解析來自通道配置單元的通道配置指令，并將解析后的數(shù)據(jù)傳輸至各個(gè)輸出通道模塊的數(shù)據(jù)輸入端，通過改變通道配置指令來靈活的改變每一路輸出通道對應(yīng)的輸入信號(hào);通過改變輸出通道模塊的個(gè)數(shù)來改變輸出通道和輸入信號(hào)的路數(shù)，而且本發(fā)明還具備結(jié)構(gòu)簡單、成本低廉、穩(wěn)定可靠、便于推廣使用的優(yōu)點(diǎn)。
[0026]2)、所述微處理器單元、FPGA邏輯單元集成在同一雙核芯片內(nèi)，所述雙核芯片的型號(hào)為美國Microsemi公司生產(chǎn)的SmartFus1n2芯片，提高了本發(fā)明的運(yùn)行效率和處理速度，增強(qiáng)了程序可移植性，便于二次開發(fā)。
【附圖說明】
[0027]圖1為本發(fā)明的結(jié)構(gòu)不意圖；
[0028]圖2為本發(fā)明的RTL示意圖；
[0029]圖3為本發(fā)明的信號(hào)選擇模塊的RTL視圖。
[0030]圖中標(biāo)記符號(hào)的含義如下:
[0031 ] 10一微處理器單元20—FPGA邏輯單元
[0032]21 —數(shù)據(jù)接收模塊22—信號(hào)選擇模塊
[0033]30—通道配置單元
[0034]221?228—第一輸出通道模塊?第八輸出通道模塊
【具體實(shí)施方式】
[0035]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0036]如圖1所示，一種多路信號(hào)多通道輸出裝置接收來自通道配置單元30的通道配置指令，通過改變通道配置指令，實(shí)現(xiàn)了本裝置輸出端連接的每一路輸出通道靈活的與輸入信號(hào)相對應(yīng)。
[0037]如圖2所示，本裝置包括微處理器單元10和FPGA邏輯單元20，所述微處理器單元10用于接收并解析來自通道配置單元30的通道配置指令，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中，所述微處理器單元10的輸出端連接FPGA邏輯單元20的輸入端;所述FPGA邏輯單元20用于接收來自微處理器單元10的解析后的數(shù)據(jù)，所述FPGA邏輯單元20的輸入端連接所有的輸入信號(hào)，F(xiàn)PGA邏輯單元20的輸出端連接輸出通道;所述微處理器單元10、FPGA邏輯單元20的時(shí)鐘輸入端均連接時(shí)鐘信號(hào)。
[0038]所述FPGA邏輯單元20包括數(shù)據(jù)接收模塊21和信號(hào)選擇模塊22，所述數(shù)據(jù)接收模塊21的輸入端連接微處理器單元10的輸出端，數(shù)據(jù)接收模塊21的數(shù)據(jù)輸出端連接信號(hào)選擇模塊22的數(shù)據(jù)輸入端，所述數(shù)據(jù)接收模塊21的時(shí)鐘輸入端連接時(shí)鐘信號(hào);所述信號(hào)選擇模塊22的輸入端連接所有的輸入信號(hào)，信號(hào)選擇模塊22的輸出端連接輸出通道。
[0039]如圖3所示，所述信號(hào)選擇模塊22包括8個(gè)彼此獨(dú)立且相同的輸出通道模塊，分別為第一輸出通道模塊221、第二輸出通道模塊222、第三輸出通道模塊223、第四輸出通道模塊224、第五輸出通道模塊225、第六輸出通道模塊226、第七輸出通道模塊227、第八輸出通道模塊228，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，每個(gè)輸出通道模塊的數(shù)據(jù)輸入端均連接數(shù)據(jù)接收模塊21的數(shù)據(jù)輸出端，每個(gè)輸出通道模塊的輸出端均連接一路輸出通道。
[0040]所述通道配置指令由32位二進(jìn)制數(shù)據(jù)組成。
[0041 ]所述微處理器單元10、FPGA邏輯單元20集成在同一雙核芯片內(nèi)，所述雙核芯片的型號(hào)為美國Microsemi公司生產(chǎn)的SmartFus 1n2芯片。
[0042]如圖1?3所示，一種多路信號(hào)多通道輸出裝置的輸出方法，其特征在于包括以下步驟:
[0043]S1、所述微處理器單元10接收到來自通道配置單元30的通道配置指令后分析通道配置指令，若所述通道配置指令由00000000 00000000 00000001 01000100的32位二進(jìn)制數(shù)據(jù)組成，二進(jìn)制數(shù)據(jù)的第O位到第2位的100為第I組，表示的為輸出通道OutputO，對應(yīng)的輸入信號(hào)為Signal4，二進(jìn)制數(shù)據(jù)的第3位到第5位的000為第2組，表示的為輸出通道Outputl，對應(yīng)輸入信號(hào)為SignalO，...，第21位到第23位的000為第8組，表示的為輸出通道0utput7，對應(yīng)輸入信號(hào)為SignalO，微處理器單元10將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中；
[0044]S2、所述微處理器單元10再將解析后的數(shù)據(jù)由其內(nèi)部的緩存區(qū)通過總線傳送至數(shù)據(jù)接收模塊21 ；
[0045]S3、所述數(shù)據(jù)接收模塊21的數(shù)據(jù)輸出端將解析后的數(shù)據(jù)傳輸至各個(gè)輸出通道模塊的數(shù)據(jù)輸入端，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，即為InputO?Input5;每個(gè)所述輸出通道模塊的輸出端均連接一路輸出通道，如第一輸出通道模塊221的輸出端連接OutputO;第一輸出通道模塊221的輸出端連接OutputO;第二輸出通道模塊222的輸出端連接Output I ；
[0046]S4、所述輸出通道模塊根據(jù)解析后的數(shù)據(jù)可以將相應(yīng)的輸入信號(hào)送入輸出通道中。如第一輸出通道模塊221的輸入端連接所有的輸入信號(hào)為InputO?Input5，根據(jù)解析后的數(shù)據(jù)中對應(yīng)所述第一輸出通道模塊221輸出通道的二進(jìn)制數(shù)據(jù)為100，將相應(yīng)的輸入信號(hào)Input4S卩Signal4送到輸出通道OutputO中；根據(jù)解析后的數(shù)據(jù)中對應(yīng)所述第二輸出通道模塊222輸出通道的二進(jìn)制數(shù)據(jù)為000，將相應(yīng)的輸入信號(hào)InputO即SignalO送到輸出通道Outputl中。
[0047]相應(yīng)的，對于剩余的輸出通道模塊，根據(jù)解析后的數(shù)據(jù)中各個(gè)輸出通道模塊的二進(jìn)制數(shù)據(jù)均為000，將相應(yīng)的輸入信號(hào)InputO即SignalO送入相應(yīng)的輸出通道Outputi，所述Outputi非0utput2和OutputO。
[0048]通過改變通道配置指令來靈活的改變每一路輸出通道對應(yīng)的輸入信號(hào);通過改變輸出通道模塊的個(gè)數(shù)來改變輸出通道和輸入信號(hào)的路數(shù)。而且本發(fā)明還具備結(jié)構(gòu)簡單、成本低廉、穩(wěn)定可靠、便于推廣使用的優(yōu)點(diǎn)，本發(fā)明被廣泛的應(yīng)用于各種輸入輸出通道測試領(lǐng)域中。
【主權(quán)項(xiàng)】
1.一種多路信號(hào)多通道輸出裝置，其特征在于:本裝置包括微處理器單元(10)和FPGA邏輯單元(20)，其中， 微處理器單元(1)用于接收并解析來自通道配置單元(30)的通道配置指令，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中，所述微處理器單元(10)的輸出端連接FPGA邏輯單元(20)的輸入端； FPGA邏輯單元(20)用于接收來自微處理器單元(10)的解析后的數(shù)據(jù)，所述FPGA邏輯單元(20)的輸入端連接所有的輸入信號(hào)，F(xiàn)PGA邏輯單元(20)的輸出端連接輸出通道； 所述微處理器單元(10)、FPGA邏輯單元(20)的時(shí)鐘輸入端均連接時(shí)鐘信號(hào)。2.如權(quán)利要求1所述的一種多路信號(hào)多通道輸出裝置，其特征在于:所述FPGA邏輯單元(20)包括數(shù)據(jù)接收模塊(21)和信號(hào)選擇模塊(22)，所述數(shù)據(jù)接收模塊(21)的輸入端連接微處理器單元(10)的輸出端，數(shù)據(jù)接收模塊(21)的數(shù)據(jù)輸出端連接信號(hào)選擇模塊(22)的數(shù)據(jù)輸入端，所述數(shù)據(jù)接收模塊(21)的時(shí)鐘輸入端連接時(shí)鐘信號(hào);所述信號(hào)選擇模塊(22)的輸入端連接所有的輸入信號(hào)，信號(hào)選擇模塊(22)的輸出端連接輸出通道。3.如權(quán)利要求2所述的一種多路信號(hào)多通道輸出裝置，其特征在于:所述信號(hào)選擇模塊(22)包括彼此獨(dú)立且相同的輸出通道模塊，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，每個(gè)輸出通道模塊的數(shù)據(jù)輸入端均連接數(shù)據(jù)接收模塊(21)的數(shù)據(jù)輸出端，每個(gè)輸出通道模塊的輸出端均連接一路輸出通道。4.如權(quán)利要求3所述的一種多路信號(hào)多通道輸出裝置，其特征在于:所述通道配置指令的位數(shù)由輸入信號(hào)與輸出通道的路數(shù)來決定。5.如權(quán)利要求3所述的一種多路信號(hào)多通道輸出裝置，其特征在于:所述數(shù)據(jù)接收模塊(21)的輸入端通過總線連接微處理器單元(10)的輸出端。6.如權(quán)利要求1?3任一項(xiàng)所述的一種多路信號(hào)多通道輸出裝置，其特征在于:所述微處理器單元(10)、FPGA邏輯單元(20)集成在同一雙核芯片內(nèi)，所述雙核芯片的型號(hào)為美國Microsemi 公司生產(chǎn)的 SmartFus 1n2芯片。7.—種如權(quán)利要求5所述的一種多路信號(hào)多通道輸出裝置的輸出方法，其特征在于包括以下步驟: 51、所述微處理器單元(10)接收到來自通道配置單元(30)的通道配置指令后分析通道配置指令，微處理器單元(10)根據(jù)通道配置指令解析出各路輸出通道對應(yīng)的輸入信號(hào)，并將解析后的數(shù)據(jù)存入內(nèi)部的緩存區(qū)中； 52、所述微處理器單元(10)再將解析后的數(shù)據(jù)由其內(nèi)部的緩存區(qū)通過總線傳送至數(shù)據(jù)接收模塊(21); 53、所述數(shù)據(jù)接收模塊(21)的數(shù)據(jù)輸出端將解析后的數(shù)據(jù)傳輸至各個(gè)輸出通道模塊的數(shù)據(jù)輸入端，每個(gè)所述輸出通道模塊的輸入端均連接所有的輸入信號(hào)，每個(gè)所述輸出通道模塊的輸出端均連接一路輸出通道； 54、所述輸出通道模塊根據(jù)解析后的數(shù)據(jù)可以將相應(yīng)的輸入信號(hào)送入輸出通道中。8.如權(quán)利要求7所述的一種多路信號(hào)多通道輸出裝置的輸出方法，其特征在于:通過改變輸出通道模塊的個(gè)數(shù)來改變輸出通道和輸入信號(hào)的路數(shù)。9.如權(quán)利要求7所述的一種多路信號(hào)多通道輸出裝置的輸出方法，其特征在于:通過改變通道配置指令來改變每一路輸出通道對應(yīng)的輸入信號(hào)。
【文檔編號(hào)】G06F17/50GK105868507SQ201610270232
【公開日】2016年8月17日
【申請日】2016年4月26日
【發(fā)明人】陳偉, 陳仿杰, 孟憲偉, 王宇, 王世臣, 范曉東, 范興民, 廖芹, 趙娟
【申請人】安徽四創(chuàng)電子股份有限公司