存或讀寫緩存，掉電時已寫入MRAM的數(shù)據(jù)不會丟失。一旦發(fā)生斷電，只需要將少數(shù)等待寫入存儲設(shè)備中的頁寫入存儲設(shè)備，就可以保證數(shù)據(jù)不丟失不損壞。當(dāng)?shù)綦姍z測模塊檢測到外部供電電源掉電時，電源管理模塊使用儲能模塊供電，掉電檢測模塊通知CPU將等待寫入的少數(shù)頁寫入存儲設(shè)備的NAND芯片，或者寫入寫緩存或讀寫緩存，這樣就能夠保證數(shù)據(jù)的完整性。
[0118]以上詳細(xì)描述了本發(fā)明的較佳具體實施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)人員無需創(chuàng)造性勞動就可以根據(jù)本發(fā)明的構(gòu)思做出諸多修改和變化。因此，凡本技術(shù)領(lǐng)域中技術(shù)人員依本發(fā)明的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實驗可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護范圍內(nèi)。
【主權(quán)項】
1.一種存儲設(shè)備，包括主機接口、主控芯片、MRAM以及一個或多個NAND芯片，所述主控芯片包括CPU ;所述MRAM包括: 寫緩存或讀寫緩存，按照與所述NAND芯片中NAND頁同樣大小的頁組織起來，寫入所述存儲設(shè)備的數(shù)據(jù)首先寫入所述寫緩存或所述讀寫緩存中，之后再寫回到所述NAND芯片中； 緩存頁表，用于存儲緩存頁對應(yīng)的NAND頁的物理地址； 其特征在于，所述MRAM還包括寫回緩存頁表，用于記錄即將寫回所述NAND芯片的緩存頁，如果所述緩存頁寫回所述NAND芯片完成，清除所述寫回緩存頁表的相應(yīng)記錄；如果所述緩存頁寫回所述NAND芯片的過程中發(fā)生斷電，上電時將所述緩存頁重新寫回所述NAND芯片。2.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，所述存儲設(shè)備采用并行寫操作方式，將多個緩存頁同時寫回所述NAND芯片，在所述MRAM中記錄所述多個緩存頁中的每一個緩存頁。3.如權(quán)利要求1所述的存儲設(shè)備，其特征在于，在所述MRAM中記錄即將擦除的塊，如果所述塊成功擦除，清除所述塊的記錄，如果所述塊擦除的過程中發(fā)生斷電，上電時重新擦除所述塊。4.一種權(quán)利要求1-3任一項所述的存儲設(shè)備的斷電保護方法，其特征在于，所述斷電保護方法包括以下步驟: (a)在MRAM中記錄即將寫回NAND芯片的緩存頁； (b)將所述緩存頁寫回所述NAND芯片； (c)判斷所述緩存頁寫回所述NAND芯片是否完成，如果完成，清除所述MRAM中所述緩存頁的相應(yīng)記錄然后釋放所述緩存頁； (d)上電時檢查即將寫回所述NAND芯片的緩存頁的相應(yīng)記錄，如果存在未清除的即將寫回所述NAND芯片的緩存頁的相應(yīng)記錄，將所述緩存頁重新寫回所述NAND芯片，并清除所述MRAM中所述緩存頁的相應(yīng)記錄然后釋放所述緩存頁。5.如權(quán)利要求4所述的斷電保護方法，其特征在于，步驟(a)在MRAM中記錄即將寫回NAND芯片的緩存頁的方法為:設(shè)置所述緩存頁表中所述緩存頁的寫入標(biāo)記，或者在所述MRAM中設(shè)置操作頁表，在所述操作頁表中添加所述緩存頁的記錄。6.如權(quán)利要求4所述的斷電保護方法，其特征在于，步驟(c)中判斷所述緩存頁寫回所述NAND芯片是否完成的方法為:讀取所述NAND芯片的相關(guān)寄存器，或者接收所述NAND芯片產(chǎn)生的中斷信號。7.如權(quán)利要求4所述的斷電保護方法，其特征在于，步驟(d)將所述緩存頁重新寫回所述NAND芯片的方法包括以下步驟: (dl)檢查緩存頁表，是否存在具有寫入標(biāo)記的緩存頁；或者檢查操作頁表，是否存在即將寫回所述NAND芯片的緩存頁的相應(yīng)記錄； (d2)如果在緩存頁表中存在具有寫入標(biāo)記的緩存頁，或者在操作頁表中存在即將寫回所述NAND芯片的緩存頁的相應(yīng)記錄，將所述緩存頁重新寫回所述NAND芯片。8.如權(quán)利要求4所述的斷電保護方法，其特征在于，所述斷電保護方法還包括以下步驟: (e)在MRAM中記錄即將擦除的塊； (f)擦除所述塊； (g)判斷所述塊擦除是否完成，如果完成，清除所述MRAM中所述塊的相應(yīng)記錄； (h)上電時檢查即將擦除的塊的相應(yīng)記錄，如果存在未清除的即將擦除的塊的相應(yīng)記錄，將所述塊重新擦除，并清除所述MRAM中所述塊的相應(yīng)記錄。9.一種計算系統(tǒng)，其特征在于，所述計算系統(tǒng)包括權(quán)利要求1-3任一項所述的存儲設(shè)備、CPU以及DRAM，所述計算系統(tǒng)還包括電源管理模塊與儲能模塊，所述電源管理模塊用于向所述存儲設(shè)備、所述CPU以及所述DRAM供電，所述電源管理模塊包括掉電檢測模塊，當(dāng)所述掉電檢測模塊檢測到外部供電電源掉電，所述電源管理模塊使用所述儲能模塊供電，所述掉電檢測模塊通知所述CPU將等待寫入的頁寫入所述存儲設(shè)備。10.如權(quán)利要求9所述的計算系統(tǒng)，其特征在于，所述儲能模塊包括一個或一組儲能電容與阻止所述儲能電容的電荷反向流出的二極管，所述儲能電容的正極與所述二極管的負(fù)極連接，所述儲能電容的負(fù)極接地；所述二極管的正極與所述外部供電電源的正極連接。11.如權(quán)利要求10所述的計算系統(tǒng)，其特征在于，所述掉電檢測模塊包括第一輸入端、第二輸入端與輸出端，所述第一輸入端用于輸入外部供電電源的電壓，所述第二輸入端用于輸入所述儲能電容的電壓，當(dāng)所述外部供電電源的電壓與所述儲能電容的電壓的差值大于或等于第一設(shè)定值，所述輸出端向所述CPU輸出中斷信號。12.如權(quán)利要求10所述的計算系統(tǒng)，其特征在于，所述掉電檢測模塊包括第一輸入端、第二輸入端與輸出端，所述第一輸入端用于輸入外部供電電源的電壓，所述第二輸入端用于輸入所述儲能電容的電壓，當(dāng)所述外部供電電源的電壓與所述儲能電容的電壓的差值大于或等于第一設(shè)定值且持續(xù)時間大于或等于第二設(shè)定值，所述輸出端向所述CPU輸出中斷信號。13.如權(quán)利要求11或12所述的計算系統(tǒng)，其特征在于，所述CPU收到所述中斷信號，切斷所述電源管理模塊向非核心器件的供電，并將等待寫入所述存儲設(shè)備的頁寫入所述存儲設(shè)備的NAND芯片。14.如權(quán)利要求13所述的計算系統(tǒng)，其特征在于，所述CPU向所有進(jìn)程廣播掉電通知，或強行終止所有應(yīng)用進(jìn)程。15.如權(quán)利要求9所述的計算系統(tǒng)，其特征在于，所述掉電檢測模塊為單獨的芯片或與所述電源管理模塊集成在一個芯片中。16.如權(quán)利要求9所述的計算系統(tǒng)，其特征在于，所述電源管理模塊為單獨的芯片或與所述CPU集成在一個芯片中。17.如權(quán)利要求10所述的計算系統(tǒng)，其特征在于，所述電源管理系統(tǒng)在所述儲能電容的電壓大于或等于核心器件的工作電壓時，持續(xù)向所述核心器件供電。
【專利摘要】本發(fā)明提供一種存儲設(shè)備及其斷電保護方法，存儲設(shè)備包括主機接口、主控芯片、MRAM以及一個或多個NAND芯片；MRAM包括寫緩存或讀寫緩存與緩存頁表。MRAM還包括寫回緩存頁表，用于記錄即將寫回NAND芯片的緩存頁，如果所述緩存頁寫回所述NAND芯片完成，清除寫回緩存頁表的相應(yīng)記錄；如果緩存頁寫回NAND芯片的過程中發(fā)生斷電，上電時將緩存頁重新寫回NAND芯片。本發(fā)明提供的存儲設(shè)備及斷電保護方法，在MRAM中記錄即將寫回NAND芯片的緩存頁，如果在寫回NAND芯片的過程中發(fā)生斷電，上電時重新寫入緩存頁，這樣能夠保證數(shù)據(jù)的完整性；在MRAM中還記錄即將擦除的塊，如果在擦除過程中發(fā)生斷電，上電時重新擦除塊，進(jìn)一步保證數(shù)據(jù)的完整性。本發(fā)明還提供一種具有斷電保護功能的計算系統(tǒng)。
【IPC分類】G06F12/16
【公開號】CN105630707
【申請?zhí)枴緾N201510786843
【發(fā)明人】戴瑾
【申請人】上海磁宇信息科技有限公司
【公開日】2016年6月1日
【申請日】2015年11月16日