一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及捕獲軟件運(yùn)行漏洞的技術(shù)，特別屬于關(guān)于嵌入式軟件長時間運(yùn)行后出現(xiàn)漏洞的捕獲方法。
【背景技術(shù)】
[0002]嵌入式系統(tǒng)是一種“完全嵌入受控器件內(nèi)部，為特定應(yīng)用而設(shè)計的專用計算機(jī)系統(tǒng)”，根據(jù)英國電器工程協(xié)會的定義，嵌入式系統(tǒng)為控制、監(jiān)視或輔助設(shè)備、機(jī)器或用于工廠運(yùn)作的設(shè)備。與個人計算機(jī)這樣的通用計算機(jī)系統(tǒng)不同，嵌入式系統(tǒng)通常執(zhí)行的是帶有特定要求的預(yù)先定義的任務(wù)。其核心是由一個或幾個預(yù)先編程好以用來執(zhí)行少數(shù)幾項(xiàng)任務(wù)的微處理器或者單片機(jī)組成。與通用計算機(jī)能夠運(yùn)行用戶選擇的軟件不同，嵌入式系統(tǒng)上的軟件通常是暫時不變的，所以經(jīng)常稱為“固件”。而“固件”經(jīng)常是需要長時間運(yùn)行的，對于實(shí)時系統(tǒng)而言，長時間運(yùn)行時的準(zhǔn)確性無疑是最重要的，因此需要一種方法能夠監(jiān)測長時間運(yùn)行時出現(xiàn)的漏洞，并將它提示出來而不影響后續(xù)運(yùn)行的準(zhǔn)確性和連續(xù)性。
[0003]現(xiàn)有技術(shù)中，還未有對嵌入式系統(tǒng)本身傳輸漏洞的檢測系統(tǒng)，本發(fā)明填補(bǔ)了嵌入式系統(tǒng)運(yùn)行漏洞檢測方面的空白。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的發(fā)明目的在于提供一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的系統(tǒng)，能測量高速(最高達(dá)36Mbps)、長距離(最長達(dá)4米)運(yùn)行的嵌入式軟件漏洞，確保系統(tǒng)穩(wěn)定可靠的運(yùn)行，提高采集數(shù)據(jù)的準(zhǔn)確性。能夠發(fā)現(xiàn)因嵌入式軟件漏洞而造成的采集數(shù)據(jù)的異常，提尚系統(tǒng)的運(yùn)彳丁效率。
[0005]本發(fā)明的發(fā)明目的通過以下技術(shù)方案實(shí)現(xiàn):
[0006]本發(fā)明包括與被測嵌入式系統(tǒng)相連接的通信接口處理板，置于工作站內(nèi)部并依次連接的通信轉(zhuǎn)換電路板、高速1卡、數(shù)據(jù)分析模塊、數(shù)據(jù)顯示模塊；通信接口處理板主要將來自被測嵌入式系統(tǒng)的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，然后通過串行通訊電纜送至工作站組件內(nèi)部的通信轉(zhuǎn)換電路板；通信轉(zhuǎn)換電路板用于將從通信接口處理板處接收到的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并發(fā)至高速1卡；高速1卡用于接收并行數(shù)據(jù)并將其存入RAM中，高速1卡通過DMA模式將RAM中的數(shù)據(jù)通過串口傳輸至數(shù)據(jù)分析模塊；數(shù)據(jù)分析模塊用于將接收到的數(shù)據(jù)進(jìn)行分析、存儲，繪制分析圖實(shí)時顯示或通過存儲的數(shù)據(jù)進(jìn)行回放；數(shù)據(jù)顯示模塊用于通過將數(shù)據(jù)分析模塊繪制的分析圖進(jìn)行實(shí)時顯示或通過存儲的數(shù)據(jù)進(jìn)行回放實(shí)現(xiàn)漏洞的發(fā)現(xiàn)。
[0007]本發(fā)明的有益效果是不僅能完成高速數(shù)據(jù)的采集，而且能通過采集的數(shù)據(jù)發(fā)現(xiàn)嵌入式軟件長時間運(yùn)行時出現(xiàn)的漏洞。多重緩沖堆棧線程是一個獨(dú)立的循環(huán)線程，可讓監(jiān)控程序長時間運(yùn)行而不影響主程序操作，而多重緩沖堆棧也可以防止因堆棧溢出等異常造成的數(shù)據(jù)錯漏包問題。采用二進(jìn)制文件的存儲方式可以用最快的速度將數(shù)據(jù)寫入工作站硬盤，避免因存儲速度慢造成存儲數(shù)據(jù)的失實(shí)。
【附圖說明】
[0008]圖1是本發(fā)明一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的系統(tǒng)的系統(tǒng)結(jié)構(gòu)圖；
[0009]圖2是本發(fā)明中通信接口處理板的結(jié)構(gòu)圖；
[0010]圖3是本發(fā)明中通信轉(zhuǎn)換電路板的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。
[0012]如圖1所示，包括一塊通信接口處理板、通信轉(zhuǎn)換電路板(置于工作站內(nèi)部)、高速1卡(置于工作站內(nèi)部)、4根連接電纜以及工作站數(shù)據(jù)分析軟件、數(shù)據(jù)顯示模塊(軟件)。將通信轉(zhuǎn)換電路板和高速1卡插在工作站的PCI插槽上，兩者之間使用100芯的專用電纜連接。使用RS-232串口連接線連接高速1卡的串口與工作站串口。使用20芯的數(shù)據(jù)排線連接被測嵌入式系統(tǒng)和通信接口處理板，使用另外2條多芯連接器電纜按接口標(biāo)識連接通信接口處理板和通信轉(zhuǎn)換電路板。通信接口處理板和通信轉(zhuǎn)換電路板是為本發(fā)明專門設(shè)計的。
[0013]如圖2所示，通信接口處理板采用并行數(shù)據(jù)接收，串行數(shù)據(jù)傳輸?shù)姆绞?，它可以接?種類型的數(shù)組組合以及數(shù)據(jù)幀發(fā)送頻率。并行數(shù)據(jù)先經(jīng)第一控制器進(jìn)行數(shù)據(jù)接收，接收后仍以并行通訊方式發(fā)送給并行轉(zhuǎn)串行模塊，再經(jīng)并行轉(zhuǎn)串行模塊轉(zhuǎn)化為高速串行差分信號，轉(zhuǎn)化后的高速串行差分信號經(jīng)高速驅(qū)動模塊驅(qū)動后遠(yuǎn)程傳輸。
[0014]如圖3所示，通信轉(zhuǎn)換電路板接收通信接口處理板轉(zhuǎn)發(fā)數(shù)據(jù)，并轉(zhuǎn)發(fā)存儲至數(shù)據(jù)分析模塊，它可連續(xù)存儲I小時數(shù)據(jù)，支持至少4米的傳輸距離。通信轉(zhuǎn)換電路板主要包含第二控制器、均衡模塊和串行轉(zhuǎn)并行模塊。均衡模塊采用了自適應(yīng)電纜均衡器對接收的串行數(shù)據(jù)信號進(jìn)行均衡，經(jīng)串行轉(zhuǎn)并行模塊轉(zhuǎn)化為并行數(shù)據(jù)后發(fā)送給高速1卡。
[0015]高速1卡采用凌華的PCIe_7300A。
[0016]啟動工作站，將通信接口處理板的扳扭開關(guān)置于“0N”位置，此時通信接口處理板電源指示燈(Dl)紅色亮起，表明被測系統(tǒng)處于待測試狀態(tài)。按照下述步驟進(jìn)行測試:
[0017]步驟I)通信接口處理板并行接收被測嵌入式系統(tǒng)的原始數(shù)據(jù)；
[0018]步驟2)原始數(shù)據(jù)經(jīng)第一控制器控制將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)串行輸出至通信轉(zhuǎn)換電路板；
[0019]步驟3)高速1卡將來自通信轉(zhuǎn)換電路板的并行數(shù)據(jù)信號解碼并存入高速1卡的RAM中；
[0020]步驟4)采用高速1卡的DMA模式將數(shù)據(jù)通過串口傳輸至數(shù)據(jù)分析模塊；
[0021]步驟5)數(shù)據(jù)分析模塊利用多重緩沖堆棧線程將接收到的數(shù)據(jù)以二進(jìn)制文件的方式存儲并繪圖；
[0022]步驟6)用戶可從實(shí)時繪圖曲線或通過回放存儲數(shù)據(jù)發(fā)現(xiàn)是否出現(xiàn)漏洞。
【主權(quán)項(xiàng)】
1.一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的系統(tǒng)，包括與被測嵌入式系統(tǒng)相連接的通信接口處理板，置于工作站內(nèi)部并依次連接的通信轉(zhuǎn)換電路板、高速1卡、數(shù)據(jù)分析模塊、數(shù)據(jù)顯示模塊； 所述通信接口處理板用于將來自被測嵌入式系統(tǒng)的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，然后通過串行通訊電纜送至工作站組件內(nèi)部的通信轉(zhuǎn)換電路板； 所述通信轉(zhuǎn)換電路板用于將從通信接口處理板處接收到的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并發(fā)至高速1卡； 所述高速1卡用于接收并行數(shù)據(jù)并將數(shù)據(jù)存入RAM中，高速1卡通過DMA模式將RAM中的數(shù)據(jù)通過串口傳輸至數(shù)據(jù)分析模塊； 所述數(shù)據(jù)分析模塊用于將接收到的數(shù)據(jù)進(jìn)行分析、存儲，繪制分析圖實(shí)時顯示或通過存儲的數(shù)據(jù)進(jìn)行回放； 所述數(shù)據(jù)顯示模塊用于通過將數(shù)據(jù)分析模塊繪制的分析圖進(jìn)行實(shí)時顯示或通過存儲的數(shù)據(jù)進(jìn)行回放實(shí)現(xiàn)漏洞的發(fā)現(xiàn)。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于所述數(shù)據(jù)分析模塊采用二進(jìn)制方式進(jìn)行數(shù)據(jù)存儲。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于所述數(shù)據(jù)分析模塊采用多重緩沖堆棧線程進(jìn)行數(shù)據(jù)分析。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于所述通信接口處理板包含第一控制器、并行轉(zhuǎn)串行模塊和驅(qū)動模塊，所述第一控制器用于進(jìn)行數(shù)據(jù)并行接收，接收后仍以并行通訊方式發(fā)送給并行轉(zhuǎn)串行模塊； 所述并行轉(zhuǎn)串行模塊用于接收控制器發(fā)送的數(shù)據(jù)并轉(zhuǎn)化為串行差分信號； 所述驅(qū)動模塊用于將串行差分信號進(jìn)行遠(yuǎn)程傳輸。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于所述通信轉(zhuǎn)換電路板包含第二控制器、均衡模塊和串行轉(zhuǎn)并行模塊，所述第二控制器將接收到的串行數(shù)據(jù)輸入到均衡模塊； 所述均衡模塊采用自適應(yīng)電纜均衡器對接收的串行數(shù)據(jù)信號進(jìn)行均衡； 所述串行轉(zhuǎn)并行模塊用于將均衡后的串行數(shù)據(jù)信號轉(zhuǎn)化為并行數(shù)據(jù)后發(fā)送給高速1卡。
6.一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的方法，包含以下步驟: 步驟I)通信接口處理板并行接收被測嵌入式系統(tǒng)的原始數(shù)據(jù)； 步驟2)通信接口處理板將來自被測嵌入式系統(tǒng)的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，然后通過串行通訊電纜送至工作站組件內(nèi)部的通信轉(zhuǎn)換電路板； 步驟3)通信轉(zhuǎn)換電路板將接收的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)； 步驟4)高速1卡將并行數(shù)據(jù)信號解碼并存入軟件RAM中； 步驟5)采用高速1卡的DMA模式將數(shù)據(jù)通過串口傳輸至數(shù)據(jù)分析模塊； 步驟6)數(shù)據(jù)分析模塊利用多重緩沖堆棧線程將接收到的數(shù)據(jù)以二進(jìn)制文件的方式存儲并繪制分析圖； 步驟7)數(shù)據(jù)顯示模塊實(shí)時顯示分析圖或通過回放存儲數(shù)據(jù)供用戶發(fā)現(xiàn)是否出現(xiàn)漏洞。
【專利摘要】本發(fā)明公開了一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的系統(tǒng)，包括與被測嵌入式系統(tǒng)相連接通信接口處理板，置于工作站內(nèi)部并依次連接的通信轉(zhuǎn)換電路板、高速IO卡、數(shù)據(jù)分析模塊、數(shù)據(jù)顯示模塊。本發(fā)明還公開了一種實(shí)時捕獲嵌入式軟件長時間運(yùn)行漏洞的方法。本發(fā)明能夠發(fā)現(xiàn)因嵌入式軟件漏洞而造成的采集數(shù)據(jù)的異常，提高系統(tǒng)的運(yùn)行效率。本發(fā)明的有益效果是不僅能完成高速數(shù)據(jù)的采集，而且能通過采集的數(shù)據(jù)發(fā)現(xiàn)嵌入式軟件長時間運(yùn)行時出現(xiàn)的漏洞。
【IPC分類】G06F21-57
【公開號】CN104850790
【申請?zhí)枴緾N201510206804
【發(fā)明人】李志強(qiáng), 王旭, 張嫢賢
【申請人】中國航空工業(yè)集團(tuán)公司上海航空測控技術(shù)研究所
【公開日】2015年8月19日
【申請日】2015年4月27日