本發(fā)明涉及芯片驗(yàn)證，且特別是有關(guān)于一種同步fifo的驗(yàn)證方法及裝置。

背景技術(shù)：

1、fifo?（first?in?first?out）是一種用寄存器或者隨機(jī)訪問存儲器（ram）實(shí)現(xiàn)的存儲結(jié)構(gòu)，采用先入先出的方式存儲數(shù)據(jù)通道中的數(shù)據(jù)流，承擔(dān)著數(shù)據(jù)緩沖和存儲的功能。在芯片設(shè)計(jì)的過程中，fifo常見于芯片內(nèi)部不同的模塊之間，當(dāng)芯片中的某個(gè)下游模塊無法及時(shí)處理上游模塊輸出的數(shù)據(jù)時(shí)，需要用fifo暫存數(shù)據(jù)，防止數(shù)據(jù)丟失。當(dāng)fifo中存滿數(shù)據(jù)時(shí)，會向上游模塊發(fā)起反壓信號，此時(shí)上游模塊會停止對下游模塊發(fā)送數(shù)據(jù)，直到fifo的反壓信號撤銷。

2、根據(jù)fifo工作的時(shí)鐘域，可以分為同步fifo和異步fifo，同步fifo的讀寫操作與系統(tǒng)時(shí)鐘同步，而異步fifo具有獨(dú)立的讀寫時(shí)鐘信號，適用于跨時(shí)鐘域的數(shù)據(jù)傳輸。

3、同步fifo通常會由信用控制，具體為，同步fifo中接收上游模塊一個(gè)數(shù)據(jù)，信用值計(jì)數(shù)加一；每發(fā)送給后級模塊一個(gè)數(shù)據(jù)，信用值計(jì)數(shù)減一。當(dāng)信用值計(jì)數(shù)達(dá)到約定的信用上限時(shí)會產(chǎn)生反壓信號，當(dāng)信用值計(jì)數(shù)小于約定的信用上限時(shí)，反壓信號撤銷。對于芯片驗(yàn)證工作來說，主要需要驗(yàn)證fifo的空、滿、中斷三種狀態(tài)，其中中斷又涉及到數(shù)據(jù)上溢、數(shù)據(jù)下溢、數(shù)據(jù)校驗(yàn)三種場景，以下分別稱為中斷上溢、中斷下溢、中斷校驗(yàn)。

4、當(dāng)前，基于通用驗(yàn)證方法學(xué)（uvm）對芯片進(jìn)行驗(yàn)證時(shí)，如果芯片的各模塊中使用多個(gè)同步fifo，需要在模塊內(nèi)部對每個(gè)同步fifo的空、滿、中斷狀態(tài)依次單獨(dú)驗(yàn)證，耗時(shí)較長且操作繁瑣；尤其是在fifo數(shù)量很多時(shí)，驗(yàn)證耗時(shí)更長。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明旨在提供一種同步fifo的驗(yàn)證方法及裝置，將同步fifo空、滿狀態(tài)的檢測融入到中斷上下溢驗(yàn)證中，確保同步fifo驗(yàn)證工作的完備性。

2、為達(dá)到上述目的，本發(fā)明技術(shù)方案是：

3、一種同步fifo的驗(yàn)證方法，包括，按照命名規(guī)則對多個(gè)同步fifo進(jìn)行命名；抓取所有同步fifo的名稱，依次找到所有同步fifo的路徑；將單個(gè)同步fifo的驗(yàn)證步驟封裝在一個(gè)宏中，在宏內(nèi)定義多個(gè)參數(shù)，使用所述宏將同步fifo的對應(yīng)參數(shù)傳遞至宏內(nèi)的各參數(shù)中，運(yùn)行所述宏，依次驗(yàn)證所有的同步fifo。

4、進(jìn)一步地，單個(gè)同步fifo的驗(yàn)證步驟包括，

5、步驟s1，對需要驗(yàn)證的芯片復(fù)位并進(jìn)行初始化檢查；

6、步驟s2，檢查同步fifo的空狀態(tài)、滿狀態(tài)以及中斷上溢狀態(tài)；

7、步驟s3，再次復(fù)位并進(jìn)行初始化檢查；

8、步驟s4，檢查同步fifo的中斷下溢狀態(tài)；

9、步驟s5，再次復(fù)位并進(jìn)行初始化檢查；

10、步驟s6，進(jìn)行中斷校驗(yàn)檢查；

11、步驟s7，完成單個(gè)同步fifo的全部驗(yàn)證工作，結(jié)束。

12、進(jìn)一步地，復(fù)位并進(jìn)行初始化檢查，具體為，對需要驗(yàn)證的芯片進(jìn)行邏輯復(fù)位和配置復(fù)位，初始化內(nèi)部信號和寄存器，使用后門讀取對應(yīng)fifo的空滿狀態(tài)寄存器和中斷上下溢寄存器，檢查fifo空信號fifo_empty是否為1，fifo上溢信號fifo_overflow、fifo下溢信號fifo_underflow是否為0，fifo計(jì)數(shù)fifo_counter是否為0。

13、進(jìn)一步地，上述步驟s2包括，

14、步驟s21，輸入一個(gè)數(shù)據(jù)，檢查同步fifo的空狀態(tài)；

15、步驟s22，再次輸入n-1個(gè)數(shù)據(jù)，檢查同步fifo的滿狀態(tài)，n為同步fifo的深度；

16、步驟s23，同時(shí)給同步fifo輸入一個(gè)數(shù)據(jù)并輸出一個(gè)數(shù)據(jù)，檢查同步fifo是否無中斷上溢狀態(tài)；

17、步驟s24，再次輸入一個(gè)數(shù)據(jù)，檢查同步fifo是否有中斷上溢狀態(tài)。

18、進(jìn)一步地，上述步驟s4包括，

19、步驟s41，同時(shí)給同步fifo輸入一個(gè)數(shù)據(jù)并輸出一個(gè)數(shù)據(jù)，檢查同步fifo是否無中斷下溢狀態(tài)；

20、步驟s42，讓同步fifo輸出一個(gè)數(shù)據(jù)，檢查同步fifo是否有中斷下溢狀態(tài)。

21、進(jìn)一步地，上述步驟s6包括，

22、步驟s61，根據(jù)表項(xiàng)寬度對數(shù)據(jù)進(jìn)行分組，計(jì)算校驗(yàn)數(shù)據(jù)分組數(shù)，在校驗(yàn)位插入錯(cuò)誤校驗(yàn)數(shù)據(jù)，檢查校驗(yàn)錯(cuò)誤信號是否拉高；

23、步驟s62，等一拍之后，檢查同步fifo有無中斷校驗(yàn)錯(cuò)誤狀態(tài)，即校驗(yàn)錯(cuò)誤信號是否能正確傳遞到中斷校驗(yàn)寄存器當(dāng)中；

24、步驟s63，判斷校驗(yàn)次數(shù)是否小于校驗(yàn)分組數(shù)，若是，進(jìn)入步驟s7；若否，返回步驟s61，校驗(yàn)次數(shù)加1，檢驗(yàn)下一組數(shù)據(jù)。

25、本發(fā)明還提供一種同步fifo的驗(yàn)證裝置，應(yīng)用如上述一種同步fifo的驗(yàn)證方法，包括同步fifo與uvm驗(yàn)證環(huán)境，所述uvm驗(yàn)證環(huán)境連接所述同步fifo。

26、上述uvm驗(yàn)證環(huán)境包括數(shù)據(jù)驅(qū)動模塊、數(shù)據(jù)比較模塊與參考模型模塊，所述數(shù)據(jù)驅(qū)動模塊用于向所述同步fifo和所述參考模型模塊發(fā)送數(shù)據(jù)，所述同步fifo和所述參考模型模塊接收所述數(shù)據(jù)驅(qū)動模塊發(fā)送的數(shù)據(jù)并進(jìn)行邏輯處理，處理完的數(shù)據(jù)送入所述數(shù)據(jù)比較模塊比對。

27、本發(fā)明一種同步fifo的驗(yàn)證方法及裝置，相比于以往對每個(gè)同步fifo單獨(dú)檢測空、滿、中斷狀態(tài)，將同步fifo所要驗(yàn)證的內(nèi)容整合成一套完成的方法，提高了fifo驗(yàn)證效率，保證了fifo模塊設(shè)計(jì)的正確性；能夠解決芯片內(nèi)同步fifo模塊數(shù)量多，驗(yàn)證fifo耗時(shí)長且操作繁瑣的問題，在一定程度上提升了uvm驗(yàn)證的工作效率，并且確保驗(yàn)證同步fifo的完備性。

28、為讓發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。

技術(shù)特征：

1.一種同步fifo的驗(yàn)證方法，其特征在于，包括，按照命名規(guī)則對多個(gè)同步fifo進(jìn)行命名；抓取所有同步fifo的名稱，依次找到所有同步fifo的路徑；將單個(gè)同步fifo的驗(yàn)證步驟封裝在一個(gè)宏中，在宏內(nèi)定義多個(gè)參數(shù)，使用所述宏將同步fifo的對應(yīng)參數(shù)傳遞至宏內(nèi)的各參數(shù)中，運(yùn)行所述宏，依次驗(yàn)證所有的同步fifo。

2.如權(quán)利要求1所述一種同步fifo的驗(yàn)證方法，其特征在于，單個(gè)同步fifo的驗(yàn)證步驟包括，

3.如權(quán)利要求2所述一種同步fifo的驗(yàn)證方法，其特征在于，包括，復(fù)位并進(jìn)行初始化檢查，具體為，對需要驗(yàn)證的芯片進(jìn)行邏輯復(fù)位和配置復(fù)位，初始化內(nèi)部信號和寄存器，使用后門讀取對應(yīng)fifo的空滿狀態(tài)寄存器和中斷上下溢寄存器，檢查fifo空信號fifo_empty是否為1，fifo上溢信號fifo_overflow、fifo下溢信號fifo_underflow是否為0，fifo計(jì)數(shù)fifo_counter是否為0。

4.如權(quán)利要求3所述一種同步fifo的驗(yàn)證方法，其特征在于，所述步驟s2包括，

5.如權(quán)利要求4所述一種同步fifo的驗(yàn)證方法，其特征在于，所述步驟s4包括，

6.如權(quán)利要求5所述一種同步fifo的驗(yàn)證方法，其特征在于，所述步驟s6包括，

7.一種同步fifo的驗(yàn)證裝置，其特征在于，應(yīng)用如權(quán)利要求1-6任一項(xiàng)所述一種同步fifo的驗(yàn)證方法，包括同步fifo與uvm驗(yàn)證環(huán)境，所述uvm驗(yàn)證環(huán)境連接所述同步fifo。

8.如權(quán)利要求7所述一種同步fifo的驗(yàn)證裝置，其特征在于，所述uvm驗(yàn)證環(huán)境包括數(shù)據(jù)驅(qū)動模塊、數(shù)據(jù)比較模塊與參考模型模塊，所述數(shù)據(jù)驅(qū)動模塊用于向所述同步fifo和所述參考模型模塊發(fā)送數(shù)據(jù)，所述同步fifo和所述參考模型模塊接收所述數(shù)據(jù)驅(qū)動模塊發(fā)送的數(shù)據(jù)并進(jìn)行邏輯處理，處理完的數(shù)據(jù)送入所述數(shù)據(jù)比較模塊比對。

技術(shù)總結(jié)
本發(fā)明公開了一種同步FIFO的驗(yàn)證方法及裝置，屬于芯片驗(yàn)證技術(shù)領(lǐng)域，包括，按照命名規(guī)則對多個(gè)同步FIFO進(jìn)行命名；抓取所有同步FIFO的名稱，依次找到所有同步FIFO的路徑；將單個(gè)同步FIFO的驗(yàn)證步驟封裝在一個(gè)宏中，在宏內(nèi)定義多個(gè)參數(shù)，使用所述宏將同步FIFO的對應(yīng)參數(shù)傳遞至宏內(nèi)的各參數(shù)中，運(yùn)行所述宏，依次驗(yàn)證所有的同步FIFO。本發(fā)明將同步FIFO所要驗(yàn)證的內(nèi)容整合成一套完成的方法，提高了FIFO驗(yàn)證效率，保證了FIFO模塊設(shè)計(jì)的正確性。

技術(shù)研發(fā)人員：李思源,莫祖貴,朱荽,張征,楊彪,曹敬,楊清
受保護(hù)的技術(shù)使用者：成都市楠菲微電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/26