數(shù)控io總線控制系統(tǒng)的制作方法
【專利摘要】本實用新型涉及一種數(shù)控IO總線控制系統(tǒng)，通過數(shù)控模塊與IO總線控制器直接通過PCI接口通訊，大大提高了通訊效率，便于大量數(shù)據(jù)的實時傳輸。PCI接口模塊和總線控制模塊在FPGA中通過硬件描述語言編程實現(xiàn)。FPGA結構靈活、速度快，能夠有效提高數(shù)據(jù)處理和傳輸效率，并且方便后續(xù)的功能拓展。由于不需要像通用總線控制器一樣考慮與多種設備兼容，因此，總線命令十分精簡，大大提升了通訊效率。
【專利說明】
數(shù)控1總線控制系統(tǒng)
技術領域
[0001 ] 本實用新型涉及自動化控制領域，特別是涉及一種結構簡單、效率高的數(shù)控1總線控制系統(tǒng)。
【背景技術】
[0002]現(xiàn)場總線技術自推廣以來，已經在世界范圍內應用于工業(yè)控制的各個領域?，F(xiàn)場總線的技術已經或正在應用于冶金、汽車制造、煙草機械、環(huán)境保護、石油化工、電力能源、紡織機械等各個行業(yè)。應用的總線協(xié)議主要包括PROFIBUS、DeviceNet、Foundat1n、Fieldbus、Interbus_S等。國外設計的現(xiàn)場總線控制系統(tǒng)已應用很廣泛，從單機設備到整個生產線的輸送系統(tǒng)，全部采用現(xiàn)場總線的控制方法。而國內的應用仍大多集中生產線的輸送系統(tǒng)、隨著技術的不斷發(fā)展和觀念的更新必然會逐步擴展其應用領域。通用的總線裝置由于要考慮與多種工業(yè)設備的兼容性，一般結構復雜、通訊速度受限、成本高，無法滿足用戶對成本和效率的需求。
【實用新型內容】
[0003]基于此，有必要提供一種結構簡單、效率高的數(shù)控1總線控制系統(tǒng)。
[0004]—種數(shù)控1總線控制系統(tǒng)，包括數(shù)控模塊、1總線控制器及1模塊；
[0005]所述1總線控制器通過PCI接口連接所述數(shù)控模塊，所述1總線控制器通過1總線連接所述1模塊；
[0006]所述1總線控制器包括依次連接的PCI接口模塊、總線控制模塊及總線接口模塊；
[0007]所述PCI接口模塊用于實現(xiàn)所述1總線控制器與所述PCI接口的通訊；
[0008]所述總線控制模塊用于對所述1總線的命令進行處理及地址分配；
[0009]所述總線接口模塊用于實現(xiàn)所述1總線控制器與所述1模塊的之間數(shù)據(jù)傳輸；
[0010]所述數(shù)控模塊通過所述PCI接口與所述1總線控制器進行數(shù)據(jù)交互，所述1總線控制器將所述PCI接口傳輸過來的數(shù)據(jù)和指令發(fā)送到1總線上，并將所述1總線上返回的數(shù)據(jù)傳輸給所述PCI接口模塊；
[0011]所述1模塊為所述1總線的從站，用于與所述1總線控制器進行通訊。
[0012]在其中一個實施例中，所述PCI接口模塊與所述總線控制模塊采用FPGA的硬件描述語言編程實現(xiàn)。
[0013]在其中一個實施例中，所述PCI接口模塊包括數(shù)據(jù)輸入輸出模塊、配置模塊、狀態(tài)機模塊及數(shù)據(jù)處理模塊；所述數(shù)據(jù)輸入輸出模塊同時連接所述配置模塊、所述狀態(tài)機模塊及所述數(shù)據(jù)處理模塊；
[0014]所述數(shù)據(jù)輸入輸出模塊用于提取所述PCI接口上的輸入數(shù)據(jù)，同時將要發(fā)送的數(shù)據(jù)輸出到所述PCI接口上，并進行時序調度和管教分時復用處理；
[0015]所述配置模塊用于分配PCI地址空間；
[0016]所述狀態(tài)機模塊用于處理PCI通訊過程；
[0017]所述數(shù)據(jù)處理模塊用于提取PCI接口上輸入數(shù)據(jù)中的有效信息，并將所述有效信息發(fā)送給所述總線控制模塊；同時將所述總線控制模塊返回的數(shù)據(jù)傳輸?shù)絇CI接口上。
[0018]在其中一個實施例中，所述狀態(tài)機模塊用于監(jiān)控用戶檢測電壓、溫度及看門狗信號。
[0019]在其中一個實施例中，所述總線控制模塊包括總線命令處理模塊、所述地址分配模塊及所述數(shù)據(jù)傳輸模塊；
[0020]所述總線命令處理模塊用于讀寫存儲模塊中的總線命令；所述地址分配模塊用于將PCI地址空間劃分為不同的段來定義存儲模塊；
[0021]所述數(shù)據(jù)傳輸模塊用于輸出所述總線控制模塊發(fā)送的指令并將1總線中的PCI數(shù)據(jù)讀取到所述總線控制模塊中。
[0022]在其中一個實施例中，所述存儲模塊包括寄存器及RAM存儲器。
[0023]在其中一個實施例中，所述每段地址對應不同的寄存器。
[0024]在其中一個實施例中，所述地址分配模塊為每個從站分配地址，并對從站內部的地址空間進行定義。
[0025]在其中一個實施例中，所述1總線的地址和數(shù)據(jù)采用Sbit的數(shù)據(jù)位數(shù)。
[0026]在其中一個實施例中，所述從站的地址從00到FF之間每隔8個地址依次遞增，并在所述從站的內部地址空間中引入索引。
[0027]上述數(shù)控1總線控制系統(tǒng)通過數(shù)控模塊與1總線控制器直接通過PCI接口通訊，大大提高了通訊效率，便于大量數(shù)據(jù)的實時傳輸。PCI接口模塊和總線控制模塊在FPGA中通過硬件描述語言編程實現(xiàn)。FPGA結構靈活、速度快，能夠有效提高數(shù)據(jù)處理和傳輸效率，并且方便后續(xù)的功能拓展。由于不需要像通用總線控制器一樣考慮與多種設備兼容，因此，總線命令十分精簡，大大提升了通訊效率。
【附圖說明】
[0028]圖1為數(shù)控1總線控制系統(tǒng)的模塊圖；
[0029]圖2為1總線控制器的模塊圖；
[0030]圖3為PCI接口模塊的模塊圖；
[0031]圖4為總線控制模塊的模塊圖；
[0032]圖5為PCI地址空間劃分示意圖；
[0033]圖6為從站地址示意圖；
[0034]圖7為從站地址索引不意圖；
[0035]圖8為寄存器的字節(jié)定義示意圖。
【具體實施方式】
[0036]為了便于理解本實用新型，下面將參照相關附圖對本實用新型進行更全面的描述。附圖中給出了本實用新型的較佳的實施例。但是，本實用新型可以以許多不同的形式來實現(xiàn)，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本實用新型的公開內容的理解更加透徹全面。
[0037]需要說明的是，當元件被稱為“固定于”另一個元件，它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。本文所使用的術語“垂直的”、“水平的”、“左”、“右”以及類似的表述只是為了說明的目的。
[0038]除非另有定義，本文所使用的所有的技術和科學術語與屬于本實用新型的技術領域的技術人員通常理解的含義相同。本文中在本實用新型的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在于限制本實用新型。本文所使用的術語“及/或”包括一個或多個相關的所列項目的任意的和所有的組合。
[0039]如圖1所示，為數(shù)控1總線控制系統(tǒng)的模塊圖。
[0040]請結合圖2。
[0041]—種數(shù)控1總線控制系統(tǒng)，包括數(shù)控模塊101、1總線控制器102及1模塊103。
[0042]所述1 總線控制器 102 通過 PCI 接口(Peripheral Component Interconnect，外設部件互連標準)連接所述數(shù)控模塊101，所述1總線控制器102通過1總線連接所述1模塊103。
[0043]所述1總線控制器102包括依次連接的PCI接口模塊201、總線控制模塊202及總線接口模塊203。
[0044]所述PCI接口模塊201用于實現(xiàn)所述1總線控制器102與所述PCI接口的通訊。
[0045]所述總線控制模塊202用于對所述1總線的命令進行處理及地址分配。
[0046]所述總線接口模塊203用于實現(xiàn)所述1總線控制器102與所述1模塊103的之間數(shù)據(jù)傳輸。
[0047]所述數(shù)控模塊101通過所述PCI接口與所述1總線控制器102進行數(shù)據(jù)交互，所述1總線控制器102將所述PCI接口傳輸過來的數(shù)據(jù)和指令發(fā)送到1總線上，并將所述1總線上返回的數(shù)據(jù)傳輸給所述PCI接口模塊201。
[0048]所述1模塊103為所述1總線的從站，用于與所述1總線控制器102進行通訊。
[0049]在本實施例中，數(shù)控模塊101通過PCI機的PCI接口與1總線控制器進行數(shù)據(jù)交互。1總線控制器102將PCI機傳輸過來的數(shù)據(jù)好指令發(fā)送到1總線上，并將1總線上返回的數(shù)據(jù)傳輸給PCI接口模塊201。由于1模塊103作為1總線的從站與1總線控制器102進行通訊。數(shù)控模塊101與1總線控制器102直接通過PCI接口通訊，大大地提高了通訊效率，便于大量數(shù)據(jù)的實時傳輸。
[0050]在本實施例中，PCI接口模塊201與所述總線控制模塊202采用FPGA的硬件描述語言編程實現(xiàn)。
[0051]請結合圖3。
[0052]PCI接口模塊包括數(shù)據(jù)輸入輸出模塊301、配置模塊302、狀態(tài)機模塊303及數(shù)據(jù)處理模塊304 ;所述數(shù)據(jù)輸入輸出模塊301同時連接所述配置模塊302、所述狀態(tài)機模塊303及所述數(shù)據(jù)處理模塊304。
[0053]所述數(shù)據(jù)輸入輸出模塊301用于提取所述PCI接口上的輸入數(shù)據(jù)，同時將要發(fā)送的數(shù)據(jù)輸出到所述PCI接口上，并進行時序調度和管教分時復用處理。
[0054]所述配置模塊302用于分配PCI地址空間。
[0055]所述狀態(tài)機模塊303用于處理PCI通訊過程。
[0056]所述數(shù)據(jù)處理模塊303用于提取PCI接口上輸入數(shù)據(jù)中的有效信息，并將所述有效信息發(fā)送給所述總線控制模塊202 ;同時將所述總線控制模塊返回的數(shù)據(jù)傳輸?shù)絇CI接口上。
[0057]狀態(tài)機模塊303還用于監(jiān)控用戶檢測電壓、溫度及看門狗信號。
[0058]PCI接口模塊201實現(xiàn)1總線控制器102與PC機的PCI接口的通訊，總線控制模塊202實現(xiàn)總線命令處理、地址分配。總線接口模塊203實現(xiàn)1總線控制器102與1模塊103的數(shù)據(jù)傳輸。
[0059]請結合圖4。
[0060]在本實施例中，總線控制模塊202包括總線命令處理模塊401、所述地址分配模塊402及所述數(shù)據(jù)傳輸模塊403。
[0061]所述總線命令處理模塊401用于讀寫存儲模塊中的總線命令；所述地址分配模塊402用于將PCI地址空間劃分為不同的段來定義存儲模塊。
[0062]所述數(shù)據(jù)傳輸模塊403用于輸出所述總線控制模塊202發(fā)送的指令并將1總線中的PCI數(shù)據(jù)讀取到所述總線控制模塊202中。
[0063]在本實施例中，總線命令模塊401通過讀寫寄存器來實現(xiàn)總線命令控制。將PCI地址空間劃分為不同的段來定義寄存器。如圖5所示。每段地址對應不同的寄存器，通過寄存器的讀寫實現(xiàn)總線命令的處理。硬件配置用于實現(xiàn)通訊速率的選擇、存儲空間的大小等硬件信息的定義；10總線控制器102用于對總線地址和數(shù)據(jù)的讀寫；狀態(tài)監(jiān)控用戶檢測電壓、溫度、看門狗等信號；RAM(Random-Access Memory，隨機存取存儲器)用于數(shù)據(jù)的存儲和讀寫。由于不需要像通用總線控制器一樣考慮與多種設備兼容，因此1總線控制器102發(fā)出的總線命令十分精簡，大大提升了通訊效率。
[0064]PCI 接口 模塊 201 和總線控制模塊 202 在 FPGA (Field - Programmable GateArray，現(xiàn)場可編程門陣列)中通過硬件描述語言編程實現(xiàn)。FPGA結構靈活、速度快，能夠有效提高數(shù)據(jù)處理和傳輸效率，并且方便后續(xù)的功能拓展。
[0065]在本實施例中，存儲模塊包括寄存器及RAM存儲器。
[0066]在本實施例中，每段地址對應不同的寄存器。
[0067]地址分配模塊為每個從站分配地址，并對從站內部的地址空間進行定義。
[0068]從站的地址從00到FF之間每隔8個地址依次遞增，并在所述從站的內部地址空間中引入索引。
[0069]具體的，地址分配模塊一方面為每個從站分配地址，另一方面對從站內部地址空間進行定義。1總線地址和數(shù)據(jù)都采用Sbit的數(shù)據(jù)位數(shù)，這樣可以保證地址、輸入數(shù)據(jù)、輸出數(shù)據(jù)在32位的PCI接口上同時傳輸，可以提高數(shù)據(jù)的傳輸效率和實時性。從站的地址從00到FF之間每隔8個地址依次遞增，如圖6所示。間隔的8個地址作為從站的內部地址空間使用，8個地址非常有限，無法進行復雜的邏輯控制，在從站的內部地址空間中引入索引，大大地提高了地址空間的使用率，如圖7所示。
[0070]總線接口模塊203主要控制1總線數(shù)據(jù)的傳輸方式和時序，將PCI地址空間中1總線控制寄存器的第一字節(jié)(bitO-7)定義為1總線地址(C)，第二字節(jié)(bit8-15)定義為1總線輸出數(shù)據(jù)(A)，第三字節(jié)(bitl6-23)定義為1總線輸入數(shù)據(jù)(B)，如圖8所示。往總線上寫數(shù)據(jù)的時候，地址C默認為0，首選將數(shù)據(jù)寫到A上，延遲Ius以后再將目標地址寫到C上，從站需要在地址C轉換為O的過程中讀取數(shù)據(jù)A ;10總線控制器102從總線上讀數(shù)據(jù)的時候，地址C默認為0，首先將目標地址寫到C上，從站識別地址后，將響應數(shù)據(jù)寫在B上，這時總線控制器可以讀取數(shù)據(jù)，完成之后地址C再次切換為O。
[0071]基于上述所有實施例，數(shù)控1總線控制系統(tǒng)結構簡單、速度快、使用方便、成本低；數(shù)控模塊101與1總線控制器102直接通過PCI接口通訊，大大地提高了通訊效率，便于大量數(shù)據(jù)的實時傳輸；
[0072]采用FPGA作為處理器，其結構靈活、速度快，能夠有效提高數(shù)據(jù)處理和傳輸效率，并且方便后續(xù)的功能拓展；且總線命令十分精簡，大大提升了通訊效率。
[0073]在從站的內部地址空間中引入索引，大大地提高了地址空間的使用率；自定義的數(shù)控1總線控制系統(tǒng)專用1總線，不需要購買通用總線控制器的IP核和ASIC芯片，降低了廣品的成品。
[0074]基于上述所有實施例，PCI地址空間內寄存器地址的分配可根據(jù)用戶需求靈活變動。
[0075]1總線的地址和數(shù)據(jù)位數(shù)可以為其他數(shù)值，如16bit或是32bit ；
[0076]從站的地址分配方式可以為順序或逆序。
[0077]從站的地址空間的直接地址和索引地址分配方式可根據(jù)用戶需求靈活變動。
[0078]上述數(shù)控1總線控制系統(tǒng)通過數(shù)控模塊101與1總線控制器102直接通過PCI接口通訊，大大提高了通訊效率，便于大量數(shù)據(jù)的實時傳輸。PCI接口模塊201和總線控制模塊202在FPGA中通過硬件描述語言編程實現(xiàn)。FPGA結構靈活、速度快，能夠有效提高數(shù)據(jù)處理和傳輸效率，并且方便后續(xù)的功能拓展。由于不需要像通用總線控制器一樣考慮與多種設備兼容，因此，總線命令十分精簡，大大提升了通訊效率。
[0079]以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。
[0080]以上所述實施例僅表達了本實用新型的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對實用新型專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。因此，本實用新型專利的保護范圍應以所附權利要求為準。
【主權項】
1.一種數(shù)控1總線控制系統(tǒng)，其特征在于，包括數(shù)控模塊、1總線控制器及1模塊； 所述1總線控制器通過PCI接口連接所述數(shù)控模塊，所述1總線控制器通過1總線連接所述1模塊； 所述1總線控制器包括依次連接的PCI接口模塊、總線控制模塊及總線接口模塊； 所述PCI接口模塊用于實現(xiàn)所述1總線控制器與所述PCI接口的通訊； 所述總線控制模塊用于對所述1總線的命令進行處理及地址分配； 所述總線接口模塊用于實現(xiàn)所述1總線控制器與所述1模塊的之間數(shù)據(jù)傳輸； 所述數(shù)控模塊通過所述PCI接口與所述1總線控制器進行數(shù)據(jù)交互，所述1總線控制器將所述PCI接口傳輸過來的數(shù)據(jù)和指令發(fā)送到1總線上，并將所述1總線上返回的數(shù)據(jù)傳輸給所述PCI接口模塊； 所述1模塊為所述1總線的從站，用于與所述1總線控制器進行通訊。2.根據(jù)權利要求1所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述PCI接口模塊與所述總線控制模塊采用FPGA的硬件描述語言編程實現(xiàn)。3.根據(jù)權利要求1所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述PCI接口模塊包括數(shù)據(jù)輸入輸出模塊、配置模塊、狀態(tài)機模塊及數(shù)據(jù)處理模塊；所述數(shù)據(jù)輸入輸出模塊同時連接所述配置模塊、所述狀態(tài)機模塊及所述數(shù)據(jù)處理模塊； 所述數(shù)據(jù)輸入輸出模塊用于提取所述PCI接口上的輸入數(shù)據(jù)，同時將要發(fā)送的數(shù)據(jù)輸出到所述PCI接口上，并進行時序調度和管教分時復用處理； 所述配置模塊用于分配PCI地址空間； 所述狀態(tài)機模塊用于處理PCI通訊過程； 所述數(shù)據(jù)處理模塊用于提取PCI接口上輸入數(shù)據(jù)中的有效信息，并將所述有效信息發(fā)送給所述總線控制模塊；同時將所述總線控制模塊返回的數(shù)據(jù)傳輸?shù)絇CI接口上。4.根據(jù)權利要求3所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述狀態(tài)機模塊用于監(jiān)控用戶檢測電壓、溫度及看門狗信號。5.根據(jù)權利要求1所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述總線控制模塊包括總線命令處理模塊、地址分配模塊及數(shù)據(jù)傳輸模塊； 所述總線命令處理模塊用于讀寫存儲模塊中的總線命令；所述地址分配模塊用于將PCI地址空間劃分為不同的段來定義存儲模塊； 所述數(shù)據(jù)傳輸模塊用于輸出所述總線控制模塊發(fā)送的指令并將1總線中的PCI數(shù)據(jù)讀取到所述總線控制模塊中。6.根據(jù)權利要求5所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述存儲模塊包括寄存器及RAM存儲器。7.根據(jù)權利要求5所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述每段地址對應不同的寄存器。8.根據(jù)權利要求5所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述地址分配模塊為每個從站分配地址，并對從站內部的地址空間進行定義。9.根據(jù)權利要求5所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述1總線的地址和數(shù)據(jù)采用Sbit的數(shù)據(jù)位數(shù)。10.根據(jù)權利要求5所述的數(shù)控1總線控制系統(tǒng)，其特征在于，所述從站的地址從00 到FF之間每隔8個地址依次遞增，并在所述從站的內部地址空間中引入索引。
【文檔編號】G05B19/414GK205540213SQ201520762894
【公開日】2016年8月31日
【申請日】2015年9月29日
【發(fā)明人】封雨鑫, 李 榮, 陳燚, 高云峰
【申請人】大族激光科技產業(yè)集團股份有限公司, 深圳大族彼岸數(shù)字控制軟件技術有限公司