化而使所述電流比較器輸出一控制信號(hào)使所述電流泄放通路導(dǎo)通，通過所述電流泄放電路導(dǎo)通使所述第二PMOS管的漏極電壓降低從而消除所述第一PMOS管的漏極漏電影響；消除所述第一PMOS管的漏極漏電影響后，所述第二 PMOS管的漏極電壓降低并保持穩(wěn)定，經(jīng)過所述第二反饋電壓、所述第一有源負(fù)載到所述電流比較器的反饋回路后所述電流比較器輸出一控制信號(hào)使所述電流泄放通路斷開。
[0021]進(jìn)一步的改進(jìn)是，所述第二差分放大器包括由第一NMOS管和第二 NMOS管組成的差分放大器主體電路，所述第一 NMOS管的源極和所述第二 NMOS管的源極連接在一起并連接所述尾電流。
[0022]所述第一NMOS管的柵極為第一輸入端，所述第二 NMOS管的柵極為第二輸入端。
[0023]所述第一有源負(fù)載連接在所述第一NMOS管的漏極和電源電壓之間，所述第二有源負(fù)載連接在所述第二 NMOS管的漏極和電源電壓之間。
[0024]所述第二NMOS管的漏極為所述第二差分放大器的輸出端。
[0025]進(jìn)一步的改進(jìn)是，所述尾電流由第三匪OS管和第四匪OS管組成的鏡像電路提供，所述第三NMOS管的源極和所述第四匪OS管的源極都接地，所述第四NMOS管的漏極連接到所述第一匪OS管的源極;所述第四匪OS管的柵極連接所述第三NMOS管的漏極和柵極，所述第三匪OS管的漏極輸入電流源，通過所述第三匪OS管和所述第四匪OS管的鏡像在所述第四NMOS管中形成所述尾電流。
[0026]進(jìn)一步的改進(jìn)是，所述第一有源負(fù)載由第三PMOS管組成，所述第二有源負(fù)載由第四PMOS管組成，所述第三PMOS管的源極和所述第四PMOS管的源極都接電源電壓，所述第四PMOS管的柵極和所述第三PMOS管的柵極和漏極連接所述第一 NMOS管的漏極;所述第四PMOS管的漏極連接所述第二 NMOS管的漏極。
[0027]進(jìn)一步的改進(jìn)是，所述電流比較器的所述尾電流的鏡像電流由第五匪OS管提供，所述第五匪OS管的源極接地，所述第五匪OS管的柵極連接所述第三匪OS管的柵極，所述第五NMOS管的漏極連接到所述電流比較器所包括的所述第一有源負(fù)載的鏡像電流。
[0028]進(jìn)一步的改進(jìn)是，所述電流比較器的所述第一有源負(fù)載的鏡像電流由第五PMOS管提供，所述第五PMOS管的源極接電源電壓，所述第五PMOS管的柵極連接所述第三PMOS管的柵極，所述第五PMOS管的漏極連接到所述電流比較器所包括的所述尾電流的鏡像電流。
[0029]進(jìn)一步的改進(jìn)是，所述電流泄放通路的泄放電流源為所述尾電流的鏡像電流。
[0030]進(jìn)一步的改進(jìn)是，在所述第二PMOS管的漏極和所述電流泄放通路的泄放電流源之間連接有MOS開關(guān)晶體管，所述MOS開關(guān)晶體管的柵極連接所述電流比較器的輸出端。
[0031]進(jìn)一步的改進(jìn)是，所述電流泄放通路的泄放電流源為所述尾電流的鏡像電流且由第六匪OS管的漏極提供，所述第六NMOS管的源極接地，所述第六匪OS管的柵極連接所述第三NMOS管的柵極。
[0032]進(jìn)一步的改進(jìn)是，在所述第二PMOS管的漏極和所述第六NMOS管的漏極之間連接有第七匪OS管，所述第七NMOS管作為MOS開關(guān)晶體管，所述第七NMOS管的柵極連接所述電流比較器的輸出端。
[0033]進(jìn)一步的改進(jìn)是，所述第一PMOS管的寬長(zhǎng)比大于所述第二 PMOS管的寬長(zhǎng)比。
[0034]進(jìn)一步的改進(jìn)是，所述第一串聯(lián)電阻由第一電阻和第二電阻串聯(lián)而成，所述第一電阻和所述第二電阻的連接端輸出所述第一反饋電壓。
[0035]進(jìn)一步的改進(jìn)是，所述第二串聯(lián)電阻由第三電阻和第四電阻串聯(lián)而成，所述第三電阻和所述第四電阻的連接端輸出所述第二反饋電壓。
[0036]進(jìn)一步的改進(jìn)是，在所述第一PMOS管的柵極和漏極之間串聯(lián)有第五電阻和第一電容。
[0037]進(jìn)一步的改進(jìn)是，在所述第二PMOS管的柵極和漏極之間串聯(lián)有第六電阻和第二電容。
[0038]本發(fā)明通過在第一LDO主體電路即Active LDO和第二LDO主體電路即Standy LDO之間設(shè)置動(dòng)態(tài)負(fù)載電路，動(dòng)態(tài)負(fù)載電路一個(gè)電流泄放通路，且該電流泄放通路通過電流比較器控制，而電流比較器所比較的電流中一個(gè)為Standy LDO的第一有源負(fù)載的鏡像電流，該鏡像電流通過反饋回路會(huì)隨Standy LDO的輸出電壓而變化，能夠在從Active LDO切換到Standy LDO的過程中當(dāng)?shù)谝籔MOS管的漏極漏電使輸出電壓升高時(shí)使電流比較器輸出一控制信號(hào)接通電流泄放電路，從而使第一 PMOS管的漏極漏電通過電流泄放電路接地，實(shí)現(xiàn)在大驅(qū)動(dòng)模式向低功耗模式切換時(shí)保持LDO輸出電壓穩(wěn)定。
【附圖說明】
[0039]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0040]圖1是現(xiàn)有雙模切換式LDO電路圖；
[0041 ]圖2是本發(fā)明實(shí)施例雙模切換式LDO電路；
[0042]圖3是本發(fā)明較佳實(shí)施例雙模切換式LDO電路；
[0043]圖4是圖3所示的本發(fā)明較佳實(shí)施例LDO電路和圖1所示的現(xiàn)有電路的模式切換時(shí)的仿真曲線比較圖。
【具體實(shí)施方式】
[0044]如圖2所示，是本發(fā)明實(shí)施例雙模切換式LDO電路，本發(fā)明實(shí)施例雙模切換式LDO電路包括:第一 LDO主體電路1、第二 LDO主體電路2和動(dòng)態(tài)負(fù)載電路4。
[0045]所述第一LDO主體電路I的驅(qū)動(dòng)電流大于所述第二 LDO主體電路2的驅(qū)動(dòng)電流，所述第一LDO主體電路I用于在大驅(qū)動(dòng)模式下提供LDO輸出電壓VPWR，即所述第一LDO主體電路I作為Active LD0;所述第二LDO主體電路2的功耗小于所述第一LDO主體電路I的功耗，所述第二LDO主體電路2用于在低功耗模式下提供所述LDO輸出電壓VPWR，即所述第二LDO主體電路2作為Standby LDO。
[0046]所述第一 LDO主體電路I包括第一 PMOS管PpassO、第一差分放大器3和第一串聯(lián)電阻5;所述第一差分放大器3的第一輸入端連接參考電壓VREF、第二輸入端連接第一反饋電壓、輸出端連接到所述第一 PMOS管PpassO的柵極，所述第一 PMOS管PpassO的源極連接電源電壓VPWR5，第一開關(guān)SWl連接在所述第一PMOS管PpassO的源極和柵極之間；在所述第一PMOS管PpassO的漏極和地GND之間串聯(lián)有第二開關(guān)SW2和所述第一串聯(lián)電阻5，所述第一PMOS管PpassO的漏極連接到雙模切換式LDO電路的輸出端，所述第一 PMOS管PpassO的漏極在大驅(qū)動(dòng)模式下輸出所述LDO輸出電壓VPWR，所述第一串聯(lián)電阻5的對(duì)大驅(qū)動(dòng)模式下的所述LDO輸出電壓VPWR分壓后得到所述第一反饋電壓。
[0047]所述第二 LDO主體電路2包括第二差分放大器9、第二 PMOS管Ppassl和第二串聯(lián)電阻8;所述第二差分放大器9的第一輸入端連接第二反饋電壓VFD、第二輸入端連接參考電壓VREF、輸出端連接到所述第二 PMOS管Ppassl的柵極，所述第二 PMOS管Ppassl的源極連接電源電壓VPWR5，所述第二串聯(lián)電阻8連接在所述第二PMOS管Ppassl的漏極和地GND之間，所述第二 PMOS管Ppassl的漏極通過第三開關(guān)SWO連接到雙模切換式LDO電路的輸出端，所述第二PMOS管Ppas s I的漏極在