專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓參考電路，尤其是涉及能夠快速關(guān)機(jī)(shutdown)的電壓調(diào)節(jié)器。
背景技術(shù)：
精密電壓參考電路是各種裝置、系統(tǒng)以及設(shè)備的主要元件，各種裝置、系 統(tǒng)以及設(shè)備例如是便攜式裝置、儀器與測試設(shè)備、數(shù)據(jù)獲取系統(tǒng)、醫(yī)療設(shè)備、 伺服系統(tǒng)及其類似裝置。電壓參考電路是用于供應(yīng)穩(wěn)定與可靠的參考電壓給其 它電路或系統(tǒng)。類似地，低壓差(lowdrop-out voltage，以下簡稱為LDO)調(diào)節(jié)器 也同樣被用于以精確與可靠的方式提供調(diào)節(jié)電壓。 一般而言，為了保證電源電 壓快速關(guān)機(jī)而不對裝置、系統(tǒng)或設(shè)備產(chǎn)生負(fù)影響，需要快速關(guān)機(jī)裝置以進(jìn)行快 速關(guān)機(jī)。然而，對于現(xiàn)有的LDO調(diào)節(jié)器而言，需要具有大面積的靜電放電 (electrostatic discharge,以下簡稱為ESD)裝置來保護(hù)快速關(guān)機(jī)裝置。此外，快速 關(guān)機(jī)裝置將成為ESD性能的瓶頸。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種可快速關(guān)機(jī)的電壓調(diào)節(jié)器。
依據(jù)本發(fā)明一實施例，電壓調(diào)節(jié)器包含差動放大器，用于接收參考電壓 以及反饋電壓，根據(jù)反饋電壓與參考電壓之間的電壓差產(chǎn)生控制信號；輸出晶 體管，具有耦接至電源電壓的第一端，耦接至差動放大器且用于接收控制信號 的控制端，以及耦接至輸出端的第二端；電壓反饋電路，耦接于輸出端與接地 電壓之間，用于產(chǎn)生反饋電壓；放電晶體管，具有耦接至接地電壓的第一端， 耦接至第一控制信號的控制端，以及透過電壓反^"電路內(nèi)的第一電阻耦接至輸 出端的第二端。
依據(jù)本發(fā)明另一實施例，電壓調(diào)節(jié)器包含差動放大器，用于接收參考電 壓以及反饋電壓，根據(jù)反饋電壓與參考電壓之間的電壓差產(chǎn)生控制信號；輸出 晶體管，具有耦接至電源電壓的第一端，耦接至差動放大器且用于接收控制信號的控制端，以及耦接至輸出端的第二端；第一電阻，耦接于所述輸出端與接
地電壓之間；第二電阻，耦接于輸出端與差動放大器之間；第三電阻，具有耦 接至輸出端的第一端；以及放電晶體管，耦接于第三電阻的第二端與接地電壓 之間，以及在關(guān)機(jī)模式期間根據(jù)第 一控制信號將輸出端的電壓拉至接地電壓。
依據(jù)本發(fā)明另一實施例，電壓調(diào)節(jié)器包含差動放大器，用于接收參考電 壓以及反饋電壓，根據(jù)反饋電壓與參考電壓之間的電壓差產(chǎn)生控制信號；輸出 晶體管，具有耦接至電源電壓的第一端，耦接至差動放大器且用于接收控制信 號的控制端，以及耦接至輸出端的第二端；第一電阻；以及放電晶體管，具有 耦接至接地電壓的第一端，耦接至第一控制信號的控制端，以及透過第一電阻 耦接至輸出端的第二端。
本發(fā)明提供的電壓調(diào)節(jié)器包含透過電阻耦接至輸出端的放電晶體管，并且 放電晶體管耦接至接地電壓，從而電壓調(diào)節(jié)器可維持良好的靜電放電性能以及 實現(xiàn)快速關(guān)機(jī)。


圖l顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的一實施例的示意圖。 圖2顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的另一實施例的示意圖。 圖3顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的又一實施例的示意圖。 圖4顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的又一實施例的示意圖。
具體實施例方式
域的技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件，
能上的差異作為區(qū)分的準(zhǔn)則，在通篇說明書及權(quán)利要求書當(dāng)中所提及的"包含有" 是開放式的用語，故應(yīng)解釋成"包含有但不限定于"，此外，"耦合"一詞在此包含 任何直接及間接的電氣連接手段，因此，若文中描述第一裝置耦合于第二裝置， 則代表第一裝置可以直接電氣連接于第二裝置，或通過其它裝置或連接手段間 接地電氣連接至第二裝置。
閱讀了下文對于附圖所示實施例的詳細(xì)描述之后，本發(fā)明對所屬技術(shù)領(lǐng)域 的技術(shù)人員而言將顯而易見。圖1顯示才艮據(jù)本發(fā)明電壓調(diào)節(jié)器的一實施例的示意圖。如圖所示，電壓調(diào)
節(jié)器100A包含差動放大器10，輸出晶體管20,關(guān)機(jī)控制單元30，放電晶體管 40，以及電壓反饋電路(如包含電阻R1與R2的電阻串)。電壓調(diào)節(jié)器100A是用 于透過其輸出端15提供穩(wěn)定與可靠的輸出電壓VOUT至另一電路或系統(tǒng)(圖未 示)。差動放大器10包含第一輸入端，用于接收參考電壓VREF;第二輸入端， 用于接收反饋電壓VFB;以及輸出端，耦接至輸出晶體管20的控制端。差動放 大器IO根據(jù)參考電壓VREF與反饋電壓VFB之間的電壓差來產(chǎn)生控制信號12, 以控制輸出晶體管20。
輸出晶體管20包含第一端，耦接至電源電壓VDD;控制端，耦接至來自差 動放大器10的控制信號12;以及第二端，耦接至輸出端15。本實施例中，輸 出晶體管20為PMOS晶體管。關(guān)機(jī)控制單元30產(chǎn)生控制信號Sl與S2以控制 放電晶體管40與差動放大器10的導(dǎo)通/斷開。放電晶體管40根據(jù)來自關(guān)機(jī)控制 單元30的控制信號Sl選擇性地將輸出端15的電壓拉至接地電壓。本實施例中， 放電晶體管40為NMOS晶體管。電阻R1與R2是串聯(lián)連接以形成電壓反饋電 路，藉此對輸出電壓VOUT進(jìn)行分壓以產(chǎn)生反饋電壓VFB。本實施例中，電壓 反饋電路的電阻Rl耦接于輸出端15與節(jié)點N之間，電阻R2耦接于節(jié)點N與 -接地電壓之間。位于電阻Rl與R2間的節(jié)點N處的電壓作為反々赍電壓VFB，以 及電阻Rl包含串聯(lián)連接的電阻R1A與R1B。請注意，電阻R1A的阻值約為 200Q,以及電阻R1B與R2的阻值可為電阻R1A的阻值的數(shù)百倍，但本發(fā)明并 不限于此。放電晶體管40的第一端耦接至接地電壓，控制端耦接至關(guān)機(jī)控制單 元30輸出的控制信號Sl，以及第二端透過電阻R1A耦接至輸出端15。
在關(guān)機(jī)模式期間，關(guān)機(jī)控制單元30輸出控制信號S2以斷開差動》文大器10, 使得輸出晶體管2(H皮相應(yīng)地斷開。此外，關(guān)機(jī)控制單元30輸出控制信號Sl以 導(dǎo)通放電晶體管40，藉此將輸出端15的電壓拉至接地電壓，可防止由輸出端 15處的電壓所引起的對裝置、系統(tǒng)或設(shè)備的負(fù)影響。在正常運作模式期間，放 電晶體管40被斷開且不影響其它元件的正常運作。本實施例中，因為放電晶體 管40是透過電阻R1A而耦接至輸出端15，電阻R1A可作為放電晶體管40的 ESD保護(hù)電阻。如此，由耦接于輸出端15與接地端之間的ESD保護(hù)裝置所一 般消耗的區(qū)域可被消除，節(jié)省芯片面積，同時可維持適合的ESD性能以及實現(xiàn) 快速關(guān)機(jī)。
圖2顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的另一實施例的示意圖。如圖所示，電調(diào)節(jié)器100B與圖1所示的電壓調(diào)節(jié)器100A相似，其差異在于放電晶體管40 是透過電阻R3耦接至輸出端15，而不是透過圖1中由電阻R1與R2組成的電 壓反饋電路內(nèi)的電阻R1A耦接至輸出端15。電壓調(diào)節(jié)器100B的運作與電壓調(diào) 節(jié)器100A的運作相似，出于簡潔的目的，在此不再贅述。請注意，電阻R3的 阻值比電阻R1與R2的阻值小很多。舉例而言，電阻R3的阻值約為200Q,而 電阻Rl與R2的阻值可為電阻R3的阻值的數(shù)百倍，但本發(fā)明并不限于此。本 實施例中，電阻R3可作為放電晶體管40的ESD保護(hù)電阻。如此，由耦接于輸 出端15與接地端之間的ESD保護(hù)裝置所一般消耗的區(qū)域可被消除，節(jié)省芯片面 積，同時可維持良好的ESD性能以及實現(xiàn)快速關(guān)機(jī)。
圖3顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的又一實施例的示意圖。如圖所示，電壓 調(diào)節(jié)器100C與圖1所示的電壓調(diào)節(jié)器IOOA相似，其差異在于放電晶體管40 是透過電壓反饋電路內(nèi)的電阻R1而耦接至輸出端15，以及電阻R1的阻值比電 阻R2的阻值要小得多。電壓調(diào)節(jié)器100C的運作與電壓調(diào)節(jié)器100A的運作相 似，出于簡潔的目的，在此不再贅述。在電壓調(diào)節(jié)器100C的運作期間，電阻 Rl的阻值約為200fi ，以及電阻R2的阻值可為電阻Rl的阻值的數(shù)百倍。由于 電阻Rl的阻值比電阻R2的阻值小得多，電壓調(diào)節(jié)器100C作為單位增益(unit gain)電壓調(diào)節(jié)器。此外，電阻R1可作為》文電晶體管40的ESD保護(hù)電阻。如此， 由耦接于輸出端15與接地端之間的ESD保護(hù)裝置所一般消耗的區(qū)域可被消除， 節(jié)省芯片面積，同時可維持良好的ESD性能以及實現(xiàn)快速關(guān)機(jī)。
圖4顯示根據(jù)本發(fā)明電壓調(diào)節(jié)器的又一實施例的示意圖。如圖所示，電壓 調(diào)節(jié)器100D與圖1所示的電壓調(diào)節(jié)器IOOA相似，其差異在于放電晶體管40 是透過電阻R3而耦接至輸出端15,其中，電阻R3耦接于差動力丈大器10的一 個輸入端與輸出端15之間，而不是透過圖1中電阻R1與R2組成的電壓反饋電 路內(nèi)的電阻R1A而耦接至輸出端15。電壓調(diào)節(jié)器100D的運作與電壓調(diào)節(jié)器 IOOA的運作相似，出于簡潔的目的，在此不再贅述。在電壓調(diào)節(jié)器100D的運 作期間，電阻R3的阻值約為200Q ,以及電阻R2的阻值可為電阻R3的阻值的 數(shù)百倍，但本發(fā)明并不限于此。由于電阻R3的阻值比電阻R2的阻值小得多， 電壓調(diào)節(jié)器IOOD作為單位增益電壓調(diào)節(jié)器。此外，電阻R3可作為放電晶體管 40的ESD保護(hù)電阻。如此，由耦接于輸出端15與接地端之間的ESD保護(hù)裝置 所一般消耗的區(qū)域可被消除，節(jié)省芯片面積，同時可維持良好的ESD性能以及 實現(xiàn)快速關(guān)機(jī)。雖然本發(fā)明的較佳實施例已經(jīng)詳細(xì)揭露如上，但熟悉本領(lǐng)域相關(guān)技術(shù)人員 亦可做各種更動與潤飾。本發(fā)明所揭露的實施例僅為說明的目的，其并非用于 限制本發(fā)明。本發(fā)明并不僅限于所揭露的特定方式，所有不脫離本發(fā)明精神的 更動與潤飾均應(yīng)落入本發(fā)明。本發(fā)明所涵蓋的范圍以權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，包含差動放大器，用于接收參考電壓以及反饋電壓，根據(jù)所述反饋電壓與所述參考電壓之間的電壓差產(chǎn)生控制信號；輸出晶體管，具有耦接至電源電壓的第一端，耦接至所述差動放大器且用于接收所述控制信號的控制端，以及耦接至輸出端的第二端；電壓反饋電路，耦接于所述輸出端與接地電壓之間，用于產(chǎn)生所述反饋電壓；以及放電晶體管，具有耦接至所述接地電壓的第一端，耦接至第一控制信號的控制端，以及透過所述電壓反饋電路內(nèi)的第一電阻耦接至所述輸出端的第二端。
2. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，所述電壓調(diào)節(jié)器是低壓 差調(diào)節(jié)器。
3. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，所述輸出晶體管是PMOS 晶體管，以及所述放電晶體管是NMOS晶體管。
4. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，在關(guān)機(jī)模式期間，根據(jù) 所述第一控制信號所述放電晶體管被導(dǎo)通以將所述輸出端的電壓拉至所述接地 電壓。
5. 如權(quán)利要求4所述之電壓調(diào)節(jié)器，其特征在于，在所述關(guān)機(jī)模式期間， 所述差動放大器被斷開，使得所述輸出晶體管被斷開。
6. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，所述電壓反饋電路包含 所述第一電阻，耦接于所述輸出端與第一節(jié)點之間；以及第二電阻，耦接于所述第一節(jié)點與所述接地電壓之間，其中所述第一節(jié)點 處的電壓作為所述反々貴電壓。
7. 如權(quán)利要求6所述之電壓調(diào)節(jié)器，其特征在于，所述第一電阻更包含第 三電阻以及第四電阻，所述放電晶體管透過所述第三電阻耦接至所述輸出端。
8. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，所述電壓反饋電路包含: 第二電阻以及所述第一電阻，串聯(lián)連接于所述輸出端與第一節(jié)點之間；以及第三電阻，耦接于所述第一節(jié)點與所述接地電壓之間，其中所述第一節(jié)點處的電壓作為所述反饋電壓。
9. 如權(quán)利要求1所述之電壓調(diào)節(jié)器，其特征在于，所述電壓反^^電路包含 所述第一電阻，具有耦接至所述輸出端的第一端，以及耦接至所述差動放大器的第二端；以及第二電阻，耦接于所述輸出端與所述接地電壓之間，其中所述第一電阻的 所述第二端處的電壓作為所述反々貴電壓。
10. —種電壓調(diào)節(jié)器，包含差動放大器，用于接收參考電壓以及反饋電壓，根據(jù)所述反饋電壓與所述 參考電壓之間的電壓差產(chǎn)生控制信號；輸出晶體管，具有耦接至電源電壓的第一端，耦接至所述差動放大器且用 于接收所述控制信號的控制端，以及耦接至輸出端的第二端；第一電阻，耦接于所述輸出端與接地電壓之間；第二電阻，耦接于所述輸出端與所述差動放大器之間；第三電阻，具有耦接至所述輸出端的第一端；以及放電晶體管，耦接于所述第三電阻的第二端與所述接地電壓之間，以及在 關(guān)機(jī)模式期間根據(jù)第 一控制信號將所述輸出端的電壓拉至所述接地電壓。
11. 如權(quán)利要求10所述之電壓調(diào)節(jié)器，其特征在于，所述差動放大器在所 述關(guān)機(jī)模式期間被斷開，使得所述輸出晶體管相應(yīng)地被斷開。
12. 如權(quán)利要求10所述之電壓調(diào)節(jié)器，其特征在于，所述電壓調(diào)節(jié)器是低 壓差調(diào)節(jié)器。
13. 如權(quán)利要求10所述之電壓調(diào)節(jié)器，其特征在于，所述輸出晶體管是 PMOS晶體管，以及所述放電晶體管是NMOS晶體管。
14. 一種電壓調(diào)節(jié)器，包含差動放大器，用于接收參考電壓以及反饋電壓，根據(jù)所述反饋電壓與所述 參考電壓之間的電壓差產(chǎn)生控制信號；輸出晶體管，具有耦接至電源電壓的第一端，耦接至所述差動放大器且用 于接收所述控制信號的控制端，以及耦接至輸出端第二端；第一電阻；以及放電晶體管，具有耦接至所述接地電壓的第一端，耦接至第一控制信號的 控制端，以及透過所述第 一 電阻耦接至所述輸出端的第二端。
15. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于，在關(guān)機(jī)模式期間，所述放電晶體管根據(jù)所述第一控制信號將所述輸出端的電壓拉至所述接地電壓， 以及所述差動放大器被斷開使得所述輸出晶體管相應(yīng)地被斷開。
16. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于，所述電壓調(diào)節(jié)器是低壓差調(diào)節(jié)器。
17. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于所述電壓調(diào)節(jié)器進(jìn)一步 包含電阻串，耦接于所述輸出端與所述接地電壓之間，以產(chǎn)生所述反饋電壓， 其中所述第 一 電阻是所述電阻串的 一部分。
18. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于所述電壓調(diào)節(jié)器進(jìn)一步 包含電阻串，耦接于所述輸出端與所述接地電壓之間，以產(chǎn)生所述反饋電壓， 其中所述第 一 電阻具有耦接至所述輸出端的第 一端以及耦接至所述放電晶體管 的所述第二端的第二端。
19. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于，所述第一電阻具有耦 接至所述輸出端的第一端，以及耦接至所述差動^:大器的第二端；以及所述方文 電晶體管的所述第二端是耦接至所述第 一 電阻的所述第二端。
20. 如權(quán)利要求14所述之電壓調(diào)節(jié)器，其特征在于，所述輸出晶體管是 PMOS晶體管，以及所述放電晶體管是NMOS晶體管。
全文摘要
本發(fā)明提供一種電壓調(diào)節(jié)器。電壓調(diào)節(jié)器的一實施例中，差動放大器接收參考電壓以及反饋電壓，以根據(jù)反饋電壓與參考電壓之間的電壓差來產(chǎn)生控制信號。輸出晶體管，其第一端耦接至電源電壓，控制端耦接至所述差動放大器且用于接收控制信號，以及第二端耦接至輸出端。電壓反饋電路，耦接于輸出端與接地電壓之間，用于產(chǎn)生反饋電壓。放電晶體管，其第一端耦接至接地電壓，控制端耦接至第一控制信號，以及第二端透過所述電壓反饋電路內(nèi)的第一電阻耦接至輸出端。本發(fā)明提供的電壓調(diào)節(jié)器可維持良好的靜電放電性能以及可實現(xiàn)快速關(guān)機(jī)。
文檔編號G05F1/46GK101644936SQ20091016363
公開日2010年2月10日 申請日期2009年8月6日 優(yōu)先權(quán)日2008年8月8日
發(fā)明者徐研訓(xùn), 管建葳, 陳弘易 申請人:聯(lián)發(fā)科技股份有限公司