本發(fā)明涉及電子電路技術(shù)領(lǐng)域，特別涉及一種高精度高速的實(shí)時(shí)電流信號(hào)檢測(cè)系統(tǒng)。

背景技術(shù)：

在現(xiàn)今的電力電子技術(shù)領(lǐng)域中，在某些應(yīng)用場(chǎng)景下需要依靠電流信號(hào)做一些智能控制，特別的一些智能控制所依靠的判斷依據(jù)是高精度、高速、實(shí)時(shí)的電流信號(hào)，因此提供高精度、高速、實(shí)時(shí)的電流信號(hào)是智能控制的核心。在現(xiàn)今的技術(shù)中，大多數(shù)采用的技術(shù)方案是利用電流互感器或者霍爾傳感器檢測(cè)電流，再由串行adc進(jìn)行采集，然后送人單片機(jī)進(jìn)行信號(hào)處理。

然而這種技術(shù)存在著很多不足，第一采用電流互感器會(huì)增加成本，精度高的電流互感器的價(jià)格會(huì)高于系統(tǒng)中核心芯片的價(jià)格，而且電流互感器體積較大，會(huì)占用大量pcb面積，不利于布線以及降低pcb的集成度。第二串行adc的輸出速度以及單片機(jī)的處理速度較慢，因此串行adc和單片機(jī)的組合滿足不了高速度、實(shí)時(shí)性的需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題在于提供了一種精度高、速度快、實(shí)時(shí)性好的實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)。

本發(fā)明是通過(guò)以下技術(shù)方案解決上述技術(shù)問(wèn)題的：一種實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)，包括分流電阻rshunt、電流采集模塊、16位并行adc、fpga控制模塊，其中分流電阻rshunt設(shè)置在電流采集模塊的兩輸入端之間，電流采集模塊通過(guò)并行adc連接到fpga控制模塊。

作為優(yōu)選的技術(shù)方案，所述并行adc為16位并行adc。

作為優(yōu)選的技術(shù)方案，所述電流采集模塊包括第一運(yùn)算放大器、第二運(yùn)算放大器、電阻r1、r2，分流電阻rshunt上下兩端分別接入第一運(yùn)算放大器的vp和vn端，電阻r1第一端接第二運(yùn)算放大器u2的輸出端，第二端接電阻r2的第一端，且電阻r1的第二端同時(shí)接入第二運(yùn)算放大器的v-端，電阻r2的第二端接地，第一運(yùn)算放大器的輸出端接第二運(yùn)算放大器u2的v+端，運(yùn)算放大器u2的輸出端接入并行adc的vin端，并行adc的數(shù)據(jù)端接入fpga控制模塊。

作為優(yōu)選的技術(shù)方案，第一運(yùn)算放大器的增益選用固定增益g＝20。

作為優(yōu)選的技術(shù)方案，所述電流采集模塊包括還電容c1、c2、c3、c4，電容c1、c2是第一運(yùn)算放大器的旁路電容，電容c3、c4是第二運(yùn)算放大器的旁路電容，電容c1、c2上端接vcc，下端接地，電容c3、c4上端接-vee，下端接地。

作為優(yōu)選的技術(shù)方案，第二運(yùn)算放大器的增益放大倍數(shù)為g＝1+r1/r2。

作為優(yōu)選的技術(shù)方案，最大分流電阻rshunt值的選擇按照公式：(第一運(yùn)算放大器u1的最大滿幅輸出/第一運(yùn)算放大器u1的增益)/最大負(fù)載電流。。

該數(shù)據(jù)處理系統(tǒng)的數(shù)據(jù)處理過(guò)程如下：待檢測(cè)電流信號(hào)流過(guò)分流電阻rshunt，分流電阻rshunt兩端產(chǎn)生微弱的壓降，第一運(yùn)算放大器放大該微弱的壓降，第一運(yùn)算放大器輸出端輸出的電流信號(hào)vout1仍然很小，第二運(yùn)算放大器對(duì)第一運(yùn)算放大器輸出端輸出的電流信號(hào)vout1進(jìn)行二次放大，二次放大后的第二運(yùn)算放大器的輸出端輸出的電流信號(hào)vout2被并行adc采集，并行adc將采集到的二進(jìn)制數(shù)據(jù)直接用并行的方式送入fpga控制模塊中，fpga控制模塊對(duì)并行數(shù)據(jù)進(jìn)行處理。

作為優(yōu)選的技術(shù)方案，第二運(yùn)算放大器放大的倍數(shù)根據(jù)第一運(yùn)算放大器輸出端輸出的電流信號(hào)的大小以及并行adc的滿量程確定，使放大以后的信號(hào)盡量接近并行adc的滿量程。

本發(fā)明相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn)：本次設(shè)計(jì)使用并行adc和fpga的組合，達(dá)到了高精度、速度快、實(shí)時(shí)性好的效果，由于無(wú)需用精度高的電流互感器，所以整體成本較低，且占用pcb空間小，有利于布線以及降低pcb的集成度，具有良好的市場(chǎng)前景。

附圖說(shuō)明

圖1是本發(fā)明實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)的總體系統(tǒng)框圖；

圖2是本發(fā)明實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)的電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面對(duì)本發(fā)明的實(shí)施例作詳細(xì)說(shuō)明，本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過(guò)程，但本發(fā)明的保護(hù)范圍不限于下述的實(shí)施例。

如圖1所示，本發(fā)明實(shí)時(shí)電流信號(hào)數(shù)據(jù)處理系統(tǒng)可進(jìn)行單/雙向電流檢測(cè)，包括分流電阻rshunt、電流采集模塊、16位并行adc、fpga控制模塊。其中分流電阻rshunt設(shè)置在電流采集模塊的兩輸入端之間，電流采集模塊通過(guò)16位并行adc連接到fpga控制模塊。

該實(shí)施例中，采用了16位并行adc，當(dāng)然，本領(lǐng)域的一般技術(shù)人員可以了解，若使用16位以上的并行adc能夠進(jìn)一步提高本系統(tǒng)的采集精度。

該系統(tǒng)采用并行adc和fpga的組合，無(wú)需傳統(tǒng)的電流互感器，也不需要再使用傳統(tǒng)的單片機(jī)進(jìn)行數(shù)據(jù)處理，而是使用fpga進(jìn)行并行處理，因此該系統(tǒng)滿足高精度、高速度、實(shí)時(shí)性強(qiáng)的特點(diǎn)。

參閱圖2，是電路結(jié)構(gòu)示意圖。所述電流采集模塊包括運(yùn)算放大器u1、u2、電容c1、c2、c3、c4、電阻r1、r2。各部分連接關(guān)系如下：

分流電阻rshunt上下兩端分別接入運(yùn)算放大器u1的vp和vn端，電容c1、c2是運(yùn)算放大器u1的旁路電容，電容c3、c4是運(yùn)算放大器u2的旁路電容，電容c1、c2上端接vcc，下端接地，電容c3、c4上端接-vee，下端接地，電阻r1第一端接運(yùn)算放大器u2的輸出端，第二端接電阻r2的第一端，且電阻r1的第二端同時(shí)接入運(yùn)算放大器u2的v-端，電阻r2的第二端接地，運(yùn)算放大器u1的輸出端接運(yùn)算放大器u2的v+端，運(yùn)算放大器u2的輸出端接入16位并行adcu3的vin端，16位并行adcu3的16位數(shù)據(jù)端d1-d16接入fpga芯片u4。

該實(shí)施例中，運(yùn)算放大器u1選用固定增益g＝20，高共模輸入電壓范圍的運(yùn)算放大器，共模輸入電壓范圍-2v～65v；運(yùn)算放大器u1和運(yùn)算放大器u2共同接入正電源電壓vcc以及負(fù)電壓-vee，運(yùn)算放大器u1的作用是對(duì)分流電阻rshunt兩端的差分弱電壓進(jìn)行g(shù)＝20倍放大輸出，運(yùn)算放大器u2由電阻r1、r2組成反饋電路，放大倍數(shù)為g＝1+r1/r2，運(yùn)算放大器u2的作用是對(duì)運(yùn)算放大器u1的輸出端輸出的電流信號(hào)vout1進(jìn)行二次放大，且放大的倍數(shù)根據(jù)需要可以對(duì)r1、r2的阻值進(jìn)行靈活修改。二次放大的目的是盡可能使運(yùn)算放大器u2的輸出端輸出的電流達(dá)到16位并行adcu3的滿量程輸入電壓范圍。

最大分流電阻rshunt值的選擇應(yīng)按照公式：運(yùn)算放大器u1的最大滿幅輸出/運(yùn)算放大器u1的增益)/最大負(fù)載電流。假如使用的運(yùn)算放大器u1的的最大滿幅輸出是4.9v(運(yùn)算放大器的datasheet中會(huì)給出)，其增益是20，要測(cè)的電流信號(hào)最大是0.2a，那么最大rshunt值應(yīng)該是：

(4.9v/20)/0.2a＝1.225ω；分流電阻rshunt優(yōu)選的選擇汽車級(jí)高精度電阻。

該數(shù)據(jù)處理系統(tǒng)的數(shù)據(jù)處理過(guò)程如下：待檢測(cè)電流信號(hào)流過(guò)分流電阻rshunt，分流電阻rshunt兩端產(chǎn)生微弱的壓降，運(yùn)算放大器u1放大該微弱的壓降20倍，運(yùn)算放大器u1輸出端輸出的電流信號(hào)vout1很小，并沒(méi)有達(dá)到16位并行adcu3的滿量程電壓范圍，因此需要運(yùn)算放大器u2對(duì)運(yùn)算放大器u1輸出端輸出的電流信號(hào)vout1進(jìn)行二次放大，放大的倍數(shù)可以利用待測(cè)電流大小進(jìn)行理論計(jì)算，也可以利用示波器進(jìn)行觀察。

利用待測(cè)電流大小進(jìn)行理論計(jì)算的過(guò)程舉例：16位并行adcu3滿量程是±10v，以交流電流為例，假設(shè)交流電流幅值電流是±1a，又假設(shè)選定的rshunt＝100毫歐，3a的電流在rshunt上的壓降是±0.1v，經(jīng)過(guò)運(yùn)算放大器u1放大20倍之后是±2v，此時(shí)離±10v還差很多，使用并行adcu3時(shí)一般都會(huì)給輸入電壓的范圍留有余量，那就讓運(yùn)算放大器u2放大4倍就行了。使用示波器觀察進(jìn)行放大舉例如下：根據(jù)運(yùn)算放大器u1輸出端輸出的電壓信號(hào)vout1的大小，然后確定運(yùn)算放大器u2的放大倍數(shù)，比如16位并行adcu3的滿量程是±10v，示波器觀察的vout1信號(hào)幅值是±2v，運(yùn)算放大器u2的放大倍數(shù)是4倍或者4.5倍盡量接近16位并行adcu3的滿量程。二次放大后的運(yùn)算放大器u2的輸出端輸出的電壓信號(hào)vout2很大，接近16位并行adcu3的滿量程范圍，可以充分利用16位并行adcu3的采集性能，16位并行adcu3將采集到的16bit二進(jìn)制數(shù)據(jù)直接用并行的方式送入fpga芯片u4中，fpga芯片u4對(duì)16位并行數(shù)據(jù)進(jìn)行并轉(zhuǎn)串等一系列數(shù)據(jù)處理。在這個(gè)過(guò)程中，流過(guò)分流電阻rshunt的電流可大可小，小到幾十ma，大到十幾a都能夠精確檢測(cè)。由于運(yùn)算放大器u2的輸出端輸出的電壓信號(hào)vout2接近16位并行adcu3的滿量程電壓范圍，以及16位并行adcu3的16位的并行輸出，而且不再使用傳統(tǒng)的單片機(jī)進(jìn)行數(shù)據(jù)處理，而是使用fpga芯片u4進(jìn)行并行處理，因此該系統(tǒng)滿足高精度、高速度、實(shí)時(shí)性強(qiáng)的特點(diǎn)。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。