本發(fā)明涉及一種極限測(cè)試模板生成方法，屬于示波器的模板測(cè)試領(lǐng)域。

背景技術(shù)：

在調(diào)試高速數(shù)字系統(tǒng)中，電子工程師遇到的較為棘手的任務(wù)是捕捉系統(tǒng)中某些偶發(fā)的異常信號(hào)。示波器的模板測(cè)試功能可以幫助用戶解決此類問(wèn)題。

模板測(cè)試功能通過(guò)長(zhǎng)時(shí)間的檢測(cè)對(duì)信號(hào)質(zhì)量進(jìn)行表征，發(fā)現(xiàn)信號(hào)的某些異常和違例。模板測(cè)試功能將對(duì)比采集波形與選定模板之間的位置關(guān)系，若待測(cè)波形有數(shù)據(jù)點(diǎn)落在不允許通過(guò)的模板區(qū)域內(nèi)則判定發(fā)生違例，標(biāo)記出待測(cè)信號(hào)與模板沖突的位置、統(tǒng)計(jì)相關(guān)違例信息與測(cè)試結(jié)果。

測(cè)試用的模板主要分為三種：極限模板、標(biāo)準(zhǔn)模板和定制模板。標(biāo)準(zhǔn)模板是根據(jù)各種電信、計(jì)算機(jī)信號(hào)標(biāo)準(zhǔn)制定的固定模板；定制模板是在標(biāo)準(zhǔn)模板的基礎(chǔ)上根據(jù)設(shè)置的垂直余量生成的新模板；極限模板是在輸入的具有良好質(zhì)量的基準(zhǔn)波形基礎(chǔ)上根據(jù)設(shè)置的垂直和水平余量創(chuàng)建的模板。

采用標(biāo)準(zhǔn)模板和定制模板的標(biāo)準(zhǔn)測(cè)試可分析被測(cè)信號(hào)與電信和計(jì)算機(jī)信號(hào)標(biāo)準(zhǔn)的符合性，而極限測(cè)試通過(guò)將被測(cè)信號(hào)與具有良好質(zhì)量的基準(zhǔn)波形進(jìn)行比較，來(lái)判斷、表征被測(cè)信號(hào)的質(zhì)量。因此，基準(zhǔn)波形的質(zhì)量直接關(guān)系到極限測(cè)試的準(zhǔn)確度。

極限測(cè)試模板要求在具有良好質(zhì)量的信號(hào)源基礎(chǔ)上創(chuàng)建，它要求采集系統(tǒng)提供沒(méi)有任何畸變、噪底較低的信號(hào)作為生成模板的基準(zhǔn)波形，然而外部信號(hào)一般都疊加有隨機(jī)噪聲，能嚴(yán)格滿足要求的基準(zhǔn)波形很難獲取。如果使用隨機(jī)的一幀帶有噪聲的波形數(shù)據(jù)來(lái)生成模板，會(huì)使模板邊緣粗糙、不規(guī)則，使測(cè)試的準(zhǔn)確度降低。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的：為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種生成模板精確度高和測(cè)試準(zhǔn)確性好、測(cè)試效率高、實(shí)現(xiàn)方便的基于FPGA的極限測(cè)試模板生成方法。

技術(shù)方案：為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：

一種基于FPGA的極限測(cè)試模板生成方法，包括以下步驟：

步驟(1)，在需要?jiǎng)?chuàng)建極限模板時(shí)，首先將波形頻度值存儲(chǔ)器中的波形頻度值清零，然后開(kāi)始定時(shí)一段時(shí)間。

步驟(2)，在定時(shí)時(shí)間內(nèi)對(duì)每一幀采集的波形數(shù)據(jù)進(jìn)行波形頻度值累加處理，并將累加處理的波形頻度值存儲(chǔ)在波形頻度值存儲(chǔ)器中。

步驟(3)，在定時(shí)時(shí)間到達(dá)后，基準(zhǔn)波形提取模塊根據(jù)多幀波形頻度值累加處理的波形頻度值信息，提取出基準(zhǔn)波形。

步驟(4)，將提取出的基準(zhǔn)波形傳送至主控CPU，根據(jù)用戶設(shè)置的水平和垂直余量生成極限測(cè)試模板數(shù)據(jù)。

優(yōu)選的：所述波形頻度值為在定時(shí)時(shí)間內(nèi)累加統(tǒng)計(jì)的信號(hào)波形出現(xiàn)在屏幕上某像素點(diǎn)的次數(shù)。波形頻度值存儲(chǔ)器的一個(gè)單元對(duì)應(yīng)屏幕上一個(gè)像素點(diǎn)，用于存儲(chǔ)定時(shí)時(shí)間內(nèi)信號(hào)波形出現(xiàn)在該像素點(diǎn)的波形頻度值。

優(yōu)選的：所述步驟(2)中波形頻度值累加處理時(shí)，累加處理波形頻度值的定時(shí)時(shí)間要有足夠的長(zhǎng)度，需滿足采集到不少于一百幀的波形數(shù)據(jù)做波形頻度值累加處理的需求。

優(yōu)選的：所述步驟(3)中，基準(zhǔn)波形的提取按從左到右的列順序，從波形頻度值存儲(chǔ)器中讀出每一列上各像素點(diǎn)的波形頻度值，找出每列中最大頻度值對(duì)應(yīng)像素點(diǎn)的行值并存儲(chǔ)下來(lái)。那么，按從左到右的列順序找出并存儲(chǔ)下來(lái)的每列最大頻度值對(duì)應(yīng)像素點(diǎn)的行值就是提取的基準(zhǔn)波形數(shù)據(jù)。

優(yōu)選的：所述步驟(4)中根據(jù)提取的基準(zhǔn)波形以及用戶設(shè)置的水平和垂直余量生成極限測(cè)試模板時(shí)，屏幕波形顯示區(qū)中基準(zhǔn)波形的水平和垂直余量范圍以內(nèi)的區(qū)域?yàn)椴ㄐ慰梢酝ㄟ^(guò)的正常區(qū)域，基準(zhǔn)波形水平和垂直余量范圍以外的區(qū)域?yàn)椴ㄐ尾荒芡ㄟ^(guò)的違例區(qū)域。模板數(shù)據(jù)的個(gè)數(shù)等于屏幕波形顯示區(qū)的像素點(diǎn)數(shù)，其中每個(gè)數(shù)據(jù)對(duì)應(yīng)屏幕上一個(gè)像素點(diǎn)，正常區(qū)域中每個(gè)像素點(diǎn)對(duì)應(yīng)的模板數(shù)據(jù)設(shè)置為0，違例區(qū)域中每個(gè)像素點(diǎn)對(duì)應(yīng)的模板數(shù)據(jù)設(shè)置為1。

本發(fā)明相比現(xiàn)有技術(shù)，具有以下有益效果：

1.本發(fā)明的方法使用去除了噪聲的基準(zhǔn)波形生成極限測(cè)試模板，提高了極限模板的精確度和測(cè)試的準(zhǔn)確性。

2.本發(fā)明的方法只用到一些加法計(jì)數(shù)、數(shù)值大小的比較和簡(jiǎn)單的判別處理，非常方便硬件實(shí)現(xiàn)。

3.本發(fā)明的方法基于FPGA硬件實(shí)現(xiàn)，生成極限模板速度快，測(cè)試效率高。

附圖說(shuō)明

圖1為本發(fā)明方法的流程步驟。

圖2為提取極限模板基準(zhǔn)波形的流程圖。

圖3為由基準(zhǔn)波形生成極限模板數(shù)據(jù)的示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例，進(jìn)一步闡明本發(fā)明，應(yīng)理解這些實(shí)例僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領(lǐng)域技術(shù)人員對(duì)本發(fā)明的各種等價(jià)形式的修改均落于本申請(qǐng)所附權(quán)利要求所限定的范圍。

在生成極限測(cè)試模板時(shí)，如果用帶有隨機(jī)噪聲的普通信號(hào)來(lái)生成極限模板用的基準(zhǔn)波形，就必須要想辦法減小、消除信號(hào)中的隨機(jī)噪聲，而減小、消除隨機(jī)噪聲最常用的方法就是統(tǒng)計(jì)平均，平均次數(shù)越多，消除隨機(jī)噪聲的效果越好。但是，做“平均”處理要用到“除法”運(yùn)算，F(xiàn)PGA做除法運(yùn)算會(huì)消耗大量資源、運(yùn)算耗時(shí)也長(zhǎng)，不適用。帶有隨機(jī)噪聲的波形數(shù)據(jù)是個(gè)隨機(jī)變量，大多服從正態(tài)分布，根據(jù)正態(tài)分布的特性可知，其分布概率最大的中心值就是沒(méi)有噪聲的波形數(shù)據(jù)真值。因此，本發(fā)明中提取基準(zhǔn)波形的方法就是：在采集的多幀帶有隨機(jī)噪聲的波形數(shù)據(jù)中找出每列波形點(diǎn)分布的中心值，作為基準(zhǔn)波形的數(shù)據(jù)。本發(fā)明需要在示波器的波形處理模塊中增加一個(gè)波形頻度值存儲(chǔ)器、一個(gè)基準(zhǔn)波形提取模塊和相應(yīng)的控制模塊，這些功能單元可在FPGA中實(shí)現(xiàn)；波形頻度值是指一段時(shí)間內(nèi)累加統(tǒng)計(jì)的波形在屏幕上各像素點(diǎn)出現(xiàn)的次數(shù)；波形頻度值存儲(chǔ)器的每個(gè)單元對(duì)應(yīng)屏幕上每個(gè)像素點(diǎn)，用以累加、記錄一段時(shí)間內(nèi)各像素點(diǎn)的波形頻度值。即波形頻度值存儲(chǔ)器的一個(gè)單元對(duì)應(yīng)屏幕上一個(gè)像素點(diǎn)，用于存儲(chǔ)定時(shí)時(shí)間內(nèi)信號(hào)波形出現(xiàn)在該像素點(diǎn)的波形頻度值。如圖1所示，具體包括以下步驟：

步驟(1)，在需要?jiǎng)?chuàng)建極限模板時(shí)(即FPGA接收到主控CPU發(fā)來(lái)的提取極限模板基準(zhǔn)波形的命令時(shí))，F(xiàn)PGA首先將波形頻度值存儲(chǔ)器中的波形頻度值清零，然后開(kāi)始定時(shí)一段時(shí)間。

假設(shè)采集波形時(shí)ADC的分辨率是N位，那么，波形點(diǎn)在垂直方向分布的范圍為[0，2^N-1]，假設(shè)波形顯示區(qū)水平方向有L列，那么，存儲(chǔ)波形頻度值的存儲(chǔ)器共需(2^N×L)個(gè)單元。

設(shè)置的定時(shí)時(shí)間長(zhǎng)度，至少要能滿足采集到不少于一百幀的波形數(shù)據(jù)做頻度值累加處理的需求。假設(shè)采集一幀數(shù)據(jù)需要10us，一幀數(shù)據(jù)做頻度值累加處理需要2us，那么，定時(shí)時(shí)間長(zhǎng)度≥100×(10+2)us＝1.2ms。

步驟(2)，在定時(shí)時(shí)間內(nèi)對(duì)每一幀采集的波形數(shù)據(jù)進(jìn)行波形頻度值累加處理，并將累加處理的波形頻度值存儲(chǔ)在波形頻度值存儲(chǔ)器中。其中，累加統(tǒng)計(jì)波形頻度值的定時(shí)時(shí)間要有足夠的長(zhǎng)度，能夠滿足采集到足夠多幀(一般不少于一百幀)波形數(shù)據(jù)做頻度值累加統(tǒng)計(jì)的需求。

步驟(3)，在定時(shí)時(shí)間到達(dá)后，基準(zhǔn)波形提取模塊根據(jù)多幀波形頻度值累加處理的波形頻度值信息，提取出基準(zhǔn)波形。基準(zhǔn)波形的提取按從左到右的列順序，從波形頻度值存儲(chǔ)器中讀出每一列上各像素點(diǎn)的波形頻度值，找出每列中最大頻度值對(duì)應(yīng)像素點(diǎn)的行值并存儲(chǔ)下來(lái)。那么，按從左到右的列順序找出并存儲(chǔ)下來(lái)的每列最大頻度值對(duì)應(yīng)像素點(diǎn)的行值就是提取的基準(zhǔn)波形數(shù)據(jù)。

如圖2所示，為提取極限模板基準(zhǔn)波形的流程，假設(shè)波形顯示區(qū)水平方向有L列，則提取的基準(zhǔn)波形應(yīng)有L點(diǎn)，可以存儲(chǔ)在一組寄存器中。

假設(shè)提取的L點(diǎn)基準(zhǔn)波形存儲(chǔ)在一組寄存器data[L-1:0]中。模塊工作時(shí)，首先進(jìn)行初始化，將data[L-1:0]全部清零，列地址col_addr設(shè)置為0，地址步進(jìn)值step設(shè)置為L(zhǎng)，然后從最左列開(kāi)始按從左到右的列順序掃描求出各個(gè)列中頻度值最大處對(duì)應(yīng)的行值，即提取出每列的基準(zhǔn)波形點(diǎn)。當(dāng)提取某列的基準(zhǔn)波形點(diǎn)時(shí)，首先對(duì)波形頻度值存儲(chǔ)器的線性地址addr、行地址row_addr、基準(zhǔn)波形點(diǎn)的頻度值max_hit和對(duì)應(yīng)的行值max_pos進(jìn)行初始化，然后由底及上依次判斷當(dāng)前行對(duì)應(yīng)的波形點(diǎn)的頻度值A(chǔ)[addr]是否大于之前的最大頻度值max_hit，若是，則將max_hit更新為當(dāng)前的頻度值A(chǔ)[addr]，max_pos也更新為當(dāng)前的行值，否則直接跳過(guò)更新基準(zhǔn)波形點(diǎn)的步驟。

接著行地址row_addr加一，線性地址addr加上step，準(zhǔn)備開(kāi)始下一行波形點(diǎn)的比較，一直到row_addr大于ADC最大幅度量化值(2^N-1)，說(shuō)明該列波形的基準(zhǔn)波形點(diǎn)提取已經(jīng)完成，將該列準(zhǔn)波形點(diǎn)對(duì)應(yīng)的行值max_pos送寄存器data[col_addr]中寄存，然后列地址col_addr加一，進(jìn)行下一列波形的基準(zhǔn)波形點(diǎn)提取，一直到col_addr大于(L-1)，即已經(jīng)完成所有列波形基準(zhǔn)波形點(diǎn)的提取，data[L-1:0]中寄存的L個(gè)基準(zhǔn)波形點(diǎn)對(duì)應(yīng)的行值就組成了產(chǎn)生極限模板的基準(zhǔn)波形。

步驟(4)，將提取出的基準(zhǔn)波形傳送至主控CPU(具體的是，F(xiàn)PGA通知主控CPU讀走寄存器組data[L-1:0]中存放的基準(zhǔn)波形數(shù)據(jù))，軟件根據(jù)用戶設(shè)置的水平和垂直余量生成極限測(cè)試模板數(shù)據(jù)。

所述步驟(4)中軟件根據(jù)FPGA提取的基準(zhǔn)波形以及用戶設(shè)置的水平和垂直余量生成極限測(cè)試模板時(shí)，屏幕波形顯示區(qū)中基準(zhǔn)波形的水平和垂直余量范圍以內(nèi)的區(qū)域?yàn)椴ㄐ慰梢酝ㄟ^(guò)的正常區(qū)域，基準(zhǔn)波形水平和垂直余量范圍以外的區(qū)域?yàn)椴ㄐ尾荒芡ㄟ^(guò)的違例區(qū)域。模板數(shù)據(jù)的個(gè)數(shù)等于屏幕波形顯示區(qū)的像素點(diǎn)數(shù)，其中每個(gè)數(shù)據(jù)對(duì)應(yīng)屏幕上一個(gè)像素點(diǎn)，正常區(qū)域中每個(gè)像素點(diǎn)對(duì)應(yīng)的模板數(shù)據(jù)設(shè)置為0，違例區(qū)域中每個(gè)像素點(diǎn)對(duì)應(yīng)的模板數(shù)據(jù)設(shè)置為1。

圖3為由提取的基準(zhǔn)波形生成極限模板數(shù)據(jù)的示意圖。假設(shè)波形顯示區(qū)為21行×20列，設(shè)置的垂直余量為±1，水平余量為0，那么，圖中內(nèi)容標(biāo)注為0、字體傾斜加粗、底色為白色的單元(提取的基準(zhǔn)波形)加上內(nèi)容標(biāo)注為0、正常字體、底色為白色的單元(基準(zhǔn)波形周圍垂直方向±1余量范圍內(nèi))為波形可以通過(guò)的正常區(qū)域，圖中內(nèi)容標(biāo)注為1、底色為灰色的單元即為波形不能通過(guò)的違例區(qū)域。

極限模板數(shù)據(jù)可由上述各個(gè)單元的值按自上而下的行順序和從左向右的列順序組成。模板數(shù)據(jù)中，“1”表示波形不能通過(guò)的違例區(qū)域，“0”表示波形可以通過(guò)的正常區(qū)域。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。