超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)。該超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)中，對發(fā)射通道輸出的信號分為兩路，其中一路編碼信號通過天線發(fā)射出去，另一路編碼信號直接被第一接收通道采集作為脈沖壓縮時的參考信號，這樣可以保證兩路信號是在相同的溫度下產(chǎn)生并獲得，從而保證了兩路信號的一致性，進(jìn)而提高脈沖壓縮后的峰值旁瓣比，增大雷達(dá)系統(tǒng)的探測距離與探測概率。
【專利說明】超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子行業(yè)雷達(dá)【技術(shù)領(lǐng)域】，尤其涉及一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)。

【背景技術(shù)】
[0002]近年來，超寬帶雷達(dá)技術(shù)在科學(xué)界和工程界倍受關(guān)注，尤其在反恐、探地、技偵、軍事、搜救、安檢、醫(yī)學(xué)等領(lǐng)域具有巨大應(yīng)用價值。超寬帶技術(shù)是一種能夠具有良好分辨率和穿透深度的的雷達(dá)探測方法，可對隱藏在墻后的運(yùn)動目標(biāo)進(jìn)行非入侵式探測以及成像。近年來，因其在反恐斗爭和災(zāi)害救援等領(lǐng)域的廣泛應(yīng)用而倍受關(guān)注。
[0003]目前超寬帶偽隨機(jī)編碼雷達(dá)大多處于實(shí)驗(yàn)室研制階段。實(shí)際工程中，要求雷達(dá)具有大的時間帶寬積及高的采樣率，這就給發(fā)射機(jī)與接收機(jī)的設(shè)計(jì)帶來壓力，同時大的數(shù)據(jù)量也影響了超寬帶偽隨機(jī)編碼的實(shí)時性。
[0004]對于偽隨機(jī)編碼雷達(dá)發(fā)射機(jī)來說，大都通過線性反饋移位寄存器來產(chǎn)生偽隨機(jī)編碼信號，其缺點(diǎn)是幅度失真和相位失真嚴(yán)重，在實(shí)際工程中難以補(bǔ)償。另外，當(dāng)硬件系統(tǒng)固定時，偽隨機(jī)編碼的長度也就固定了，當(dāng)需要增長編碼的長度時，就需要更改硬件系統(tǒng)，靈活性差。
[0005]接收機(jī)采用高速采樣保持芯片與高速模數(shù)轉(zhuǎn)換器(ADC)來接收偽隨機(jī)編碼雷達(dá)回波，而目前高速采樣保持芯片的動態(tài)范圍小、功耗大，這樣就降低了整個接收機(jī)的動態(tài)范圍，同時增加了系統(tǒng)的功耗。
[0006]雷達(dá)回波的脈沖壓縮有兩種方式:模擬相關(guān)器及基于FPGA的數(shù)字域定點(diǎn)計(jì)算。相關(guān)器的缺點(diǎn)是時間效率低；基于FPGA的數(shù)字域定點(diǎn)計(jì)算的缺點(diǎn)是丟失了部分信息，降低了計(jì)算的動態(tài)范圍。
[0007]在實(shí)現(xiàn)本發(fā)明的過程中， 申請人:發(fā)現(xiàn)上述現(xiàn)有的偽隨機(jī)編碼雷達(dá)系統(tǒng)存在如下技術(shù)缺陷:
[0008](I)偽隨機(jī)編碼雷達(dá)發(fā)射機(jī)的幅度失真與相位失真難以補(bǔ)償、編碼長度固定、靈活性差。
[0009](2)偽隨機(jī)編碼雷達(dá)接收機(jī)的動態(tài)范圍小、功耗大。脈沖壓縮的時間效率低或含有計(jì)算誤差。


【發(fā)明內(nèi)容】

[0010](一)要解決的技術(shù)問題
[0011]鑒于上述技術(shù)問題，本發(fā)明提供了一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)。
[0012](二)技術(shù)方案
[0013]根據(jù)本發(fā)明的一個方面，提供了一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)。該超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)包括:發(fā)射通道100，用于將產(chǎn)生的偽隨機(jī)編碼信號轉(zhuǎn)換為模擬形式，并分為兩路信號，其中經(jīng)第一路信號功率放大后，給雷達(dá)發(fā)射天線150饋電發(fā)射雷達(dá)信號；第一接收通道200，用于采集發(fā)射通道100輸出的兩路信號中的第二路信號，并將采集后的數(shù)字信號輸出至脈沖壓縮模塊400 ;第二接收通道300，用于接收雷達(dá)發(fā)射天線150饋電發(fā)射雷達(dá)信號的回波信號，將其進(jìn)行模數(shù)轉(zhuǎn)換后輸出至脈沖壓縮模塊400 ;以及脈沖壓縮模塊400，用于對第一接收通道200輸入的第二路信號以及第二接收通道300輸入的回波信號進(jìn)行脈沖壓縮，獲得目標(biāo)的脈沖響應(yīng)函數(shù)。
[0014](三)有益效果
[0015]從上述技術(shù)方案可以看出，本發(fā)明超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)具有以下有益效果:
[0016](I)對發(fā)射通道輸出的信號分為兩路，其中一路編碼信號通過天線發(fā)射出去，另一路編碼信號直接被第一接收通道采集作為脈沖壓縮時的參考信號，這樣可以保證兩路信號是在相同的溫度下產(chǎn)生并獲得，從而保證了兩路信號的一致性，進(jìn)而提高脈沖壓縮后的峰值旁瓣比，增大雷達(dá)系統(tǒng)的探測距離與探測概率；
[0017](2)相比于傳統(tǒng)的線性反饋移位寄存器產(chǎn)生偽隨機(jī)編碼信號的方法，該發(fā)明中的偽隨機(jī)編碼信號產(chǎn)生是基于FPGA與高速DAC結(jié)構(gòu)，可以實(shí)時調(diào)整偽隨機(jī)編碼的長度，以達(dá)到發(fā)射不同功率的偽隨機(jī)編碼信號的目的，同時可以獲得不同信噪比。該發(fā)射機(jī)的靈活性高，并能在復(fù)雜的探測環(huán)境下更改發(fā)射的偽隨機(jī)編碼信號的長度，以達(dá)到更好的探測效果;
[0018](3)相比于傳統(tǒng)的高速采樣保持與高速ADC結(jié)構(gòu)，該發(fā)明中的接收機(jī)是基于可編程延時芯片與高分辨率高速ADC的混合采樣結(jié)構(gòu)，具有更大的接收動態(tài)范圍，同時能達(dá)到更高的等效采樣率。另外，該接收機(jī)具有價格低廉的優(yōu)勢；
[0019](4)本發(fā)明中的雷達(dá)回波脈沖壓縮方法還是基于FPGA數(shù)字域計(jì)算，但該計(jì)算是利用FPGA內(nèi)部的大量DSP48E硬核并行計(jì)算，具有更快的處理速度；同時，計(jì)算所獲得的每個脈沖壓縮采樣點(diǎn)為48bit位寬，這樣可以減小計(jì)算誤差，保持更大的計(jì)算動態(tài)范圍。

【專利附圖】

【附圖說明】
[0020]圖1為根據(jù)本發(fā)明實(shí)施例超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)的結(jié)構(gòu)示意圖；
[0021]圖2為圖1所示超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)中偽隨機(jī)編碼信號發(fā)生器的結(jié)構(gòu)示意圖；
[0022]圖3為圖1所示超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)中第一數(shù)模轉(zhuǎn)換器采樣原理的示意圖；
[0023]圖4為圖1所示超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)中脈沖壓縮與計(jì)算模塊的結(jié)構(gòu)示意圖；
[0024]圖5為利用本實(shí)施例超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)進(jìn)行穿墻探測的結(jié)果。
[0025]【本發(fā)明主要元件符號說明】
[0026]100-發(fā)射通道；
[0027]110-偽隨機(jī)編碼信號發(fā)生器；
[0028]111-第一存儲模塊； 112-第二存儲模塊；
[0029]113-第一分時復(fù)用器；114-判斷模塊；
[0030]115-第三存儲模塊； 116-第四存儲模塊；
[0031]117-第二分時復(fù)用器；
[0032]120-第一數(shù)模轉(zhuǎn)換器
[0033]130-功分器；
[0034]140-功率放大器；
[0035]150-雷達(dá)發(fā)射天線；
[0036]200-第一接收通道；
[0037]210-第一放大器；220-第一模數(shù)轉(zhuǎn)換器；
[0038]300-第二接收通道；
[0039]310-雷達(dá)接收天線； 320-帶通濾波器；
[0040]330-第二放大器；340-第二模數(shù)轉(zhuǎn)換器；
[0041 ]400-脈沖壓縮模塊；
[0042]500-同軸電纜。

【具體實(shí)施方式】
[0043]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。需要說明的是，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附圖中未繪示或描述的實(shí)現(xiàn)方式，為所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員所知的形式。另外，雖然本文可提供包含特定值的參數(shù)的示范，但應(yīng)了解，參數(shù)無需確切等于相應(yīng)的值，而是可在可接受的誤差容限或設(shè)計(jì)約束內(nèi)近似于相應(yīng)的值。
[0044]本發(fā)明的目的是提出一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，它包括偽隨機(jī)編碼信號發(fā)生器、數(shù)字接收機(jī)及實(shí)時脈沖壓縮。數(shù)字接收機(jī)有兩個等效采樣接收通道，一個接收通道用于采集發(fā)射的偽隨機(jī)編碼信號，另一個通道用于采集雷達(dá)回波；實(shí)時脈沖壓縮是指利用FPGA內(nèi)部的DSP內(nèi)核來完成時域互相關(guān)的并行計(jì)算。
[0045]在本發(fā)明的一個示例性實(shí)施例中，提供了一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)。圖1為根據(jù)本發(fā)明實(shí)施例超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)的結(jié)構(gòu)示意圖。如圖1所示，本實(shí)施例超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)包括:
[0046]發(fā)射通道100，用于將產(chǎn)生的偽隨機(jī)編碼信號轉(zhuǎn)換為模擬形式，并經(jīng)過功分器130分為兩路信號，其中第一路信號通過功率放大器140放大后，給雷達(dá)發(fā)射天線150饋電；
[0047]第一接收通道200，用于采集發(fā)射通道輸出的兩路信號中的第二路信號，并將采集后的數(shù)字信號輸出至脈沖壓縮模塊；
[0048]第二接收通道300，用于接收回波信號，將其進(jìn)行模數(shù)轉(zhuǎn)換，并將其輸出至脈沖壓縮豐吳塊；
[0049]脈沖壓縮模塊400，用于對第一接收通道200輸入的第二路信號以及第二接收通道300輸入的回波信號進(jìn)行脈沖壓縮，從而獲得目標(biāo)的脈沖響應(yīng)函數(shù)。
[0050]本實(shí)施例中，對發(fā)射通道輸出的信號分為兩路，其中一路編碼信號直接被第一接收通道采集作為脈沖壓縮時的參考信號，另一路編碼信號通過發(fā)射天線輻射出去，這樣可以保證兩路信號是在相同的溫度下產(chǎn)生并獲得，從而保證了兩路信號的一致性，進(jìn)而提高脈沖壓縮后的峰值旁瓣比，增大雷達(dá)系統(tǒng)的探測距離與探測概率。
[0051]以下分別對本實(shí)施例超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)的各個組成部分進(jìn)行詳細(xì)說明。
[0052]請參照圖1，發(fā)射通道100包括:偽隨機(jī)編碼信號發(fā)生器110，用于產(chǎn)生偽隨機(jī)編碼信號；第一數(shù)模轉(zhuǎn)換器120，與偽隨機(jī)編碼信號發(fā)生器相連接，用于將其輸出的偽隨機(jī)編碼信號由數(shù)字形式轉(zhuǎn)換為模擬形式；功分器130，與第一數(shù)模轉(zhuǎn)換器120相連接，用于將其輸出的模擬形式的偽隨機(jī)編碼信號分為兩路信號輸出，該兩路信號中的第一路信號經(jīng)由功率放大器140后，輸送至雷達(dá)發(fā)射天線150饋電。功分器130輸出的第二路信號經(jīng)過同軸電纜500，與第一接收通道的第一放大器210相連接，然后通過第一模數(shù)轉(zhuǎn)換器220轉(zhuǎn)換成數(shù)字信號，并存儲在FPGA中。
[0053]本實(shí)施例中，偽隨機(jī)編碼信號發(fā)生器110由FPGA實(shí)現(xiàn)。該偽隨機(jī)編碼信號發(fā)生器110采用正弦調(diào)制偽隨機(jī)序列的調(diào)制方式:當(dāng)偽隨機(jī)序列為“+I”時，采用正相正弦信號進(jìn)行輸出；當(dāng)偽隨機(jī)序列為“-1”時，采用負(fù)相正弦信號進(jìn)行輸出，如表1所示。
[0054]表1
[0055]

【權(quán)利要求】
1.一種超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，包括: 發(fā)射通道(100)，用于將產(chǎn)生的偽隨機(jī)編碼信號轉(zhuǎn)換為模擬形式，并分為兩路信號，其中經(jīng)第一路信號功率放大后，給雷達(dá)發(fā)射天線(150)饋電發(fā)射雷達(dá)信號； 第一接收通道(200)，用于采集所述發(fā)射通道(100)輸出的兩路信號中的第二路信號，并將采集后的數(shù)字信號輸出至脈沖壓縮模塊(400)； 第二接收通道(300)，用于接收雷達(dá)發(fā)射天線(150)饋電發(fā)射雷達(dá)信號的回波信號，將其進(jìn)行模數(shù)轉(zhuǎn)換后輸出至脈沖壓縮模塊(400);以及 脈沖壓縮模塊(400)，用于對所述第一接收通道(200)輸入的第二路信號以及第二接收通道(300)輸入的回波信號進(jìn)行脈沖壓縮，獲得目標(biāo)的脈沖響應(yīng)函數(shù)。
2.根據(jù)權(quán)利要求1所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述發(fā)射通道(100)包括: 偽隨機(jī)編碼信號發(fā)生器(110)，用于產(chǎn)生偽隨機(jī)編碼信號； 第一數(shù)模轉(zhuǎn)換器(120)，與所述偽隨機(jī)編碼信號發(fā)生器(110)相連接，用于將其輸出的偽隨機(jī)編碼信號由數(shù)字形式轉(zhuǎn)換為模擬形式； 功分器(130)，與所述第一數(shù)模轉(zhuǎn)換器(120)相連接，用于將其輸出的模擬形式的偽隨機(jī)編碼信號分為兩路信號輸出，該兩路信號中的第一路信號經(jīng)由功率放大器(140)后，輸送至雷達(dá)發(fā)射天線(150)饋電發(fā)射雷達(dá)信號；第二路信號輸出至第一接收通道(200)。
3.根據(jù)權(quán)利要求2所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述偽隨機(jī)編碼信號發(fā)生器(110)采用正弦調(diào)制偽隨機(jī)序列的調(diào)制方式:當(dāng)偽隨機(jī)序列為“+I”時，采用正相正弦信號進(jìn)行輸出；當(dāng)偽隨機(jī)序列為“-1”時，采用負(fù)相正弦信號進(jìn)行輸出。
4.根據(jù)權(quán)利要求3所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述偽隨機(jī)編碼信號發(fā)生器(110)包括: 第二存儲模塊(112)，用于存儲不同編碼長度的偽隨機(jī)序列； 第三存儲模塊(115)，用于存儲偽隨機(jī)序列“+I”對應(yīng)的單周期正相正弦信號； 第四存儲模塊116，用于存儲偽隨機(jī)序列“-1”對應(yīng)的單周期反相正弦信號； 第一存儲模塊(111)，其為一查找表的形式，用于根據(jù)接收的編碼長度指令選擇所述第二存儲模塊(112)中對應(yīng)長度的偽隨機(jī)序列； 第一分時復(fù)用模塊(113)，與所述第二存儲模塊(112)相連接，用于與選擇編碼長度指令相一致的偽隨機(jī)序列依次通過，進(jìn)入判斷模塊(114): 判斷模塊(114)，與所述分時復(fù)用器(113)相連接，用于判斷當(dāng)前偽隨機(jī)序列的值，如果當(dāng)前值為“+1”，則使能第三存儲模塊(115)，即輸出單個正相正弦信號；如果當(dāng)前值為“-1”，則使能第四存儲模塊(116)，即輸出單個反相正弦信號；以及 第二分時復(fù)用模塊(117)，與所述第三存儲模塊(115)和第四存儲模塊(116)相連接，用于選擇與當(dāng)前序列值對應(yīng)的單周期正相或反相的正弦信號通過，并送入第一數(shù)模轉(zhuǎn)換器(120)進(jìn)行數(shù)模轉(zhuǎn)換。
5.根據(jù)權(quán)利要求4所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述偽隨機(jī)編碼信號發(fā)生器(I1)由FPGA芯片實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求5所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于: 所述脈沖壓縮模塊(400)，用于將所述第一接收通道(200)輸入的發(fā)射信號s(n)，n =0,1,2...,N-1與第二接收通道輸入的回波信號為y(m)，m = 0,1,2,...,M-1進(jìn)行如下互相關(guān)運(yùn)算，進(jìn)而得到目標(biāo)的脈沖相應(yīng)函數(shù):

N — I'
R(k) = [ s(n)v(n + k、,k = 0,1,2,..M — I
?=? 其中，R(k)為發(fā)射信號 s(n)，n = 0,1,2...,N-1 和回波信號為 y (m)，m = 0，1，2，...，M-1互相關(guān)函數(shù)。
7.根據(jù)權(quán)利要求6所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述脈沖壓縮模塊包括N個DSP硬核； 每個DSP硬核包括乘法器、加法器和D觸發(fā)器，DSP硬核運(yùn)行的時鐘為fDSP ； 由第一接收通道輸入的發(fā)射信號s (η)的N個采樣點(diǎn)分別作為N個DSP硬核中乘法器的乘數(shù)；由第二接收通道輸入的雷達(dá)回波y(m)的M個采樣點(diǎn)以時鐘fDSP的速度順序地作為N個DSP硬核中乘法器的被乘數(shù)； 對于第一個DSP硬核中的加法器而言，其第二輸入端的輸入值為0，對于第N個DSP硬核中的加法器而言，其輸出端通過D觸發(fā)器后連接至所述脈沖壓縮模塊的輸出端，對于除第一個DSP硬核及第N個DSP硬核之外的內(nèi)核，其加法器的輸出端通過D觸發(fā)器后連接至下一級DSP硬核中加法器的第二輸入端。
8.根據(jù)權(quán)利要求7所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述脈沖壓縮模塊(400)同樣由所述FPGA芯片實(shí)現(xiàn)。
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述第一接收通道(200)包括: 第一放大器(210)，與所述功分器(130)相連接，用于接收其輸出的第二路信號，并對其進(jìn)行信號放大； 第一模數(shù)轉(zhuǎn)換器(220)，與所述第一放大器(210)相連接，用于將放大后的信號進(jìn)行模數(shù)轉(zhuǎn)換，并將其輸出至所述脈沖壓縮模塊(400)。
10.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的超寬帶偽隨機(jī)編碼雷達(dá)系統(tǒng)，其特征在于，所述第二接收通道(300)包括: 雷達(dá)接收天線(310)，用于接收所述雷達(dá)發(fā)射天線150饋電發(fā)射雷達(dá)信號后的回波信號; 帶通濾波器(320)，與所述雷達(dá)接收天線(310)相連接，用于對所述雷達(dá)接收天線接收的回波信號進(jìn)行濾波； 第二放大器(330)，與所述帶通濾波器(320)相連接，用于放大濾波后的回波信號；以及 第二模數(shù)轉(zhuǎn)換器(340)，與所述第二放大器(330)相連接，用于將放大后的回波信號由模擬形式轉(zhuǎn)換為數(shù)字形式，并將其輸出至所述脈沖壓縮模塊(400)。
【文檔編號】G01S7/28GK104199025SQ201410477808
【公開日】2014年12月10日 申請日期:2014年9月18日 優(yōu)先權(quán)日:2014年9月18日
【發(fā)明者】方廣有, 夏正歡, 張群英, 葉盛波, 陳潔, 陰和俊 申請人:中國科學(xué)院電子學(xué)研究所