對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法
【專利摘要】本發(fā)明提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法，所述測(cè)試結(jié)構(gòu)至少包括形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)、第一接觸線結(jié)構(gòu)，第一金屬條結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第二金屬條結(jié)構(gòu)、及層間電介質(zhì)。本發(fā)明可以快速有效地檢測(cè)位于金屬化層之下的多晶硅結(jié)構(gòu)及接觸線之間層間電介質(zhì)的可靠性；本發(fā)明的測(cè)試結(jié)構(gòu)是與晶圓上受測(cè)試的集成電路器件一同形成的，不需要額外的掩膜版；本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路設(shè)計(jì)相兼容，遵循集成電路中的最小設(shè)計(jì)準(zhǔn)則，且本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路的器件尺寸設(shè)計(jì)要求一致，可以真實(shí)反應(yīng)器件中層間電介質(zhì)的可靠性；本發(fā)明的測(cè)試結(jié)構(gòu)可以形成在晶圓切割道處，不占用形成集成電路器件的芯片的面積。
【專利說(shuō)明】對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路領(lǐng)域，涉及一種測(cè)試互連結(jié)構(gòu)可靠性的結(jié)構(gòu)和方法，特別是涉及一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法。
【背景技術(shù)】
[0002]集成電路已經(jīng)從制造于單個(gè)硅芯片上的屈指可數(shù)的互連器件發(fā)展到上百萬(wàn)的器件。常規(guī)集成電路所提供的性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超出最初的想象。為了提高復(fù)雜度和電路密度(即能夠封裝于給定芯片面積中的器件的數(shù)量)，最小的器件特征尺寸(也稱為器件“幾何尺寸”)已隨著每代集成電路而變得越來(lái)越小。
[0003]由于集成電路制造中所使用的每個(gè)工藝均具有限度，因此，將器件制造得更小是非常有挑戰(zhàn)性的。集成電路中，作為常規(guī)隔離應(yīng)用的淺溝道隔離(Shallow TrenchIsolation, STI)也在不斷地向更小的尺寸發(fā)展，而較差的隔離會(huì)引發(fā)集成電路中工藝冗余不足，從而導(dǎo)致集成電路可靠性性能下降，器件也將無(wú)法正常工作。因此集成電路中的隔離的可靠性越來(lái)越成為決定集成電路有效的重要指標(biāo)之一，尤其是多晶硅結(jié)構(gòu)(poly)與接觸線(contact)之間的隔離的可靠性性能。
[0004]在集成電路器件結(jié)構(gòu)中，層間電介質(zhì)(Inter Layer Dielectric, ILD)是指金屬間的絕緣層，一般由SiO2等非導(dǎo)電性材料組成，其作用是使同層或異層電路結(jié)構(gòu)之間相互隔離。層間電介質(zhì)的可靠性對(duì)于半導(dǎo)體器件的性能是至關(guān)重要的，通常要求其在長(zhǎng)時(shí)間或特定的工作條件下具有良好的抗擊穿性能。
[0005]因此，目前采用測(cè)試結(jié)構(gòu)對(duì)預(yù)計(jì)在施加了電位差的器件中的層間電介質(zhì)進(jìn)行可靠性估計(jì)的測(cè)試，該測(cè)試包括在芯片表面上向測(cè)試結(jié)構(gòu)施加電壓。這些測(cè)試結(jié)構(gòu)并不是打算用于在芯片的實(shí)際工作中運(yùn)行的，其存在僅僅是為了使得能夠施加電壓以對(duì)預(yù)計(jì)會(huì)發(fā)生的不期望的層間電介質(zhì)擊穿情況進(jìn)行評(píng)估，從而進(jìn)行層間電介質(zhì)的可靠性檢測(cè)。
[0006]對(duì)于多晶硅結(jié)構(gòu)(poly)與接觸線(contact)之間的層間電介質(zhì)的可靠性測(cè)試，目前無(wú)法在芯片的成品率測(cè)試(Circuit Probing)中進(jìn)行檢測(cè)，原因在于芯片成品率測(cè)試中只能通過(guò)功能測(cè)試檢測(cè)出影響芯片工作的功能性問(wèn)題(例如意外導(dǎo)通)，因此，只能依據(jù)產(chǎn)品級(jí)可靠性測(cè)試(Product Reliability Test),即對(duì)經(jīng)過(guò)封裝后的晶圓進(jìn)行測(cè)試,來(lái)驗(yàn)證層間電介質(zhì)的可靠性，不僅耗時(shí)而且會(huì)導(dǎo)致成本提升。
[0007]為了降低成本及減少耗時(shí)，現(xiàn)有的測(cè)試結(jié)構(gòu)多數(shù)采用制程級(jí)的可靠性測(cè)試(ProcessReliability Test),如專利(申請(qǐng)?zhí)?CN200810033131.4)是對(duì)金屬化層中位于金屬條間的層間電介質(zhì)進(jìn)行可靠性測(cè)試，但這種測(cè)試結(jié)構(gòu)無(wú)法用于對(duì)位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間的層間電介質(zhì)進(jìn)行可靠性測(cè)試，換言之，現(xiàn)有的晶圓級(jí)可靠性測(cè)試(Wafer Level ProcessReliability Test),無(wú)法測(cè)試位于金屬化層之下的的層間電介質(zhì)的可靠性，其中，所述層間電介質(zhì)是位于多晶娃結(jié)構(gòu)(poly)與接觸線(contact)之間的層間電介質(zhì)，且所述多晶硅結(jié)構(gòu)及接觸線位于所述金屬化層之下。
【發(fā)明內(nèi)容】

[0008]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法，用于填補(bǔ)現(xiàn)有技術(shù)中對(duì)位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間的層間電介質(zhì)進(jìn)行可靠性測(cè)試的空缺。
[0009]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括:
[0010]形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)；
[0011]第一接觸線結(jié)構(gòu)，一端連接于所述襯底上的絕緣介質(zhì)結(jié)構(gòu)；
[0012]第一金屬條結(jié)構(gòu)，連接于所述第一接觸線結(jié)構(gòu)的另一端，所述第一金屬條結(jié)構(gòu)用于連接偏置電壓；
[0013]第二接觸線結(jié)構(gòu)，一端連接于所述多晶硅結(jié)構(gòu)；
[0014]第二金屬條結(jié)構(gòu)，連接于所述第二接觸線結(jié)構(gòu)的另一端，所述第二金屬條結(jié)構(gòu)用于連接偏置電壓；其中，相鄰的第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間的距離大于相鄰的第一接觸線結(jié)與多晶硅結(jié)構(gòu)之間的距離；
[0015]層間電介質(zhì)，覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上，且所述層間電介質(zhì)中形成有所述的第一接觸線結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第一金屬條結(jié)構(gòu)及第二金屬條結(jié)構(gòu)，其中，所述層間電介質(zhì)至少使所述多晶硅結(jié)構(gòu)和第一接觸線結(jié)構(gòu)之間、所述第一接觸線結(jié)構(gòu)和第二接觸線結(jié)構(gòu)之間、及第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間形成隔離；
[0016]所述測(cè)試結(jié)構(gòu)對(duì)位于所述多晶硅結(jié)構(gòu)與第一接觸線結(jié)構(gòu)之間的層間電介質(zhì)進(jìn)行檢測(cè)。
[0017]可選地，所述測(cè)試結(jié)構(gòu)位于晶圓的切割道處。
[0018]可選地，所述測(cè)試結(jié)構(gòu)還包括連接所述第一金屬條結(jié)構(gòu)一端的第一墊片和連接所述第二金屬條結(jié)構(gòu)一端的第二墊片，其中，所述第一墊片和第二墊片用于連接偏置電壓。
[0019]可選地，所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)均為梳齒狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)。
[0020]可選地，所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)均為直線狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)。
[0021]可選地，所述第一金屬條結(jié)構(gòu)包括至少兩條第一金屬條，其中，所述第一墊片在橫向上的寬度大于所述的至少兩條第一金屬條在所述層間電介質(zhì)中橫向排列的寬度。
[0022]可選地，所述第二金屬條結(jié)構(gòu)包括至少兩條第二金屬條，其中，所述第二墊片在橫向上的寬度大于所述的至少兩條第二金屬條在所述層間電介質(zhì)中橫向排列的寬度。
[0023]可選地，所述第一接觸線結(jié)構(gòu)包括至少兩條第一接觸線，且各該第一接觸線之間形成有用于隔離的層間電介質(zhì)；所述第二接觸線結(jié)構(gòu)包括至少兩條第二接觸線，且各該第二接觸線之間形成有用于隔離的層間電介質(zhì)。
[0024]可選地，所述測(cè)試結(jié)構(gòu)還包括形成于襯底上的有源區(qū)，其中，形成于所述有源區(qū)上的多晶硅柵極為所述多晶硅結(jié)構(gòu)，對(duì)所述有源區(qū)進(jìn)行隔離的隔離結(jié)構(gòu)為所述絕緣介質(zhì)結(jié)構(gòu)，所述第一接觸線結(jié)構(gòu)的一端連接于所述隔離結(jié)構(gòu)，所述第二接觸線結(jié)構(gòu)一端連接于所述多晶硅柵極，所述層間電介質(zhì)覆蓋于所述有源區(qū)、隔離結(jié)構(gòu)及多晶硅柵極上。
[0025]可選地，所述測(cè)試結(jié)構(gòu)還包括位于所述有源區(qū)及多晶硅柵極之間的柵介質(zhì)層。[0026]可選地，所述測(cè)試結(jié)構(gòu)還包括形成在所述柵介質(zhì)層和多晶硅柵極側(cè)面的側(cè)墻結(jié)構(gòu)。
[0027]本發(fā)明還提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試方法，所述測(cè)試方法至少包括以下步驟:
[0028]I)提供一測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括:形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)、一端連接于所述絕緣介質(zhì)結(jié)構(gòu)的第一接觸線結(jié)構(gòu)，與所述第一接觸線結(jié)構(gòu)另一端相連接的第一金屬條結(jié)構(gòu)、一端連接于所述多晶硅結(jié)構(gòu)的第二接觸線結(jié)構(gòu)，與所述第二接觸線結(jié)構(gòu)另一端相連接的第二金屬條結(jié)構(gòu)、覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上且形成有所述第一接觸線結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第一金屬條結(jié)構(gòu)及第二金屬條結(jié)構(gòu)的層間電介質(zhì)；
[0029]2)向所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)施加偏置電壓，并檢測(cè)所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)的讀出值，從而對(duì)位于所述多晶硅結(jié)構(gòu)及第一接觸線結(jié)構(gòu)之間的層間電介質(zhì)進(jìn)行檢測(cè)。
[0030]可選地，所述偏置電壓為以恒定步驟升高的電壓。
[0031]可選地，所述偏置電壓為恒定電壓；所述測(cè)試結(jié)構(gòu)所在的環(huán)境溫度范圍是80?150。。。
[0032]如上所述，本發(fā)明的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法，具有以下有益效果:相對(duì)于現(xiàn)有技術(shù)的晶圓可靠性測(cè)試，本發(fā)明可以快速有效地檢測(cè)位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間層間電介質(zhì)的可靠性；同時(shí)，本發(fā)明的測(cè)試結(jié)構(gòu)是與晶圓上受測(cè)試的集成電路器件一同形成的，因此不需要額外的掩膜版；進(jìn)一步，本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路設(shè)計(jì)相兼容，遵循集成電路中的最小設(shè)計(jì)準(zhǔn)則，且本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路的器件尺寸設(shè)計(jì)要求一致，可以真實(shí)反應(yīng)器件中層間電介質(zhì)的可靠性；而且，本發(fā)明的測(cè)試結(jié)構(gòu)可以形成在晶圓切割道處，不占用形成集成電路器件的芯片的面積。
【專利附圖】

【附圖說(shuō)明】
[0033]圖1顯示為本發(fā)明對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)的一種實(shí)施例的俯視圖。
[0034]圖2顯示為圖1沿A-A方向的截面結(jié)構(gòu)示意圖。
[0035]圖3顯示為本發(fā)明對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)的一種改進(jìn)的實(shí)施例的俯視圖。
[0036]圖4顯示為圖3沿A-A方向的截面結(jié)構(gòu)示意圖。
[0037]圖5顯示為圖3沿B-B方向的截面結(jié)構(gòu)示意圖。
[0038]圖6顯示為本發(fā)明對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)中第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)為梳齒狀條形結(jié)構(gòu)時(shí)測(cè)試結(jié)構(gòu)的俯視圖。
[0039]元件標(biāo)號(hào)說(shuō)明
[0040]I 有源區(qū)
[0041]2 隔離結(jié)構(gòu)
[0042]31 柵介質(zhì)層
[0043]32 多晶硅柵極[0044]41第一接觸線結(jié)構(gòu)
[0045]42第二接觸線結(jié)構(gòu)
[0046]51第一金屬條結(jié)構(gòu)
[0047]52第二金屬條結(jié)構(gòu)
[0048]6層間電介質(zhì)
[0049]71第一墊片
[0050]72第二墊片
【具體實(shí)施方式】
[0051]以下由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，熟悉此技術(shù)的人士可由本說(shuō)明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。
[0052]請(qǐng)參閱圖1至圖6。須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說(shuō)明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書中所引用的如“上”、“下”、“左”、“右”、“中間”及“一”等的用語(yǔ)，亦僅為便于敘述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變 更技術(shù)內(nèi)容下，當(dāng)亦視為本發(fā)明可實(shí)施的范疇。
[0053]實(shí)施例一
[0054]如圖1至圖2所示，本發(fā)明提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括:形成于襯底(未圖示)上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)、第一接觸線結(jié)構(gòu)41、第一金屬條結(jié)構(gòu)51、第二接觸線結(jié)構(gòu)42、第二金屬條結(jié)構(gòu)52、和層間電介質(zhì)6。其中，所述層間電介質(zhì)6、第一接觸線結(jié)構(gòu)41、第二接觸線結(jié)構(gòu)42、第一金屬條結(jié)構(gòu)51、第二金屬條結(jié)構(gòu)52和多晶硅結(jié)構(gòu)的尺寸均遵循集成電路中的設(shè)計(jì)準(zhǔn)則，且所述第一接觸線結(jié)構(gòu)41與多晶硅結(jié)構(gòu)之間的距離遵循集成電路中的最小設(shè)計(jì)準(zhǔn)則，所述第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52相當(dāng)于集成電路中的金屬化層。所述測(cè)試結(jié)構(gòu)對(duì)位于所述多晶硅結(jié)構(gòu)與第一接觸線結(jié)構(gòu)41之間的層間電介質(zhì)6的隔離作用進(jìn)行檢測(cè)。
[0055]需要指出的是，在本實(shí)施例一中，以場(chǎng)效應(yīng)晶體管為例進(jìn)行說(shuō)明，具體地，則所述測(cè)試結(jié)構(gòu)還包括形成于襯底上的有源區(qū)1，其中，形成于所述有源區(qū)I上的多晶硅柵極32為所述多晶硅結(jié)構(gòu)，對(duì)所述有源區(qū)I進(jìn)行隔離的隔離結(jié)構(gòu)2為所述絕緣介質(zhì)結(jié)構(gòu)，所述有源區(qū)I及多晶硅柵極32之間還形成有柵介質(zhì)層31，優(yōu)選的，所述柵介質(zhì)層31和多晶硅柵極32的側(cè)面還形成有側(cè)墻結(jié)構(gòu)(未圖示)。此時(shí)，本實(shí)施例一中的測(cè)試結(jié)構(gòu)對(duì)位于所述多晶硅柵極32與第一接觸線結(jié)構(gòu)41之間的層間電介質(zhì)6的隔離作用進(jìn)行檢測(cè)。
[0056]需要說(shuō)明的是，由于測(cè)試結(jié)構(gòu)并不是打算用于在芯片的實(shí)際工作中運(yùn)行的，其存在僅僅是為了使得能夠施加電壓以對(duì)預(yù)計(jì)會(huì)發(fā)生的不期望的層間電介質(zhì)擊穿情況進(jìn)行評(píng)估，從而進(jìn)行層間電介質(zhì)的可靠性測(cè)試。因此，本發(fā)明的測(cè)試結(jié)構(gòu)中的組件在材料、形成的工藝條件等方面均和受測(cè)試的集成電路器件的各該組件一致；且本發(fā)明的測(cè)試結(jié)構(gòu)是與晶圓上受測(cè)試的集成電路器件一同形成，不需要額外的掩膜版；同時(shí)，本發(fā)明的測(cè)試結(jié)構(gòu)可以位于晶圓切割道處，并不占用形成集成電路器件的芯片面積。[0057]如圖2所示，在本實(shí)施例一中，所述隔離結(jié)構(gòu)2為淺溝道隔離(STI)，但并不局限于此，在另一實(shí)施例中，所述隔離結(jié)構(gòu)還可以為絕緣介質(zhì)隔離。
[0058]如圖1及圖2所示，在本實(shí)施例一中，所述層間電介質(zhì)6覆蓋于所述有源區(qū)1、隔離結(jié)構(gòu)2及多晶硅柵極32上，且所述層間電介質(zhì)6形成有所述第一接觸線結(jié)構(gòu)41、第二接觸線結(jié)構(gòu)42、第一金屬條結(jié)構(gòu)51及第二金屬條結(jié)構(gòu)52，其中，所述層間電介質(zhì)6至少使所述多晶硅柵極32和第一接觸線結(jié)構(gòu)41之間、所述第一接觸線結(jié)構(gòu)41和第二接觸線結(jié)構(gòu)42之間、及第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52之間形成隔離。
[0059]如圖1及圖2所示，在本實(shí)施例一中，所述第一接觸線結(jié)構(gòu)41的一端連接于所述隔離結(jié)構(gòu)3，所述第一接觸線結(jié)構(gòu)41的另一端連接于所述第一金屬條結(jié)構(gòu)51，且所述第一金屬條結(jié)構(gòu)51用于連接偏置電壓。優(yōu)選的,所述第一金屬條結(jié)構(gòu)一端連接有第一墊片(未圖示)，此時(shí)，所述第一墊片用于連接偏置電壓。所述第一金屬條結(jié)構(gòu)51的材料為鋁，所述第一接觸線結(jié)構(gòu)41的材料銅，但并不局限于此，在另一實(shí)施例中，所述第一接觸線結(jié)構(gòu)41的材料還可以為鋁。
[0060]需要指出的是，所述第一接觸線結(jié)構(gòu)41包括至少兩條第一接觸線，且各該第一接觸線之間形成有用于隔離的層間電介質(zhì)6 ;為了保證所述至少兩條第一接觸線與隔離結(jié)構(gòu)2連接的需要，所述隔離結(jié)構(gòu)2在橫向上的寬度大于所述的至少兩條第一接觸線在所述層間電介質(zhì)6中橫向排列的寬度。具體地，在本實(shí)施例一中，所述第一接觸線結(jié)構(gòu)41包括兩條第一接觸線，則所述隔離結(jié)構(gòu)2在橫向上的寬度大于所述的兩條第一接觸線在所述層間電介質(zhì)6中橫向排列的寬度，其中，所述兩條第一接觸線在所述層間電介質(zhì)6中橫向排列的寬度也包括位于兩條第一接觸線之間的層間電介質(zhì)6的寬度，優(yōu)選的，如圖2所示，在本實(shí)施例一中，所述測(cè)試結(jié)構(gòu)的隔離結(jié)構(gòu)2寬度為集成電路器件中的隔離結(jié)構(gòu)的2?3倍，以利于多條所述第一接觸線的實(shí)施。
[0061]如圖1及圖2所示，所述第二接觸線結(jié)構(gòu)42 —端連接于所述多晶硅柵極32，所述第二接觸線結(jié)構(gòu)42的另一端連接于所述第二金屬條結(jié)構(gòu)52，且所述第二金屬條結(jié)構(gòu)52用于連接偏置電壓。優(yōu)選的，所述第二金屬條結(jié)構(gòu)一端連接有第二墊片(未圖示)，此時(shí)，所述第二墊片用于連接偏置電壓。所述第二金屬條結(jié)構(gòu)52的材料為鋁，所述第二接觸線結(jié)構(gòu)42的材料為銅，但并不局限于此，在另一實(shí)施例中，所述第二接觸線結(jié)構(gòu)42的材料還可以為招。
[0062]需要指出的是，所述第二接觸線結(jié)構(gòu)42包括至少兩條第二接觸線，且各該第二接觸線之間形成有用于隔離的層間電介質(zhì)6 ;為了保證所述至少兩條第二接觸線與多晶硅柵極32連接的需要，所述多晶硅柵極32在橫向上的寬度大于所述的至少兩條第二接觸線在所述層間電介質(zhì)6中橫向排列的寬度。具體地，在本實(shí)施例一中，所述第二接觸線結(jié)構(gòu)42包括兩條第一接觸線，則所述多晶硅柵極32在橫向上的寬度大于所述兩條第二接觸線在所述層間電介質(zhì)6中橫向排列的寬度，其中，所述兩條第二接觸線在所述層間電介質(zhì)6中橫向排列的寬度也包括位于兩條第二接觸線之間的層間電介質(zhì)6的寬度，優(yōu)選的，如圖2所示，在本實(shí)施例一中，所述測(cè)試結(jié)構(gòu)的多晶硅柵極32寬度為集成電路器件中的多晶硅柵極的2?3倍，以利于多條所述第二接觸線的實(shí)施。
[0063]圖1和圖2顯示的測(cè)試結(jié)構(gòu)可以快速有效地檢測(cè)多晶硅柵極32與第一接觸線結(jié)構(gòu)41之間層間電介質(zhì)6 (如圖2中橢圓虛線框所示)的可靠性，即相當(dāng)于檢測(cè)集成電路中位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間層間電介質(zhì)的可靠性。為了使本發(fā)明的測(cè)試結(jié)構(gòu)用于層間電介質(zhì)的可靠性測(cè)試能夠符合真實(shí)的半導(dǎo)體器件工作所需的條件，本發(fā)明還存在以下改進(jìn)。
[0064]如圖3至圖5所示，在改進(jìn)的本實(shí)施例中，所述第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52均為直線狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)，即所述第一金屬條結(jié)構(gòu)51與第二金屬條結(jié)構(gòu)52分別兩兩相鄰、互相交錯(cuò)，形成手指交錯(cuò)叉攏的形狀。
[0065]但并不局限于此,在另一實(shí)施例中，如圖6所不,所述第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52還可以均為梳齒狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)，進(jìn)一步，當(dāng)測(cè)試結(jié)構(gòu)還包括第一墊片71和第二墊片72且同時(shí)位于切割道時(shí)，所述梳齒狀的第一金屬條結(jié)構(gòu)51和第一墊片71、以及第二金屬條結(jié)構(gòu)52和第二墊片72在橫向上的寬度需要分別小于切割道的寬度。
[0066]如圖3至圖5所示，所述第一金屬條結(jié)構(gòu)51包括至少兩條第一金屬條，所述測(cè)試結(jié)構(gòu)還包括連接所述第一金屬條結(jié)構(gòu)51 —端的第一墊片71，此時(shí)，所述第一墊片71用于連接偏置電壓從而為所述第一金屬條結(jié)構(gòu)51提供該偏置電壓，其中，為了保證所述至少兩條第一金屬條與第一墊片71連接的需要，所述第一墊片71在橫向上的寬度大于所述的至少兩條第一金屬條在所述層間電介質(zhì)中6橫向排列的寬度，同時(shí)，由于本改進(jìn)的實(shí)施例的測(cè)試結(jié)構(gòu)又可以位于晶圓切割道處，當(dāng)測(cè)試結(jié)構(gòu)位于切割道時(shí)，則所述第一墊片71在橫向上的寬度小于所述切割道的寬度。
[0067]如圖3至圖5所示，所述第二金屬條結(jié)構(gòu)52包括至少兩條第二金屬條，所述測(cè)試結(jié)構(gòu)還包括連接所述第二金屬條結(jié)構(gòu)52 —端的第一墊片72，此時(shí)，所述第二墊片72用于連接偏置電壓從而為所述第二金屬條結(jié)構(gòu)52提供該偏置電壓，其中，為了保證所述至少兩條第二金屬條與第二墊片72連接的需要，所述第二墊片72在橫向上的寬度大于所述的至少兩條第二金屬條在所述層間電介質(zhì)中6橫向排列的寬度，同時(shí)，由于本改進(jìn)的實(shí)施例的測(cè)試結(jié)構(gòu)又可以位于晶圓切割道處，當(dāng)測(cè)試結(jié)構(gòu)位于切割道時(shí)，則所述第二墊片72在橫向上的寬度小于所述切割道的寬度。
[0068]需要特殊說(shuō)明的是，如圖5所示，所述第二接觸線結(jié)構(gòu)42還包括第二接觸線陣列的情況。
[0069]圖3至圖5顯示的測(cè)試結(jié)構(gòu)可以快速有效地檢測(cè)多晶硅柵極32與第一接觸線結(jié)構(gòu)41之間層間電介質(zhì)6 (如圖4中橢圓虛線框所示)的可靠性，即相當(dāng)于檢測(cè)集成電路中位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間層間電介質(zhì)的可靠性。
[0070]本發(fā)明的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，可以快速有效地檢測(cè)位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間層間電介質(zhì)的可靠性；同時(shí)，本發(fā)明的測(cè)試結(jié)構(gòu)是與晶圓上受測(cè)試的集成電路器件一同形成的，因此不需要額外的掩膜版；進(jìn)一步，本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路設(shè)計(jì)相兼容，遵循集成電路中的最小設(shè)計(jì)準(zhǔn)則，且本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路的器件尺寸設(shè)計(jì)要求一致，可以真實(shí)反應(yīng)器件中層間電介質(zhì)的可靠性；而且，本發(fā)明的測(cè)試結(jié)構(gòu)形成在晶圓切割道處，不占用形成集成電路器件的芯片的面積。
[0071]實(shí)施例二
[0072]本發(fā)明還提供一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試方法，所述測(cè)試方法至少包括以下步驟:[0073]I)提供一測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括:形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)、一端連接于所述絕緣介質(zhì)結(jié)構(gòu)的第一接觸線結(jié)構(gòu)41,與所述第一接觸線結(jié)構(gòu)41另一端相連接的第一金屬條結(jié)構(gòu)51、一端連接于所述多晶硅結(jié)構(gòu)的第二接觸線結(jié)構(gòu)42，與所述第二接觸線結(jié)構(gòu)42另一端相連接的第二金屬條結(jié)構(gòu)52、覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上且形成有所述第一接觸線結(jié)構(gòu)41、第二接觸線結(jié)構(gòu)42、第一金屬條結(jié)構(gòu)51及第二金屬條結(jié)構(gòu)52的層間電介質(zhì)6 ；
[0074]2)向所述第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52施加偏置電壓,并檢測(cè)所述第一金屬條結(jié)構(gòu)51和第二金屬條結(jié)構(gòu)52的讀出值,從而對(duì)位于所述多晶娃結(jié)構(gòu)及第一接觸線結(jié)構(gòu)41之間的層間電介質(zhì)6的隔離的可靠性進(jìn)行檢測(cè)。
[0075]需要說(shuō)明的是，在本實(shí)施例二的測(cè)試方法中提供的測(cè)試結(jié)構(gòu)與實(shí)施例一所描述的一致，即也是以場(chǎng)效應(yīng)晶體管為例進(jìn)行說(shuō)明本發(fā)明的測(cè)試方法，其中，所述測(cè)試結(jié)構(gòu)的具體描述請(qǐng)參閱實(shí)施例一，在此不再一一贅述。
[0076]對(duì)于層間電介質(zhì)的可靠性的檢測(cè)可應(yīng)用升壓法(Vramp methodology)和基于時(shí)間的介電質(zhì)擊穿電壓(Time Dependent Dielectric Breakdown, TDDB)方法。
[0077]所述升壓法是對(duì)層間電介質(zhì)兩端(即所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu))施加以恒定步驟升高的電壓，同時(shí)不斷檢測(cè)出電流讀出值，當(dāng)電壓升高到一定程度，層間電介質(zhì)被擊穿，然后根據(jù)此過(guò)程中記錄的相應(yīng)讀出值數(shù)據(jù)，對(duì)受測(cè)試的層間電介質(zhì)的可靠性進(jìn)行評(píng)估。這種檢測(cè)結(jié)果通常還可以反映出材料中的缺陷數(shù)量。
[0078]所述基于時(shí)間的介電質(zhì)擊穿電壓(TDDB)是當(dāng)所述測(cè)試結(jié)構(gòu)處于環(huán)境溫度范圍是80?150°C時(shí)，對(duì)所述測(cè)試結(jié)構(gòu)(即對(duì)所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu))上加一個(gè)恒定的高電壓，同時(shí)不斷檢測(cè)出電流讀出值。在經(jīng)過(guò)一段時(shí)間之后，如果偵測(cè)到的介質(zhì)層漏電(電流讀出值)超過(guò)某個(gè)既定值時(shí)，則認(rèn)為該介質(zhì)層已經(jīng)失效，記錄下該時(shí)間點(diǎn)，它既為此個(gè)測(cè)試樣品的失效時(shí)間(Time to Failure，TTF)，基于大量樣品的失效時(shí)間TTF值，可以通過(guò)模型計(jì)算得到受測(cè)試結(jié)構(gòu)對(duì)應(yīng)的介質(zhì)層在一般工作條件下的實(shí)際使用壽命(lifetime)，從而對(duì)受測(cè)試的層間電介質(zhì)的可靠性進(jìn)行評(píng)估。
[0079]綜上所述，本發(fā)明的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)及測(cè)試方法，具有以下有益效果:相對(duì)于現(xiàn)有技術(shù)的晶圓可靠性測(cè)試，本發(fā)明可以快速有效地檢測(cè)位于金屬化層之下的多晶硅結(jié)構(gòu)與接觸線之間層間電介質(zhì)的可靠性；同時(shí)，本發(fā)明的測(cè)試結(jié)構(gòu)是與晶圓上受測(cè)試的集成電路器件一同形成的，因此不需要額外的掩膜版；進(jìn)一步，本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路設(shè)計(jì)相兼容，遵循集成電路中的最小設(shè)計(jì)準(zhǔn)則，且本發(fā)明的測(cè)試結(jié)構(gòu)與集成電路的器件尺寸設(shè)計(jì)要求一致，可以真實(shí)反應(yīng)器件中層間電介質(zhì)的可靠性；而且，本發(fā)明的測(cè)試結(jié)構(gòu)可以形成在晶圓切割道處，不占用形成集成電路器件的芯片的面積。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0080]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)至少包括: 形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)； 第一接觸線結(jié)構(gòu)，一端連接于所述襯底上的絕緣介質(zhì)結(jié)構(gòu)； 第一金屬條結(jié)構(gòu)，連接于所述第一接觸線結(jié)構(gòu)的另一端，所述第一金屬條結(jié)構(gòu)用于連接偏置電壓； 第二接觸線結(jié)構(gòu)，一端連接于所述多晶硅結(jié)構(gòu)； 第二金屬條結(jié)構(gòu)，連接于所述第二接觸線結(jié)構(gòu)的另一端，所述第二金屬條結(jié)構(gòu)用于連接偏置電壓；其中，相鄰的第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間的距離大于相鄰的第一接觸線結(jié)與多晶硅結(jié)構(gòu)之間的距離； 層間電介質(zhì)，覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上，且所述層間電介質(zhì)中形成有所述的第一接觸線結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第一金屬條結(jié)構(gòu)及第二金屬條結(jié)構(gòu)，其中，所述層間電介質(zhì)至少使所述多晶硅結(jié) 構(gòu)和第一接觸線結(jié)構(gòu)之間、所述第一接觸線結(jié)構(gòu)和第二接觸線結(jié)構(gòu)之間、及第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)之間形成隔離； 所述測(cè)試結(jié)構(gòu)對(duì)位于所述多晶硅結(jié)構(gòu)與第一接觸線結(jié)構(gòu)之間的層間電介質(zhì)進(jìn)行檢測(cè)。
2.根據(jù)權(quán)利要求1所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述測(cè)試結(jié)構(gòu)位于晶圓的切割道處。
3.根據(jù)權(quán)利要求1所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述測(cè)試結(jié)構(gòu)還包括連接所述第一金屬條結(jié)構(gòu)一端的第一墊片和連接所述第二金屬條結(jié)構(gòu)一端的第二墊片，其中，所述第一墊片和第二墊片用于連接偏置電壓。
4.根據(jù)權(quán)利要求3所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)均為梳齒狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)均為直線狀條形結(jié)構(gòu)，二者相互交叉形成互不接觸的指叉式結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述第一金屬條結(jié)構(gòu)包括至少兩條第一金屬條，其中，所述第一墊片在橫向上的寬度大于所述的至少兩條第一金屬條在所述層間電介質(zhì)中橫向排列的寬度。
7.根據(jù)權(quán)利要求5所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述第二金屬條結(jié)構(gòu)包括至少兩條第二金屬條，其中，所述第二墊片在橫向上的寬度大于所述的至少兩條第二金屬條在所述層間電介質(zhì)中橫向排列的寬度。
8.根據(jù)權(quán)利要求1所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述第一接觸線結(jié)構(gòu)包括至少兩條第一接觸線，且各該第一接觸線之間形成有用于隔離的層間電介質(zhì)；所述第二接觸線結(jié)構(gòu)包括至少兩條第二接觸線，且各該第二接觸線之間形成有用于隔離的層間電介質(zhì)。
9.根據(jù)權(quán)利要求1至8中任意一項(xiàng)所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述測(cè)試結(jié)構(gòu)還包括形成于襯底上的有源區(qū)，其中，形成于所述有源區(qū)上的多晶硅柵極為所述多晶硅結(jié)構(gòu)，對(duì)所述有源區(qū)進(jìn)行隔離的隔離結(jié)構(gòu)為所述絕緣介質(zhì)結(jié)構(gòu)，所述第一接觸線結(jié)構(gòu)的一端連接于所述隔離結(jié)構(gòu)，所述第二接觸線結(jié)構(gòu)一端連接于所述多晶硅柵極，所述層間電介質(zhì)覆蓋于所述有源區(qū)、隔離結(jié)構(gòu)及多晶硅柵極上。
10.根據(jù)權(quán)利要求9所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述測(cè)試結(jié)構(gòu)還包括位于所述有源區(qū)及多晶硅柵極之間的柵介質(zhì)層。
11.根據(jù)權(quán)利要求10所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試結(jié)構(gòu)，其特征在于:所述測(cè)試結(jié)構(gòu)還包括形成在所述柵介質(zhì)層和多晶硅柵極側(cè)面的側(cè)墻結(jié)構(gòu)。
12.—種對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試方法，其特征在于，所述測(cè)試方法至少包括以下步驟: 1)提供一測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括:形成于襯底上的多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)、一端連接于所述絕緣介質(zhì)結(jié)構(gòu)的第一接觸線結(jié)構(gòu)，與所述第一接觸線結(jié)構(gòu)另一端相連接的第一金屬條結(jié)構(gòu)、一端連接于所述多晶硅結(jié)構(gòu)的第二接觸線結(jié)構(gòu)，與所述第二接觸線結(jié)構(gòu)另一端相連接的第二金屬條結(jié)構(gòu)、覆蓋于所述形成有多晶硅結(jié)構(gòu)及絕緣介質(zhì)結(jié)構(gòu)的襯底上且形成有所述第一接觸線結(jié)構(gòu)、第二接觸線結(jié)構(gòu)、第一金屬條結(jié)構(gòu)及第二金屬條結(jié)構(gòu)的層間電介質(zhì)； 2)向所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)施加偏置電壓，并檢測(cè)所述第一金屬條結(jié)構(gòu)和第二金屬條結(jié)構(gòu)的讀出值，從而對(duì)位于所述多晶硅結(jié)構(gòu)及第一接觸線結(jié)構(gòu)之間的層間電介質(zhì)進(jìn)行檢測(cè)。
13.根據(jù)權(quán)利要求12所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試方法，其特征在于:所述偏置電壓為以恒定步驟升高的電壓。
14.根據(jù)權(quán)利要求12所述的對(duì)層間電介質(zhì)進(jìn)行可靠性分析的測(cè)試方法，其特征在于:所述偏置電壓為 恒定電壓；所述測(cè)試結(jié)構(gòu)所在的環(huán)境溫度范圍是80~150°C。
【文檔編號(hào)】G01R31/12GK103887280SQ201210558925
【公開日】2014年6月25日 申請(qǐng)日期:2012年12月20日 優(yōu)先權(quán)日:2012年12月20日
【發(fā)明者】蘇捷峰, 李德勇, 郭曉超 申請(qǐng)人:武漢新芯集成電路制造有限公司, 中芯國(guó)際集成電路制造(上海)有限公司