具有基于等離子體激元的耦合裝置的光調(diào)制器的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種光調(diào)制器，且更具體地涉及一種基于等離子體激元(plasmon)的光調(diào)制器。本發(fā)明的調(diào)制器可以用于諸如計算機中的光互連。
【背景技術(shù)】
[0002]現(xiàn)有的計算機越來越受制于功耗和散熱問題，從大約2004年開始，中央處理器(CPU)的時鐘速率就被壓制在大約3-4GHZ。這其中的大部分功率(50%-80% )都被消耗在互連中，也就是消耗了在用于在芯片周圍和在芯片上/外移動信息的金屬線中。隨著這些線變得越來越細以及數(shù)據(jù)速率越來越快，總的能量效率急劇降低。這已成為現(xiàn)今計算機產(chǎn)業(yè)所面臨的最大挑戰(zhàn)之一。
[0003]光互連被看作是這個問題的解決方案。通過使用電光調(diào)制器，從電子電路產(chǎn)生的電子數(shù)據(jù)被編碼成光束，其經(jīng)由光纜/波導(dǎo)傳送，并且在接收端用光電檢測器再轉(zhuǎn)換成電子數(shù)據(jù)。與電線不同，在光波導(dǎo)中的數(shù)據(jù)傳輸?shù)南拗瓶梢愿哌_100T比特/秒，且在高比特率進行的數(shù)據(jù)傳輸?shù)哪苄Ц摺?br>[0004]在基于硅的光互連中，所使用的調(diào)制技術(shù)主要有兩種:(a)基于干擾調(diào)制，其一般使用馬赫-曾德爾干涉儀(Mach-Zehnder Interferometer,ΜΖΙ)類型的調(diào)制器，以及(b)基于諧振的調(diào)制，其一般使用環(huán)形諧振器。圖1顯示了(a)基于MZI的調(diào)制器和(b)基于環(huán)形諧振器的調(diào)制器的頂視圖和截面圖。在這兩種情況中，在頂部硅層中都需要用厚的氧化物覆層(?2μηι)來導(dǎo)光。
[0005]在ΜΖΙ調(diào)制器中，光調(diào)制是通過改變其中一個臂部的折射率來實現(xiàn)的。這樣做會在兩個臂部之間產(chǎn)生相位差。通過調(diào)制該相位差，可以實現(xiàn)相長干涉和相消干涉。由此會導(dǎo)致在調(diào)制器的輸出端發(fā)生亮度調(diào)制。在基于環(huán)形諧振器的調(diào)制器中，其基本原理是通過改變環(huán)的折射率來將該環(huán)調(diào)至諧振或失諧。在這兩種方法中，當將電子裝置和光學(xué)裝置結(jié)合在同一個硅平臺的時候，都會出現(xiàn)材料的不兼容性。這是因為常規(guī)的光波導(dǎo)技術(shù)需要用下部覆層(其一般為厚埋氧層的形式)來導(dǎo)光(如圖1所示)。在與電子電路集成時，此類層會困住諸如晶體管之類的電子元件中的熱量，由此降低集成密度。對于電子產(chǎn)業(yè)而言，這一點是不可接受的。因此，使用常規(guī)的光互連技術(shù)無法真正地將光學(xué)元件與CMOS電路相集成。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的一個方面，提供了一種設(shè)備，包括處于晶體硅襯底上的金屬層，以及其折射率大于晶體硅的折射率的波導(dǎo)，其中該波導(dǎo)被布置成在波導(dǎo)模與表面等離子體激元模相位匹配時，在硅襯底與金屬之間的界面將光耦合到表面等離子體激元模。所述波導(dǎo)可以是非晶硅波導(dǎo)。在金屬層與波導(dǎo)之間可以提供電介質(zhì)層。
[0007]表面等離子體激元是任何兩種材料之間的界面上的相干電子振蕩，其中電介質(zhì)函數(shù)的實部會在該界面(例如金屬-電介質(zhì)界面)上改變正負。表面等離子體激元模可以由金屬與電介質(zhì)之間的單個界面引導(dǎo)。為了在金屬-電介質(zhì)界面激發(fā)表面等離子體激元模，可以使用電介質(zhì)波導(dǎo)。光可以從所述波導(dǎo)耦合至表面等離子體激元模。
[0008]通過在體硅(bulk silicon)與金屬層之間使用表面等離子體激元模來導(dǎo)光，可以免除對于任何底部覆層的需要。這允許在電光電路中以非常簡單的方式實施，其允許以最低限度地改變當前使用的電子設(shè)備制造過程(例如CMOS)的前端集成。
[0009]該設(shè)備可以包括用于調(diào)制晶體硅襯底的折射率來改變表面等離子體激元模與波導(dǎo)模之間的相位匹配條件以調(diào)制非晶硅波導(dǎo)承載的光的調(diào)制裝置。
[0010]該調(diào)制裝置可操作以累積或耗盡晶體硅中的載流子密度。
[0011]該調(diào)制裝置可以包括在晶體硅襯底中或在晶體硅襯底上形成的電子設(shè)備。該電子設(shè)備可以包括pin結(jié)。該電子設(shè)備可以包括位于金屬-硅襯底界面的肖特基結(jié)。
[0012]在晶體硅襯底與金屬之間可以提供薄氧化層，以便形成包含M0S電容器的電子設(shè)備。
[0013]波導(dǎo)可以是通過局部非晶硅的離子植入而被創(chuàng)建。
[0014]根據(jù)本發(fā)明的另一個方面，提供了一種包含了至少一個光互連的電子電路，所述光互連包括根據(jù)本發(fā)明的第一個方面的至少一個設(shè)備。
[0015]根據(jù)本發(fā)明的另一個方面，提供了一種用于非晶硅波導(dǎo)的方法，包括通過植入離子來使晶體硅發(fā)生改變。
【附圖說明】
[0016]現(xiàn)在將參考附圖并借助示例來描述本發(fā)明的不同方面，其中:
[0017]圖2(a)是基于表面等離子體激元的耦合器的剖面圖；
[0018]圖2(b)是圖2(a)的結(jié)構(gòu)在相位匹配條件下的模擬磁場分布；
[0019]圖2(c)顯示的是圖2(a)的結(jié)構(gòu)的色散關(guān)系；
[0020]圖2(d)顯示的是圖2(a)中的耦合器的體硅層為不同折射率時的模擬透射頻譜；
[0021]圖3顯示的是基于(a)MOS電容器、(b)p-1-n二極管和(c)肖特基二極管和位于旁邊的M0S場效應(yīng)晶體管的電光調(diào)制器；
[0022]圖4顯示的是植入前后的非晶硅的橢偏測量；
[0023]圖5是與鍺光電二極管對接連接的基于表面等離子體激元的耦合器的截面圖；
[0024]圖6是具有片上光互連的CMOS芯片的三維視圖；以及
[0025]圖7是具有片上和片外光互連的CMOS芯片的頂視圖。
【具體實施方式】
[0026]本發(fā)明通過使用金屬與電介質(zhì)之間的單個界面利用表面等離子體激元模來導(dǎo)光。為了在金屬-電介質(zhì)界面上激發(fā)表面等離子體激元模，在這里使用了電介質(zhì)波導(dǎo)。該波導(dǎo)具有比體襯底高的折射率，表面等離子體激元模存在于該體襯底。
[0027]圖2(a)顯示了表面等離子體激元耦合結(jié)構(gòu)10的截面圖。該結(jié)構(gòu)具有體硅襯底12以及在體襯底12上的薄金屬層14。作為示例，該金屬可以是鋁。在金屬14上是低折射率緩沖層
16。在上部覆層18與緩沖層16之間的是非晶硅波導(dǎo)20。與體硅襯底12相比，該波導(dǎo)具有較高的折射率。金屬層14的厚度通常在5?100納米的范圍內(nèi)，例如在30-40納米的范圍內(nèi)。緩沖層16的厚度可以是在1?500納米的范圍以內(nèi)，例如200納米。然而，取決于應(yīng)用，該厚度可以發(fā)生很大變化。波導(dǎo)20的厚度是在100納米?I微米的范圍內(nèi)。
[0028]光是在非晶硅波導(dǎo)20的輸入端口上發(fā)出的。在相位匹配的情況下，當波導(dǎo)模與表面等離子體激元模具有相同的k矢量時，光會在金屬-電介質(zhì)界面上從波導(dǎo)模轉(zhuǎn)移到有損的表面等離子體激元模。這導(dǎo)致在波導(dǎo)輸出端上的透射頻譜出現(xiàn)下跌(dip)。
[0029]當金屬14下方的電介質(zhì)12的折射率發(fā)生變化(Δη)時，表面等離子體激元模的色散關(guān)系將會轉(zhuǎn)移(A ω = ωχΔ η/η)。然而，由于透射的下跌是由相位匹配條件給出的，因此，交點在頻率和k矢量中都會改變，從而將導(dǎo)致透射下跌發(fā)生頻率移位△ Ω，其可能遠大于Δ ω。這個敏感度值可以高于10，000/RIU，對于基于硅的弱電光效應(yīng)的調(diào)制器來說，這是非常理想的。此外，它還提供了對于許多應(yīng)用有用的寬帶寬。
[0030]圖2(b)顯示的是圖2(a)中的結(jié)構(gòu)在相位匹配的條件下的模擬磁場分布。圖2(c)顯示的是圖2(a)中的結(jié)構(gòu)的色散關(guān)系。這些附圖顯示了波導(dǎo)模與表面等離子體激元模之間的耦合具有的極高的靈敏度。紅色曲線給出的是表面等離子體激元模的色散曲線的一部分。紅色的虛線曲線顯示的是在底部硅層的折射率發(fā)生變化之后的曲線。藍色曲線顯示的是波導(dǎo)模的色散關(guān)系。圖2(d)顯示了位于非晶硅波導(dǎo)輸出端上的針對不同折射率的體硅層所模擬的透射頻譜。
[0031]圖3顯示的是在常規(guī)的CMOS芯片上集成了圖2(a)的光學(xué)結(jié)構(gòu)10的各種電子設(shè)備。
[0032]圖3(a)是使用了一般MOS電容器的金屬-氧化物-硅界面來支持表面等離子體激元模的電光設(shè)備。圖3(a)的電光設(shè)備具有兩個在P型娃24中形成的重摻雜η型區(qū)域22。金屬觸點26與重摻雜的η型區(qū)域22電耦合。在這兩個η型區(qū)域22之間有一個P型區(qū)域27，并且在該區(qū)域27上形成有低折射率的薄層28。在這之上沉積了薄金屬層