技術編號：39728324
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體集成電路，特別是涉及一種具有失調(diào)抑制(即低失調(diào))、高電源抑制比和小面積的帶隙基準電路。背景技術、帶隙基準電路(也稱帶隙基準源，bandgap?reference，簡稱bgr)是一種具有優(yōu)異的溫度穩(wěn)定性、高精度的電壓源。傳統(tǒng)的帶隙基準電路結(jié)構(gòu)如圖所示，兩個虛線方框分別表示帶隙基準核心(bgr?core)和輸出支路。兩個pmos管m、m的源極都接工作電壓vdd，兩個pmos管m、m的柵極都接運算放大器a的輸出端。兩個pmos管m、m的尺寸比根據(jù)設計需求而定，例如...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。