技術(shù)編號：39525833
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及高級可編程邏輯編譯，尤其涉及基于現(xiàn)場可編程邏輯門陣列的多層中間表示的編譯方法。背景技術(shù)、隨著計算密集型應(yīng)用的迅猛發(fā)展，現(xiàn)場可編程邏輯門陣列(fpga)因其高處理速度和資源能效比而備受矚目。然而，fpga的編程復雜性極大地阻礙了其廣泛應(yīng)用。盡管高層次綜合(hls)技術(shù)為用高級語言(如c/c)編寫的算法轉(zhuǎn)化為專用硬件加速器提供了途徑，但所生成加速器的性能高度依賴于用戶的手動優(yōu)化能力，包括源代碼的重構(gòu)以消除數(shù)據(jù)依賴以及選擇合適的hls編譯指令。這種對硬件知識的依賴和性能驗證的迭代過程，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。