一種具有加密解密功能的iec61850通信規(guī)約轉(zhuǎn)換soc芯片及實(shí)現(xiàn)方法
【專利摘要】本發(fā)明公開一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片及實(shí)現(xiàn)方法，包括高性能ARM微處理器、片內(nèi)總線、以太網(wǎng)模塊、高級(jí)加密解密AES模塊、儲(chǔ)存模塊、通信接口模塊、時(shí)鐘模塊，DMA模塊、復(fù)位模塊、PLL鎖相環(huán)模塊。所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，并通過AHB2APB Bridge橋模塊連接。本發(fā)明實(shí)現(xiàn)了傳統(tǒng)變電站通信采用的IEC103規(guī)約與國際通信標(biāo)準(zhǔn)協(xié)議IEC61850規(guī)約轉(zhuǎn)換，將傳統(tǒng)規(guī)約轉(zhuǎn)換器的所有功能集成在一塊芯片上，提高了規(guī)約轉(zhuǎn)換可靠性，降低了成本，并支持光纖通信與高級(jí)加密解密，提高了數(shù)據(jù)傳輸?shù)乃俾屎桶踩浴?br>【專利說明】
一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片及實(shí)現(xiàn)方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電力通信的技術(shù)領(lǐng)域，特別涉及一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片及實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002 ] IEC61850標(biāo)準(zhǔn)作為國際電力系統(tǒng)自動(dòng)化領(lǐng)域通信唯一的全球通用標(biāo)準(zhǔn)，通過對(duì)變電站設(shè)備通信的一系列規(guī)范化，使其形成一個(gè)規(guī)范的輸出，實(shí)現(xiàn)電力系統(tǒng)的無縫通信。IEC61850具有互操作性、自由配置、穩(wěn)定性、開放性、完整性等特點(diǎn)，隨著我國智能變電站的全面發(fā)展，電力系統(tǒng)通信規(guī)約統(tǒng)一采用IEC61850標(biāo)準(zhǔn)是變電站智能化的重要部分。
[0003]國內(nèi)傳統(tǒng)一、二次設(shè)備供應(yīng)商由于大都以生產(chǎn)制造見長，所生產(chǎn)的繼電保護(hù)設(shè)備主要還是采用IEC103標(biāo)準(zhǔn)，但是新技術(shù)的開發(fā)能力相對(duì)薄弱，對(duì)IEC61850系列標(biāo)準(zhǔn)的認(rèn)識(shí)不足，開發(fā)成本大等原因?qū)е潞芏嘟K端廠家最后放棄了自己開發(fā)，而采取設(shè)備外接IEC61850規(guī)約轉(zhuǎn)換器作為過渡解決方案。目前設(shè)備接入IEC61850規(guī)約轉(zhuǎn)換器主要采用外接盒裝IEC61850規(guī)約轉(zhuǎn)換器的方式或者向廠商預(yù)留的通信插口插入IEC61850規(guī)約轉(zhuǎn)換卡方式實(shí)現(xiàn)規(guī)約轉(zhuǎn)換，但是這些方式存在硬件線路連接復(fù)雜，結(jié)構(gòu)復(fù)雜，體積大，投入成本高等問題。另外IEC61850標(biāo)準(zhǔn)在安全性方面還沒有做出相應(yīng)的規(guī)范，如何在實(shí)現(xiàn)變電站統(tǒng)一采用IEC61850通信標(biāo)準(zhǔn)后，保證通信數(shù)據(jù)的機(jī)密性和完整性，確保電力系統(tǒng)通信安全性是變電站實(shí)現(xiàn)智能化的關(guān)鍵問題。
[0004]隨著電力自動(dòng)化設(shè)備片上系統(tǒng)的快速發(fā)展，將IEC61850規(guī)約轉(zhuǎn)換芯片化，有助于降低變電站智能設(shè)備的開發(fā)成本和難度、縮短開發(fā)周期，簡化硬件電路，并將安全模塊集成到芯片中，有助于電力系統(tǒng)通信數(shù)據(jù)的安全性和可靠性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片及實(shí)現(xiàn)方法，實(shí)現(xiàn)IEC103標(biāo)準(zhǔn)轉(zhuǎn)換為IEC61850標(biāo)準(zhǔn)的轉(zhuǎn)換，并集成高級(jí)加密解密AES模塊到芯片中，提高了通信數(shù)據(jù)的安全性和可靠性。
[0006]本發(fā)明的第一個(gè)目的通過下述技術(shù)方案實(shí)現(xiàn):
[0007]一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，所述規(guī)約轉(zhuǎn)換SOC芯片包括高性能ARM微處理器、片內(nèi)總線、以太網(wǎng)模塊、高級(jí)加密解密AES模塊、儲(chǔ)存模塊、通信接口模塊、時(shí)鐘模塊、DMA模塊；
[0008]所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，并通過AHB2APB Bridge橋模塊連接；
[0009]所述以太網(wǎng)模塊包括以太網(wǎng)MAC控制器及物理接口收發(fā)器PHY;
[0010]所述存儲(chǔ)模塊包括ROM、EFLASH、SRAM存儲(chǔ)器及SDRAM控制器；
[0011]所述通信接口模塊包括UART、SPI及I2C接口；
[0012]所述時(shí)鐘模塊包括RTC Controller實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC32K晶振；
[0013]所述高性能ARM微處理器、以太網(wǎng)模塊，高級(jí)加密解密AES模塊，儲(chǔ)存模塊、DMA模塊與所述AHB高速系統(tǒng)總線連接；
[0014]所述通信接口模塊、時(shí)鐘模塊與APB低速外設(shè)總線連接。
[0015]進(jìn)一步地，所述高性能ARM微處理器為32位ARM926E J-S高性能處理器，用于實(shí)現(xiàn)IECl 03規(guī)約與IEC61850規(guī)約的相互轉(zhuǎn)換；
[0016]所述32位ARM926EJ-S高性能處理器在Kei 14開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，通過指令控制芯片內(nèi)各模塊，實(shí)現(xiàn)規(guī)約數(shù)據(jù)接收、IEC103規(guī)約與IEC61850數(shù)據(jù)規(guī)約間的轉(zhuǎn)化、規(guī)約數(shù)據(jù)發(fā)送、任務(wù)執(zhí)行、工作狀態(tài)監(jiān)測(cè)功能。
[0017]進(jìn)一步地，所述高級(jí)加密解密AES模塊采用128bits的分組長度和128bits密鑰長度的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能。
[0018]進(jìn)一步地，所述ROM存儲(chǔ)器為片內(nèi)集成的16KB R0M，用于存儲(chǔ)SOC芯片的控制程序；
[0019]所述EFLASH存儲(chǔ)器為片內(nèi)集成1M EFLASH，用于存儲(chǔ)boot loader程序和規(guī)約轉(zhuǎn)換配置文件；
[0020]所述SRAM存儲(chǔ)器為片內(nèi)集成16KBSRAM，用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)；
[0021 ]所述SDRAM控制器用于擴(kuò)展外部SDRAM存儲(chǔ)器，滿足芯片工作時(shí)實(shí)時(shí)操作系統(tǒng)和規(guī)約轉(zhuǎn)換程序內(nèi)存的需求。
[0022]進(jìn)一步地，所述以太網(wǎng)模塊包括2個(gè)10/100M自適應(yīng)以太網(wǎng)MAC控制器及2個(gè)物理接口收發(fā)器PHY，分別用于支持以太網(wǎng)口以及光纖口連接。
[0023]進(jìn)一步地，所述DMA模塊用于存儲(chǔ)模塊與外部設(shè)備之間的數(shù)據(jù)傳輸;通過配置DMA模塊建立所述存儲(chǔ)模塊與通信接口模塊、所述高性能ARM微處理器與存儲(chǔ)模塊、所述AES模塊與存儲(chǔ)模塊以及所述以太網(wǎng)模塊與AES模塊之間的直接存取通道，提高數(shù)據(jù)傳輸?shù)乃俾省?br>[0024]進(jìn)一步地，所述通信接口模塊包括2個(gè)UART接口、2個(gè)SPI接口、2個(gè)I2C接口；上述2個(gè)UART接口分別支持RS232物理接口以及RS485物理接口，用于接收發(fā)送IEC103規(guī)約數(shù)據(jù)；上述SPI接口和I2C接口為擴(kuò)展功能接口，用于連接外部的設(shè)備；
[0025]所述時(shí)鐘模塊包括RTC Controller實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC32K晶振，其中RTC Contro 11 er實(shí)時(shí)時(shí)鐘控制器的實(shí)時(shí)時(shí)鐘由32KHz晶振驅(qū)，為芯片提供實(shí)時(shí)時(shí)鐘，同步芯片內(nèi)各種時(shí)鐘信號(hào);所述watch dog看門狗為芯片運(yùn)行狀態(tài)提供實(shí)時(shí)監(jiān)測(cè)，防止在干擾下出現(xiàn)程序跑飛;所述Timer定時(shí)器為芯片程序提供計(jì)數(shù)、中斷功能。
[0026]進(jìn)一步地，所述規(guī)約轉(zhuǎn)換SOC芯片還包括:復(fù)位模塊和PLL鎖相環(huán)模塊；
[0027]所述復(fù)位模塊與所述高性能ARM微處理器連接，發(fā)送復(fù)位信號(hào)；與所述watch dog看門狗連接，接收復(fù)位信號(hào)；
[0028]所述PLL鎖相環(huán)模塊用于對(duì)時(shí)鐘的分頻和倍頻，產(chǎn)生多級(jí)時(shí)鐘，校準(zhǔn)各級(jí)時(shí)鐘幅度與相位。
[0029]本發(fā)明的另一個(gè)目的通過下述技術(shù)方案實(shí)現(xiàn):
[0030]一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片的實(shí)現(xiàn)方法，包括下列步驟:
[0031 ] S1、IEC103標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC61850標(biāo)準(zhǔn)規(guī)約過程如下:
[0032]當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片通過通信接口模塊的UART接口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包將存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換;轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口 ；
[0033]當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換;轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后，將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口；
[0034]S2、IEC61850標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC103標(biāo)準(zhǔn)規(guī)約過程如下:
[0035]當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC61850規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成解密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC61850規(guī)約的數(shù)據(jù)向IEC103規(guī)約轉(zhuǎn)換;轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)通信接口模塊的UART接口輸出或者通過以太網(wǎng)模塊向以太網(wǎng)口和光纖網(wǎng)口輸出。
[0036]進(jìn)一步地，所述IEC103標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC61850標(biāo)準(zhǔn)規(guī)約或IEC61850標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC103標(biāo)準(zhǔn)規(guī)約之前還包括:
[0037]SO、所述規(guī)約轉(zhuǎn)換SOC芯片上電啟動(dòng)后，先完成高性能ARM微處理器ARM926EJ-S和各功能模塊的復(fù)位功能，然后從存儲(chǔ)模塊的EFLASH存儲(chǔ)器中讀取boot loader程序和規(guī)約轉(zhuǎn)換配置文件。
[0038]本發(fā)明相對(duì)于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果:
[0039]I)本發(fā)明實(shí)現(xiàn)了電力通信規(guī)約IEC103標(biāo)準(zhǔn)轉(zhuǎn)換為IEC61850標(biāo)準(zhǔn)，為變電站自動(dòng)化通信規(guī)約實(shí)現(xiàn)統(tǒng)一提供過渡的解決方案。
[0040]2)本發(fā)明實(shí)現(xiàn)了規(guī)約轉(zhuǎn)換器芯片化取代了現(xiàn)有的盒裝規(guī)約轉(zhuǎn)換器和規(guī)約轉(zhuǎn)換卡，簡化了外接硬件線路，提高規(guī)約轉(zhuǎn)化的可靠性，降低電力智能設(shè)備開發(fā)成本和難度。
[0041 ] 3)本發(fā)明將高級(jí)加密解密AES模塊集成到芯片中，提高了變電站通信數(shù)據(jù)的安全。
[0042]4)本發(fā)明將MAC與PHY集成于芯片上，不用需要外置PHY芯片。
[0043]5)本發(fā)明片內(nèi)集成FLASH，ROM及SRAM存儲(chǔ)器，減少外接存儲(chǔ)器的數(shù)量。
[0044]6)本發(fā)明支持光纖接口，提高數(shù)據(jù)傳輸?shù)乃俾屎涂煽啃浴?br>【附圖說明】
[0045]圖1是本發(fā)明提出的具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0046]為使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，以下參照附圖并舉實(shí)施例對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0047]實(shí)施例一
[0048]本實(shí)施例提出的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，現(xiàn)代電力系統(tǒng)保護(hù)設(shè)備生產(chǎn)中通過內(nèi)置該SOC芯片，即可以實(shí)現(xiàn)規(guī)約轉(zhuǎn)換的功能。
[0049]其結(jié)構(gòu)如圖1所示，其結(jié)構(gòu)包括高性能ARM微處理器、片內(nèi)總線、以太網(wǎng)模塊、高級(jí)加密解密AES模塊、儲(chǔ)存模塊、通信接口模塊、時(shí)鐘模塊、DMA模塊、復(fù)位模塊、PLL鎖相環(huán)模塊。所述片內(nèi)總線包括AHB高速系統(tǒng)總線與AI3B低速外設(shè)總線，并通過AHB2Aro Bridge橋模塊連接;所述以太網(wǎng)模塊包括以太網(wǎng)MAC控制器及物理接口收發(fā)器PHY;所述存儲(chǔ)模塊包括ROM,EFLASH,SRAM及SDRAM控制器;所述通信接口模塊包括UART、SPI及I2C接口 ；所述時(shí)鐘模塊包括RTC ControlIer實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC32K晶振；高性能ARM微處理器、以太網(wǎng)模塊，高級(jí)加密解密AES模塊，儲(chǔ)存模塊、DMA模塊與AHB高速系統(tǒng)總線連接;通信接口模塊、時(shí)鐘模塊與APB低速外設(shè)總線連接。
[0050]上述高性能ARM微處理器為ARM公司的32位ARM926EJ-S高性能處理器，用于實(shí)現(xiàn)IEC103規(guī)約于IEC61850規(guī)約相互轉(zhuǎn)換。32位ARM926EJ-S高性能處理器在Keil4開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，通過指令控制芯片內(nèi)各模塊，實(shí)現(xiàn)規(guī)約數(shù)據(jù)接收，IEC103規(guī)約與IEC61850數(shù)據(jù)規(guī)約間的轉(zhuǎn)化，規(guī)約數(shù)據(jù)發(fā)送，任務(wù)執(zhí)行，工作狀態(tài)監(jiān)測(cè)等功會(huì)K。
[0051 ] 上述高級(jí)加密解密AES模塊采用128bits的分組長度和128bits密鑰長度法的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能。
[0052]上述存儲(chǔ)模塊包括:ROM、EFLASH、SRAM存儲(chǔ)器及SDRAM控制器，其中片內(nèi)集成的16KB ROM用于存儲(chǔ)SOC芯片的控制程序，片內(nèi)集成10M EFLASH用于存儲(chǔ)boot loader程序和規(guī)約轉(zhuǎn)換配置文件，片內(nèi)集成16KB SRAM用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)，SDRAM控制器用于擴(kuò)展外部SDRAM存儲(chǔ)器，滿足芯片工作時(shí)實(shí)時(shí)操作系統(tǒng)和規(guī)約轉(zhuǎn)換程序內(nèi)存的需求。
[0053]上述以太網(wǎng)模塊包括2個(gè)10/100M自適應(yīng)以太網(wǎng)MAC控制器及2個(gè)物理接口收發(fā)器PHY，支持以太網(wǎng)口以及光纖口連接。
[0054]上述DMA模塊用于存儲(chǔ)模塊與外部設(shè)備之間的數(shù)據(jù)傳輸;通過配置DMA模塊建立存儲(chǔ)模塊與通信接口模塊、高性能ARM微處理器與存儲(chǔ)模塊、AES模塊與存儲(chǔ)模塊以及以太網(wǎng)模塊與AES模塊之間的直接存取通道，提高數(shù)據(jù)傳輸?shù)乃俾省?br>[0055]上述通信接口模塊包括2個(gè)UART接口、2個(gè)SPI接口、2個(gè)I2C接口 WART接口包括I個(gè)接口支持RS232物理接口，I個(gè)接口支持RS485物理接口，用于接收發(fā)送IEC103規(guī)約數(shù)據(jù)；SP1、I2C接口為擴(kuò)展功能接口，用于連接外部的設(shè)備。
[0056]上述時(shí)鐘模塊包括RTC Controller實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC3 2K晶振。其中RTC Contro 11 er實(shí)時(shí)時(shí)鐘控制器的實(shí)時(shí)時(shí)鐘由32KHz晶振驅(qū)，為芯片提供實(shí)時(shí)時(shí)鐘，同步芯片內(nèi)各種時(shí)鐘信號(hào);watch dog看門狗為芯片運(yùn)行狀態(tài)提供實(shí)時(shí)監(jiān)測(cè)，防止在干擾下出現(xiàn)程序跑飛;Timer定時(shí)器為芯片程序提供計(jì)數(shù)、中斷等功能。
[0057]上述復(fù)位模塊與高性能ARM微處理器連接，發(fā)送復(fù)位信號(hào)；與watchdog看門狗連接，接收復(fù)位信號(hào)。
[0058]上述PLL鎖相環(huán)模塊用于對(duì)時(shí)鐘的分頻和倍頻，產(chǎn)生多級(jí)時(shí)鐘，校準(zhǔn)各級(jí)時(shí)鐘幅度與相位。
[0059]實(shí)施例二
[0060]本實(shí)施例公開了一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片的實(shí)現(xiàn)方法，所述的通信規(guī)約轉(zhuǎn)換SOC芯片實(shí)現(xiàn)功能具體過程如下:
[0061 ] 1.所述芯片上電啟動(dòng)后，先完成高性能ARM微處理器ARM926EJ-S和各功能模塊的復(fù)位功能，然后從存儲(chǔ)模塊EFLASH讀取boot loader程序和規(guī)約轉(zhuǎn)換配置文件。
[0062]2.1EC103標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC61850標(biāo)準(zhǔn)規(guī)約過程如下:
[0063](I)當(dāng)所述IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片通過通信接口模塊的UART接口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包將存儲(chǔ)在存儲(chǔ)模塊SDRAM中，由ARM926EJ-S從SDRAM讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換。轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM中，經(jīng)AES加密解密模塊從SDRAM讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口。
[0064](2)當(dāng)所述IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊SDRAM中，由ARM926EJ-S從SDRAM讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換。轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM中，經(jīng)AES加密解密模塊從SDRAM讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后，將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口。
[0065]3.1EC61850標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC103標(biāo)準(zhǔn)規(guī)約過程如下:
[0066]當(dāng)所述IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC61850規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊SDRAM中，由AES加密解密模塊從SDRAM讀取數(shù)據(jù)包完成解密后再次存儲(chǔ)到SDRAM中，ARM926EJ-S從SDRAM讀取數(shù)據(jù)，完成IEC61850規(guī)約的數(shù)據(jù)向IEC103規(guī)約轉(zhuǎn)換。轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM中，經(jīng)通信接口模塊的UART接口輸出或者通過以太網(wǎng)模塊向以太網(wǎng)口和光纖網(wǎng)口輸出。
[0067]上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于，所述規(guī)約轉(zhuǎn)換SOC芯片包括高性能ARM微處理器、片內(nèi)總線、以太網(wǎng)模塊、高級(jí)加密解密AES模塊、儲(chǔ)存模塊、通信接口模塊、時(shí)鐘模塊、DMA模塊； 所述片內(nèi)總線包括AHB高速系統(tǒng)總線與APB低速外設(shè)總線，并通過AHB2APBBridge橋模塊連接； 所述以太網(wǎng)模塊包括以太網(wǎng)MAC控制器及物理接口收發(fā)器PHY; 所述存儲(chǔ)模塊包括ROM、EFLASH、SRAM存儲(chǔ)器及SDRAM控制器； 所述通信接口模塊包括UART、SPI及I2C接口 ； 所述時(shí)鐘模塊包括RTC ControlIer實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC32K晶振； 所述高性能ARM微處理器、以太網(wǎng)模塊，高級(jí)加密解密AES模塊，儲(chǔ)存模塊、DMA模塊與所述AHB高速系統(tǒng)總線連接； 所述通信接口模塊、時(shí)鐘模塊與APB低速外設(shè)總線連接。2.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于，所述高性能ARM微處理器為32位ARM926EJ-S高性能處理器，用于實(shí)現(xiàn)IEC103規(guī)約與IEC61850規(guī)約的相互轉(zhuǎn)換； 所述32位ARM926EJ-S高性能處理器在Kei 14開發(fā)環(huán)境下編寫，芯片嵌入U(xiǎn)COS-1I實(shí)時(shí)操作程序，通過指令控制芯片內(nèi)各模塊，實(shí)現(xiàn)規(guī)約數(shù)據(jù)接收、IEC103規(guī)約與IEC61850數(shù)據(jù)規(guī)約間的轉(zhuǎn)化、規(guī)約數(shù)據(jù)發(fā)送、任務(wù)執(zhí)行、工作狀態(tài)監(jiān)測(cè)功能。3.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于，所述高級(jí)加密解密AES模塊采用128bits的分組長度和128bits密鑰長度的AES算法，加密模式采用CBC分組模式，用于實(shí)現(xiàn)通信數(shù)據(jù)的加密和解密功能。4.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于， 所述ROM存儲(chǔ)器為片內(nèi)集成的16KB R0M，用于存儲(chǔ)SOC芯片的控制程序； 所述EFLASH存儲(chǔ)器為片內(nèi)集成10M EFLASH，用于存儲(chǔ)boot loader程序和規(guī)約轉(zhuǎn)換配置文件； 所述SRAM存儲(chǔ)器為片內(nèi)集成16KB SRAM，用于規(guī)約轉(zhuǎn)換中數(shù)據(jù)的存儲(chǔ)； 所述SDRAM控制器用于擴(kuò)展外部SDRAM存儲(chǔ)器，滿足芯片工作時(shí)實(shí)時(shí)操作系統(tǒng)和規(guī)約轉(zhuǎn)換程序內(nèi)存的需求。5.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于， 所述以太網(wǎng)模塊包括2個(gè)10/100M自適應(yīng)以太網(wǎng)MAC控制器及2個(gè)物理接口收發(fā)器PHY，分別用于支持以太網(wǎng)口以及光纖口連接。6.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于， 所述DMA模塊用于存儲(chǔ)模塊與外部設(shè)備之間的數(shù)據(jù)傳輸;通過配置DMA模塊建立所述存儲(chǔ)模塊與通信接口模塊、所述高性能ARM微處理器與存儲(chǔ)模塊、所述AES模塊與存儲(chǔ)模塊以及所述以太網(wǎng)模塊與AES模塊之間的直接存取通道，提高數(shù)據(jù)傳輸?shù)乃俾省?.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于， 所述通信接口模塊包括2個(gè)UART接口、2個(gè)SPI接口、2個(gè)I2C接口 ；上述2個(gè)UART接口分別支持RS232物理接口以及RS485物理接口，用于接收發(fā)送IEC103規(guī)約數(shù)據(jù)；上述SPI接口和I2C接口為擴(kuò)展功能接口，用于連接外部的設(shè)備； 所述時(shí)鐘模塊包括RTC ControlIer實(shí)時(shí)時(shí)鐘控制器、watch dog看門狗、Timer計(jì)時(shí)器以及0SC32K晶振，其中RTC Controller實(shí)時(shí)時(shí)鐘控制器的實(shí)時(shí)時(shí)鐘由32KHz晶振驅(qū)，為芯片提供實(shí)時(shí)時(shí)鐘，同步芯片內(nèi)各種時(shí)鐘信號(hào);所述watch dog看門狗為芯片運(yùn)行狀態(tài)提供實(shí)時(shí)監(jiān)測(cè)，防止在干擾下出現(xiàn)程序跑飛;所述Timer定時(shí)器為芯片程序提供計(jì)數(shù)、中斷功能。8.根據(jù)權(quán)利要求1所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片，其特征在于， 所述規(guī)約轉(zhuǎn)換SOC芯片還包括:復(fù)位模塊和PLL鎖相環(huán)模塊； 所述復(fù)位模塊與所述高性能ARM微處理器連接，發(fā)送復(fù)位信號(hào)；與所述watch dog看門狗連接，接收復(fù)位信號(hào)； 所述PLL鎖相環(huán)模塊用于對(duì)時(shí)鐘的分頻和倍頻，產(chǎn)生多級(jí)時(shí)鐘，校準(zhǔn)各級(jí)時(shí)鐘幅度與相位。9.一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片的實(shí)現(xiàn)方法，其特征在于，包括下列步驟: 51、IEC103標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC61850標(biāo)準(zhǔn)規(guī)約過程如下: 當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片通過通信接口模塊的UART接口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包將存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換；轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口； 當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC103規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC103規(guī)約的數(shù)據(jù)向IEC61850規(guī)約轉(zhuǎn)換;轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成加密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，經(jīng)以太網(wǎng)模塊的以太網(wǎng)控制器MAC和物理接口收發(fā)器PHY后，將數(shù)據(jù)包發(fā)到以太網(wǎng)口或光纖網(wǎng)口； 52、IEC61850標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC103標(biāo)準(zhǔn)規(guī)約過程如下: 當(dāng)所述規(guī)約轉(zhuǎn)換SOC芯片從以太網(wǎng)口或光纖口接收到IEC61850規(guī)約數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過以太網(wǎng)模塊的物理接口收發(fā)器PHY和以太網(wǎng)控制器MAC后，存儲(chǔ)在存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，由高級(jí)加密解密AES模塊從SDRAM存儲(chǔ)器讀取數(shù)據(jù)包完成解密后再次存儲(chǔ)到SDRAM存儲(chǔ)器中，ARM926EJ-S高性能處理器從SDRAM存儲(chǔ)器讀取數(shù)據(jù)，完成IEC61850規(guī)約的數(shù)據(jù)向IEC103規(guī)約轉(zhuǎn)換;轉(zhuǎn)換后的數(shù)據(jù)包存儲(chǔ)到存儲(chǔ)模塊的SDRAM存儲(chǔ)器中，經(jīng)通信接口模塊的UART接口輸出或者通過以太網(wǎng)模塊向以太網(wǎng)口和光纖網(wǎng)口輸出。10.根據(jù)權(quán)利要求9所述的一種具有加密解密功能的IEC61850通信規(guī)約轉(zhuǎn)換SOC芯片的實(shí)現(xiàn)方法，其特征在于， 所述IEC103標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC61850標(biāo)準(zhǔn)規(guī)約或IEC61850標(biāo)準(zhǔn)規(guī)約轉(zhuǎn)IEC103標(biāo)準(zhǔn)規(guī)約之前還包括: SO、所述規(guī)約轉(zhuǎn)換SOC芯片上電啟動(dòng)后，先完成高性能ARM微處理器ARM926EJ-S和各功能模塊的復(fù)位功能，然后從存儲(chǔ)模塊的EFLASH存儲(chǔ)器中讀取boot loader程序和規(guī)約轉(zhuǎn)換配置文件。
【文檔編號(hào)】H04L9/06GK105871894SQ201610327046
【公開日】2016年8月17日
【申請(qǐng)日】2016年5月17日
【發(fā)明人】李夢(mèng)詩, 王穎凱, 謝昭群, 夏候凱順, 吳青華
【申請(qǐng)人】華南理工大學(xué)