本發(fā)明屬于液晶技術(shù)領(lǐng)域，更具體地說，尤其涉及一種ttl視頻輸出系統(tǒng)。同時，本發(fā)明還涉及一種ttl視頻輸出方法。

背景技術(shù)：

液晶顯示模組(liquidcrystaldisplaymodule，以下簡稱模組)及其相關(guān)的液晶顯示設(shè)備(以下簡稱設(shè)備)的使用已十分普遍，同時也由于ttl(transistortransistorlogic，晶體管-晶體管邏輯電平)信號穩(wěn)定可靠、傳速率高、功耗較低，很多模組及設(shè)備都通過采用該信號作為接收視頻圖像的顯示接口。

在模組及其設(shè)備進行生產(chǎn)、調(diào)試、顯像過程時需要通過視頻圖像信號源或視頻轉(zhuǎn)接板(以下均簡稱視頻源)產(chǎn)生ttl視頻信號給其提供模組顯示信號的來源，因此確保視頻源產(chǎn)生的視頻信號正確性和可靠性是保障模組顯示的前提。

ttl視頻傳輸方面，由于內(nèi)部信號要經(jīng)過封裝鍵合線，pcb板上上的連線以及通孔，才能與其他芯片連接，如果采用ttl電平作為輸出接口，則各種寄生參數(shù)會導(dǎo)致數(shù)據(jù)的上升/下降時間以及多路數(shù)據(jù)之間的同步匹配等嚴重惡化。因此，一般采用ttl電平作為視頻傳輸，速度低，點出的圖失真。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是為了解決現(xiàn)有技術(shù)中存在的缺點，而提出的一種ttl視頻輸出系統(tǒng)及其方法，在信號不失真的情況下，提升ttl視頻傳輸效果。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種ttl視頻輸出系統(tǒng)，包括pll芯片和fpga控制系統(tǒng)，該pll芯片包括同頻的第一時鐘信號和第二時鐘信號，該fpga控制系統(tǒng)包括第一時鐘管理模塊、第二時鐘管理模塊和圖像輸出控制模塊，所述第一時鐘信號、所述第一時鐘管理模塊和所述圖像輸出控制模塊依次連接，所述圖像輸出控制模塊輸出不包含時鐘的圖像信號，所述第二時鐘信號連接所述第二時鐘管理模塊，所述第二時鐘管理模塊輸出圖像時鐘。

本發(fā)明還提供一種ttl視頻輸出方法，包括如下步驟：

s1、上位機下發(fā)播放參數(shù)以及播放控制后，控制外部pll芯片輸出兩路同頻同相時鐘中，其中pll0用于控制圖像的數(shù)據(jù)以及行場同步信號的輸出；pll1用于點燈的時鐘控制；由于開始時pll1以及pll0為同頻同相信號，因此輸出的時序在源端是同步的信號；

s2、如若點燈異常，上位機下發(fā)出相位控制參數(shù)，已調(diào)整輸出圖像的時鐘相位，此時源端輸出的時鐘和數(shù)據(jù)并不同步，而由于信號通過系統(tǒng)時產(chǎn)生的相位偏移，輸出到達終端會達到點燈效果。

優(yōu)選的，在s2中，通過觀察圖像狀態(tài)進行調(diào)整。

本發(fā)明的技術(shù)效果和優(yōu)點：本發(fā)明提供的ttl視頻輸出系統(tǒng)及其方法，其外部pll芯片由fpga控制系統(tǒng)進行控制，外部pll芯片會輸出兩個時鐘送往fpga，這兩個時鐘是同頻，但用途不同，其中一個通過pll0進入fpga控制系統(tǒng)內(nèi)部連入時鐘管理模塊進行去偏斜以及增大扇出，以提高時鐘質(zhì)量，將改善的時鐘送往圖像控制；另一個時鐘pll1則送往時鐘管理模塊中，以提高信號質(zhì)量，然后將該時鐘送往外部，供點燈使用；圖像輸出控制模塊，這個部分圖像輸出的控制時序的時鐘和點燈的時鐘并不是同一個時鐘，該模塊在工作的時候僅僅輸出圖像的數(shù)據(jù)信號及一些行場同步信號，解決了在信號不失真的情況下，提升ttl視頻傳輸效果。

附圖說明

圖1為本發(fā)明的模塊原理框圖；

圖2為本發(fā)明的控制流程圖。

圖3為本發(fā)明的分析圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合具體實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

如圖1所示，本發(fā)明提供一種ttl視頻輸出系統(tǒng)，包括pll芯片和fpga控制系統(tǒng)，該pll芯片包括同頻的第一時鐘信號和第二時鐘信號，該fpga控制系統(tǒng)包括第一時鐘管理模塊、第二時鐘管理模塊和圖像輸出控制模塊，所述第一時鐘信號、所述第一時鐘管理模塊和所述圖像輸出控制模塊依次連接，所述圖像輸出控制模塊輸出不包含時鐘的圖像信號，所述第二時鐘信號連接所述第二時鐘管理模塊，所述第二時鐘管理模塊輸出圖像時鐘。

如圖2所示，本發(fā)明還提供一種ttl視頻輸出方法，包括如下步驟：

s1、上位機下發(fā)播放參數(shù)以及播放控制后，控制pll芯片輸出兩路同頻時鐘信號，其中一路時鐘信號用于控制圖像的數(shù)據(jù)以及行場同步信號的輸出，另一路時鐘信號用于點燈的時鐘控制；

s2、如若點燈異常，上位機下發(fā)出相位控制參數(shù)，以調(diào)整輸出圖像的時鐘相位，輸出到達終端會達到點燈效果。在s2中，通過觀察圖像狀態(tài)，進行調(diào)整；因為同一套線纜以及治具，所能引起的相位變化是一定的，因此，只需要進行一次調(diào)整就可以。

在點燈過程中，我們會遇到源端輸出波形同步，而到了終端不同步的情況。從而導(dǎo)致了點燈效果的異常。不難分析由傅里葉級數(shù)的定義可以知道，所有的周期性信號都可以用不同頻率的正弦波(這里指正弦和余弦的總稱)疊加而成。而一個固定頻率的正弦波進入任何一個復(fù)雜系統(tǒng)，它的輸出只會使輸入的波形產(chǎn)生幅值與相位的變化，并不會改變波形的形狀。因此，由于時鐘與數(shù)據(jù)的頻率的差異，導(dǎo)致時鐘和信號在到達終端后產(chǎn)生了偏移。如圖3所示。

最后應(yīng)說明的是：以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，盡管參照前述實施例對本發(fā)明進行了詳細的說明，對于本領(lǐng)域的技術(shù)人員來說，其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換,凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種TTL視頻輸出系統(tǒng)，所述第一時鐘信號、所述第一時鐘管理模塊和所述圖像輸出控制模塊依次連接，所述圖像輸出控制模塊輸出不包含時鐘的圖像信號，所述第二時鐘信號連接所述第二時鐘管理模塊，所述第二時鐘管理模塊輸出圖像時鐘。本發(fā)明的外部PLL芯片由FPGA控制系統(tǒng)進行控制，外部PLL芯片會輸出兩個時鐘送往FPGA，這兩個時鐘是同頻，但用途不同，其中一個通過PLL0進入FPGA控制系統(tǒng)內(nèi)部連入時鐘管理模塊進行去偏斜以及增大扇出，以提高時鐘質(zhì)量，將改善的時鐘送往圖像控制；另一個時鐘PLL1則送往時鐘管理模塊中，以提高信號質(zhì)量，然后將該時鐘送往外部，供點燈使用。

技術(shù)研發(fā)人員：王彬彬
受保護的技術(shù)使用者：上海帆聲圖像科技有限公司
技術(shù)研發(fā)日：2017.07.13
技術(shù)公布日：2017.10.10