專利名稱：一種通用芯片架構(gòu)的中頻處理模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信技術(shù)領(lǐng)域，特別是涉及一種通用芯片架構(gòu)的中頻處理模塊。
背景技術(shù)：
現(xiàn)有車(chē)載通信電臺(tái)中頻處理模塊主要采用全部專用芯片或部份專用芯片的系統(tǒng)方案實(shí)現(xiàn)對(duì)中頻信號(hào)的處理。這樣的好處是系統(tǒng)簡(jiǎn)單，但是調(diào)制方式單一，通訊保密性和可靠性不高，數(shù)話同傳的實(shí)現(xiàn)困難，即通話過(guò)程中不能進(jìn)行數(shù)據(jù)傳輸。此外，專用芯片在中頻需要改變的時(shí)候，只能更換芯片，不利于系統(tǒng)的升級(jí)和擴(kuò)展。
發(fā)明內(nèi)容為了克服上述現(xiàn)有技術(shù)的不足，本實(shí)用新型提供了一種通用芯片架構(gòu)的中頻處理模塊，該模塊采用FPGA與DSP聯(lián)合信號(hào)處理模式，采用ARM對(duì)FPGA (可編程芯片)與DSP進(jìn) 行控制與協(xié)議處理，實(shí)現(xiàn)對(duì)信號(hào)的調(diào)制解調(diào)、數(shù)據(jù)編碼解碼、跳頻協(xié)議處理、通信物理層數(shù)據(jù)處理、部分應(yīng)用層算法實(shí)現(xiàn)。選用TI6000系列的DSP，主要完成數(shù)據(jù)幀的處理、跳頻控制、組網(wǎng)、時(shí)隙控制、RF收發(fā)及頻率控制、接口控制；FPGA對(duì)數(shù)據(jù)信號(hào)進(jìn)行上下變頻的處理；而ARM主要完成接口數(shù)據(jù)的處理，數(shù)據(jù)解析，對(duì)FPGA和DSP的狀態(tài)進(jìn)行配置，擴(kuò)展接口處理。采用RS422、RS232、RS3232通訊接口，采用最高采樣速率為130MHz的14Bit A/D和16BitD/A，其最高速率200MHz。本實(shí)用新型的有益效果由于采用了 FPGA+DSP+ARM通用芯片結(jié)構(gòu)，方便實(shí)現(xiàn)數(shù)話同傳功能，通訊保密性和可靠性很高，靈活的中頻輸入和中頻輸出，多種調(diào)制方式；轉(zhuǎn)化器采用最高采樣速率，能滿足U/V段各種無(wú)線通信體制的數(shù)字量化目標(biāo)；為滿足多通信體制混合通信的需求提供了靈活、小巧、可伸縮的基礎(chǔ)平臺(tái)，為數(shù)字調(diào)制解調(diào)算法的高速處理和實(shí)現(xiàn)提供了堅(jiān)實(shí)基礎(chǔ)；通用芯片替代專用芯片，不用更換芯片就能適應(yīng)中頻的改變，為通信體制的升級(jí)和擴(kuò)展預(yù)留了較大的開(kāi)發(fā)空間。

圖I是一種通用芯片架構(gòu)中頻處理模塊功能示意圖圖2是一種通用芯片架構(gòu)中頻處理模塊上變頻流程圖3是一種通用芯片架構(gòu)中頻處理模塊下變頻流程。
具體實(shí)施方式
實(shí)施例一種通用芯片架構(gòu)的中頻處理模塊，包括A/D模數(shù)轉(zhuǎn)化器(ADC)、D/A數(shù)模轉(zhuǎn)換器(DAC)、SDRAM (同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)、FLASH (即電可擦可編程只讀存儲(chǔ)器)、DM9000(單芯片快速以太網(wǎng)MAC控制器)、以太網(wǎng)接口、通訊接口、顯控接口、有線傳輸接口、音頻接口、擴(kuò)展接口、DSP、對(duì)數(shù)據(jù)進(jìn)行上下變頻的FPGAJf FPGA和DSP進(jìn)行狀態(tài)配置的ARM ;A/D模數(shù)轉(zhuǎn)化器輸出接至FPGA的輸入，F(xiàn)PGA的輸出接至D/A數(shù)模轉(zhuǎn)換器的輸入，F(xiàn)PGA、有線傳輸接口、音頻接口分別與DSP連接；FPGA、DSP、SDRAM、FLASH、DM9000、通訊接口、顯控接口、擴(kuò)展接口分別與ARM連接，以太網(wǎng)接口與DM9000連接。純數(shù)據(jù)和話音分別通過(guò)(參考圖I)中有線傳輸接口和音頻接口進(jìn)入DSP，由DSP將純數(shù)據(jù)和話音合并為整體數(shù)據(jù)對(duì)其進(jìn)行加糾錯(cuò)碼(卷積碼，RS碼)并打包組幀交給FPGA處 理。FPGA芯片對(duì)收到的整體數(shù)據(jù)調(diào)制，上變頻(參考圖2)，并把上變頻后的整體數(shù)據(jù)通過(guò)DAC轉(zhuǎn)換成模擬信號(hào)。接收時(shí)，模擬信號(hào)通過(guò)ADC轉(zhuǎn)換成中頻數(shù)字信號(hào)整體數(shù)據(jù)交給FPGA。FPGA對(duì)其整體數(shù)據(jù)下變頻(參考圖3)，解調(diào)，并將處理后的整體數(shù)據(jù)交給DSP。DSP再對(duì)整體數(shù)據(jù)進(jìn)行解析，尋找?guī)^，同步頭等，并將整體數(shù)據(jù)分離成話音和純數(shù)據(jù)。
權(quán)利要求1.一種通用芯片架構(gòu)的中頻處理模塊，包括轉(zhuǎn)化器、DSP、對(duì)數(shù)據(jù)進(jìn)行上下變頻的FPGA、對(duì)FPGA和DSP進(jìn)行狀態(tài)配置的ARM，其特征在于轉(zhuǎn)化器與FPGA連接，DSP、ARM、FPGA相互連接。
2.根據(jù)權(quán)利要求I所述的一種通用芯片架構(gòu)的中頻處理模塊，其特征在于該中頻處理模塊還包括，與DSP連接的有線傳輸接口、音頻接口，與ARM連接的DM9000、存貯器、通訊接口、顯控接口、擴(kuò)展接口，與DM9000連接的以太網(wǎng)接口。
專利摘要本實(shí)用新型涉及通信技術(shù)領(lǐng)域，特別是涉及一種通用芯片架構(gòu)的中頻處理模塊，包括轉(zhuǎn)化器、存貯器、DSP、對(duì)數(shù)據(jù)進(jìn)行上下變頻的FPGA、對(duì)FPGA和DSP進(jìn)行狀態(tài)配置的ARM，其特征在于轉(zhuǎn)化器與FPGA連接，存貯器與ARM連接，DSP、ARM、FPGA相互連接；采用FPGA與DSP聯(lián)合信號(hào)處理模式，采用ARM對(duì)FPGA與DSP進(jìn)行控制與協(xié)議處理,由于采用FPGA+DSP+ARM通用芯片結(jié)構(gòu)，方便實(shí)現(xiàn)數(shù)話同傳功能，通訊保密性和可靠性很高，靈活的中頻輸入和中頻輸出,通用芯片替代專用芯片，不用更換芯片就能適應(yīng)中頻的改變，為通信體制的升級(jí)和擴(kuò)展預(yù)留了較大的開(kāi)發(fā)空間。
文檔編號(hào)H04B1/00GK202551010SQ201220097449
公開(kāi)日2012年11月21日 申請(qǐng)日期2012年3月15日 優(yōu)先權(quán)日2012年3月15日
發(fā)明者曾碧玥, 李川, 王江 申請(qǐng)人:成都航天通信設(shè)備有限責(zé)任公司