專利名稱：發(fā)送裝置、接收裝置、收發(fā)系統(tǒng)以及圖像顯示系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及發(fā)送裝置、接收裝置、收發(fā)系統(tǒng)以及圖像顯示系統(tǒng)。
背景技術(shù)：
液晶顯示系統(tǒng)等圖像顯示系統(tǒng)具有發(fā)送裝置、接收裝置以及圖像顯示部，從由外部輸入了圖像信號的發(fā)送裝置向接收裝置發(fā)送圖像數(shù)據(jù)以及時鐘，在接收裝置中利用時鐘對圖像數(shù)據(jù)進行采樣，將通過該采樣得到圖像數(shù)據(jù)向信號線發(fā)送，根據(jù)向該信號線發(fā)送的圖像數(shù)據(jù)在圖像顯示部中顯示圖像。在如上所示的液晶顯示系統(tǒng)等圖像顯示系統(tǒng)中，一般而言，前述的發(fā)送裝置或者包含該發(fā)送裝置的裝置被稱為“時序控制器”，前述的接收裝置或者包含該接收裝置的裝置被稱為“驅(qū)動器”。在如上所述的圖像顯示系統(tǒng)的情況下，在由I個發(fā)送裝置分別向I維排列的多個接收裝置發(fā)送數(shù)據(jù)以及時鐘的收發(fā)系統(tǒng)中，發(fā)送裝置需要向各接收裝置單獨地發(fā)送數(shù)據(jù)， 另一方面，關(guān)于時鐘，發(fā)送裝置可以向各接收裝置單獨地發(fā)送時鐘，發(fā)送裝置也可以向各接收裝置發(fā)送公共的時鐘(參照專利文獻I)。與前者的情形相比，后者的情形在減少發(fā)送裝置與多個接收裝置之間的用于時鐘收發(fā)的配線根數(shù)方面較優(yōu)?，F(xiàn)有技術(shù)文獻專利文獻專利文獻I :日本特開2009-271303號公報

發(fā)明內(nèi)容
發(fā)明所要解決的技術(shù)問題但是，在發(fā)送裝置向各接收裝置發(fā)送公共的時鐘的情況下，由于接收裝置接收的時鐘的波形劣化變大，因此在提高時鐘頻率方面也存在界限，因此，在提高數(shù)據(jù)發(fā)送的比特率方面也存在界限。本發(fā)明正是為了解決上述問題而作出的，其目的在于提供一種發(fā)送裝置以及接收裝置，它們能夠削減發(fā)送裝置與多個接收裝置之間的用于時鐘發(fā)送的配線根數(shù)并且能夠高速地發(fā)送數(shù)據(jù)。另外，本發(fā)明的目的還在于，提供一種具有這種發(fā)送裝置以及接收裝置的收發(fā)系統(tǒng)，并且，提供一種具有這種發(fā)送裝置、接收裝置以及圖像顯示部的圖像顯示系統(tǒng)。解決問題的手段本發(fā)明的發(fā)送裝置是向I維排列的N個接收裝置分別發(fā)送時鐘以及數(shù)據(jù)的發(fā)送裝置，其特征在于，(I)該發(fā)送裝置具有數(shù)據(jù)輸出端子，其分別向N個接收裝置單獨輸出數(shù)據(jù)；以及第I時鐘輸出端子，其向N個接收裝置中連續(xù)排列的P個接收裝置輸出公共的時鐘，
(2)與所述N個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子按照與所述N個接收裝置的排列順序相同的順序排列，(3)第I時鐘輸出端子被配置為在與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向側(cè)，不將與N個接收裝置中的P個接收裝置以外的其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間，其中，N、P為2以上的整數(shù)。
本發(fā)明的接收裝置的特征在于(1)該接收裝置具有數(shù)據(jù)輸入端子，其從外部輸入數(shù)據(jù)；第I時鐘端子，其從外部輸入時鐘；第I緩沖電路，其將輸入至所述第I時鐘端子的時鐘緩沖后輸出；以及第2時鐘端子，其向外部輸出從第I緩沖電路輸出的時鐘，(2)數(shù)據(jù)輸入端子被配置在第I時鐘端子與第2時鐘端子之間。此時，本發(fā)明的收發(fā)系統(tǒng)的特征在于(I)該收發(fā)系統(tǒng)具有本發(fā)明的發(fā)送裝置和I維排列的N個本發(fā)明的接收裝置，(2)N個接收裝置各自的數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在發(fā)送裝置中按照與N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，(3)關(guān)于N個接收裝置中的連續(xù)排列的P個接收裝置各自的第I時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝 置中第I時鐘輸出端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向側(cè)，(4)p個接收裝置中的處于第I方向側(cè)的一端的接收裝置的第I時鐘端子輸入從發(fā)送裝置的第I時鐘輸出端子輸出的時鐘，(5)P個接收裝置中的接收裝置的第2時鐘端子和與其鄰接的接收裝置的第I時鐘端子相互連接，P個接收裝置關(guān)于時鐘串行連接。另外，發(fā)送裝置和接收裝置之間的數(shù)據(jù)以及時鐘的各信號線在物理上可以為I根線，也可以為以小振幅差動信號方式(LVDS :Low_Voltage Differential Signaling)傳送差動數(shù)據(jù)的一對線。另外，對于本發(fā)明的發(fā)送裝置，優(yōu)選地，(I)該發(fā)送裝置還具有第2時鐘輸出端子，其向N個接收裝置中的P個接收裝置以外的連續(xù)排列的q個接收裝置輸出公共的時鐘，(2)第2時鐘輸出端子被配置為在與q個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第2方向側(cè)，不將與N個接收裝置中的q個接收裝置以外的其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間，(3)第I時鐘輸出端子以及第2時鐘輸出端子被配置在與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體和與q個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體之間，其中，q為2以上的整數(shù)。對于本發(fā)明的接收裝置，優(yōu)選地，接收裝置還具有第2緩沖電路，其將輸入至第2時鐘端子的時鐘緩沖后從第I時鐘端子輸出；以及選擇單元，其選擇地使第I緩沖電路以及第2緩沖電路中的任意一方工作。此時，本發(fā)明的收發(fā)系統(tǒng)的特征在于(I)該收發(fā)系統(tǒng)具有本發(fā)明的發(fā)送裝置和I維排列的N個本發(fā)明的接收裝置，(2)N個接收裝置各自的數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在發(fā)送裝置中按照與N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，(3)關(guān)于N個接收裝置中的連續(xù)排列的P個接收裝置各自的第I時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝置中第I時鐘輸出端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向側(cè)，(4)p個接收裝置中的處于第I方向側(cè)的一端的接收裝置的第I時鐘端子輸入從發(fā)送裝置的第I時鐘輸出端子輸出的時鐘，(5)P個接收裝置中的接收裝置的第2時鐘端子和與其鄰接的接收裝置的第I時鐘端子相互連接，P個接收裝置關(guān)于時鐘串行連接，(6)關(guān)于N個接收裝置中的P個接收裝置以外的連續(xù)排列的q個接收裝置各自的第2時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝置中第2時鐘輸出端子相對于與q個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第2方向側(cè)，(7) q個接收裝置中的處于第2方向側(cè)一端的接收裝置的第2時鐘端子輸入從發(fā)送裝置的第2時鐘輸出端子輸出的時鐘，(8) q個接收裝置中的接收裝置的第I時鐘端子和與其鄰接的接收裝置的第2時鐘端子相互連接，q個接收裝置關(guān)于時鐘串行連接。另外，對于本發(fā)明的發(fā)送裝置，優(yōu)選地，(I)該發(fā)送裝置還具有數(shù)據(jù)輸入端子，其輸入從P個接收裝置分別輸出的數(shù)據(jù)，(2)數(shù)據(jù)輸入端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體以及第I時鐘輸出端被配置在任意一側(cè)。對于本發(fā)明的接收裝置，優(yōu)選地，(I)該接收裝置還具有第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子，其從外部輸入數(shù)據(jù)或者向外部輸出數(shù)據(jù)，(2)數(shù)據(jù)輸入端子、第I時鐘端子以及第2時鐘端子被配置在第I數(shù)據(jù)端子與第2數(shù)據(jù)端子之間。此時，本發(fā)明的收發(fā)系統(tǒng)的特征在于(I)該收發(fā)系統(tǒng)具有本發(fā)明的發(fā)送裝置和I維排列的N個本發(fā)明的接收裝置，(2)N個接收裝置各自的數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在發(fā)送裝置中按照與N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，(3)關(guān)于N個接收裝置中的連續(xù)排列的P個接收裝置各自的第I時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝置中第I時鐘輸出 端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向側(cè)，(4)p個接收裝置中的處于第I方向側(cè)一端的接收裝置的第I時鐘端子輸入從發(fā)送裝置的第I時鐘輸出端子輸出的時鐘，(5)P個接收裝置中的接收裝置的第2時鐘端子和與其鄰接的接收裝置的第I時鐘端子相互連接，P個接收裝置關(guān)于時鐘串行連接，￠)P個接收裝置中的接收裝置的第2數(shù)據(jù)端子和與其鄰接的接收裝置的第I數(shù)據(jù)端子相互連接。另外，對于本發(fā)明的發(fā)送裝置，優(yōu)選地，(I)該發(fā)送裝置還具有數(shù)據(jù)輸入端子，其輸入從P個接收裝置分別輸出的數(shù)據(jù)，(2)數(shù)據(jù)輸入端子被配置在與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體和第I時鐘輸出端子之間，或者，相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體被配置在第I時鐘輸出端子的相反側(cè)，對于本發(fā)明的接收裝置，優(yōu)選地，
(I)該接收裝置還具有第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子，其從外部輸入數(shù)據(jù)或者向外部輸出數(shù)據(jù)，(2)第I數(shù)據(jù)端子被配置在第I時鐘端子和數(shù)據(jù)輸入端子之間，(3)第2數(shù)據(jù)端子被配置在第2時鐘端子和數(shù)據(jù)輸入端子之間。此時，本發(fā)明的收發(fā)系統(tǒng)的特征在于(I)該收發(fā)系統(tǒng)具有本發(fā)明的發(fā)送裝置和I維排列的N個本發(fā)明的接收裝置，(2)N個接收裝置各自的數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在發(fā)送裝置中按照與N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，(3)關(guān)于N個接收裝置中的連續(xù)排列的P個接收裝置各自的第I時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝置中第I時鐘輸出端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向側(cè)，(4)p個接收裝置中的處于第I方向側(cè)一端的接收裝置的第I時鐘端子輸入從發(fā)送裝置的第I時鐘輸出端子輸出的時鐘，(5) P個接收裝置中的接收裝置的第2時鐘端子和與其鄰接的接收裝置的第I時鐘端子相互連接，P個接收裝置關(guān)于時鐘串行連接，￠)P個接收裝置中的接收裝置的第2數(shù)據(jù)端子和與其鄰接的接收裝置的第I數(shù)據(jù)端子相互連接。另外，對于本發(fā)明的發(fā)送裝置，優(yōu)選地，該發(fā)送裝置具有控制部，其調(diào)整從與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)和從第I時鐘輸出端子輸出的時鐘之間的相位差。對于本發(fā)明的接收裝置，優(yōu)選地，從第I數(shù)據(jù)端子或者第2數(shù)據(jù)端子輸出與從數(shù)據(jù)輸入端子輸入的數(shù)據(jù)和從時鐘輸入端子輸入的時鐘之間的相位差相關(guān)的數(shù)據(jù)。此時，本發(fā)明的收發(fā)系統(tǒng)的特征在于(I)該收發(fā)系統(tǒng)具有本發(fā)明的發(fā)送裝置和I維排列的N個本發(fā)明的接收裝置，(2)N個接收裝置各自的數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在發(fā)送裝置中按照與N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，(3)關(guān)于N個接收裝置中的連續(xù)排列的P個接收裝置各自的第I時鐘端子相對于數(shù)據(jù)輸入端子的配置，與在發(fā)送裝置中第I時鐘輸出端子相對于與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向側(cè)，(4)p個接收裝置中的處于第I方向側(cè)一端的接收裝置的第I時鐘端子輸入從發(fā)送裝置的第I時鐘輸出端子輸出的時鐘，(5)P個接收裝置中的接收裝置的第2時鐘端子和與其鄰接的接收裝置的第I時鐘端子相互連接，P個接收裝置關(guān)于時鐘串行連接，￠)P個接收裝置中的接收裝置的第2數(shù)據(jù)端子和與其鄰接的接收裝置的第I數(shù)據(jù)端子相互連接，(7)發(fā)送裝置的控制部根據(jù)從各P個接收裝置的第I數(shù)據(jù)端子或者第2數(shù)據(jù)端子輸出的與相位差相關(guān)的數(shù)據(jù)，調(diào)整從與P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)和從第I時鐘輸出端子輸出的時鐘之間的相位差。 本發(fā)明的圖像顯示系統(tǒng)的特征在于，其具有本發(fā)明的收發(fā)系統(tǒng)；以及圖像顯示部，其根據(jù)包含在該收發(fā)系統(tǒng)中的N個接收裝置分別接收到的數(shù)據(jù)來顯示圖像。發(fā)明效果根據(jù)本發(fā)明，能夠削減發(fā)送裝置與多個接收裝置之間的用于時鐘發(fā)送的配線的根數(shù)并且能夠高速地進行數(shù)據(jù)發(fā)送。


圖I是示出圖像顯示系統(tǒng)I的概略結(jié)構(gòu)的圖。圖2是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2A的結(jié)構(gòu)的圖。圖3示出接收裝置20的結(jié)構(gòu)的圖。圖4是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2B的結(jié)構(gòu)的圖。圖5示出接收裝置20的結(jié)構(gòu)的圖。圖6是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2C的結(jié)構(gòu)的圖。圖7是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2D的結(jié)構(gòu)的圖。圖8是示出包含在收發(fā)系統(tǒng)2C或者收發(fā)系統(tǒng)2D中的發(fā)送裝置10的結(jié)構(gòu)的圖。具體實施例方式以下，將參照附圖對用于實施本發(fā)明的實施方式進行詳細地說明。另外，在附圖的說明中，對相同要素標記相同的標號并省略重復(fù)的說明。圖I是示出本實施方式的圖像顯示系統(tǒng)I的概略結(jié)構(gòu)的圖。該圖所示的圖像顯示系統(tǒng)I具有發(fā)送裝置10、N個接收裝置2(^ 20n以及圖像顯示部30。這里，N為2以上的整數(shù)，以下出現(xiàn)的η為I以上N以下的各整數(shù)。在該圖中，對圖像顯示部30中的用于圖像垂直掃描的驅(qū)動部以及信號線省略了圖示。發(fā)送裝置10從外部輸入圖像信號，將圖像數(shù)據(jù)以及時鐘分別發(fā)送給N個接收裝置20, 20n。各接收裝置20 接收從發(fā)送裝置10送出而到達的圖像數(shù)據(jù)以及時鐘，利用時鐘對圖像數(shù)據(jù)進行采樣，將通過該采樣獲得的圖像數(shù)據(jù)發(fā)送給圖像顯示部30的信號線31n。圖像顯示部30例如是液晶面板，根據(jù)由各接收裝置20n提供給信號線31n的圖像數(shù)據(jù)顯示圖像。信號線31n可以為I根以上的多根。圖2是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2A的結(jié)構(gòu)的圖。N個接收裝置201 201<具有共同的結(jié)構(gòu)，依次I維排列。發(fā)送裝置10以及N個接收裝置20i 20N分別包含形成于半導體基板上的集成電路，另外，還包含用于將該集成電路與外部裝置電連接的外部端子。發(fā)送裝置10設(shè)置在配線基板40上。發(fā)送裝置10的外部端子通過配線基板40上的配線與設(shè)置在配線基板40 —邊的2個連接器41、42電連接。配線基板40的連接器41與配線基板50的連接器51電連接。另外，配線基板40的連接器42與配線基板60的連接器61電連接。N個接收裝置2(^ 20N中的接收裝置2(^ 20p經(jīng)由線纜TO1 70p上的配線，在 與設(shè)置有配線基板50的連接器51的邊相對的邊上，與配線基板50上的配線電連接。接收裝置20p+1 20n經(jīng)由線纜70p+1 70N上的配線，在與設(shè)置有配線基板60的連接器61的邊相對的邊上，與配線基板60上的配線電連接。P為2以上的整數(shù)。圖3示出接收裝置20n的結(jié)構(gòu)的圖。接收裝置20n具有數(shù)據(jù)輸入緩沖器21、第I時鐘輸入緩沖器I時鐘輸出緩沖器23i、采樣器部24以及解碼器部25。數(shù)據(jù)輸入緩沖器21對作為差動信號被輸入至數(shù)據(jù)輸入端子Pn、P12的數(shù)據(jù)進行緩沖，向采樣器部24輸出該數(shù)據(jù)。第I時鐘輸入緩沖器22i對作為差動信號被輸入至第I時鐘端子P21、P22的時鐘進行緩沖，將該時鐘向米樣器部24輸出，并且向第I時鐘輸出緩沖器ZS1輸出。第I時鐘輸出緩沖器23i對從第I時鐘輸入緩沖器22i輸入的時鐘進行緩沖，使該時鐘作為差動信號從第2時鐘端子P31、P32輸出。如圖2以及圖3所示，在各接收裝置20n中，數(shù)據(jù)輸入端子Pn、P12配置在第I時鐘端子P21、P22與第2時鐘端子P31、P32之間。采樣器部24根據(jù)從第I時鐘輸入緩沖器22i輸出的時鐘，對從數(shù)據(jù)輸入緩沖器21輸出的數(shù)據(jù)進行采樣，將通過該采樣獲得的數(shù)據(jù)向解碼器部25輸出。解碼器部25對從采樣器部24輸出的數(shù)據(jù)進行解碼，向信號線31n發(fā)送該數(shù)據(jù)。如圖2所示，發(fā)送裝置10具有向各接收裝置20 單獨地輸出數(shù)據(jù)DATA (η)的數(shù)據(jù)輸出端子。發(fā)送裝置10具有向N個接收裝置20i 20n中連續(xù)排列的P個接收裝置20i 201)輸出公共的時鐘CLOCK(I)的第I時鐘輸出端子。另外，發(fā)送裝置10具有向N個接收裝置20i 20n中連續(xù)排列的接收裝置20p+1 20,輸出公共的時鐘CLOCK (2)的第2時鐘輸出端子。在發(fā)送裝置10中，與N個接收裝置20i 20n分別對應(yīng)的數(shù)據(jù)輸出端子被排列成與N個接收裝置20i 20n的排列順序相同的順序。輸出時鐘CLOCK(I)的第I時鐘輸出端子被配置為在與接收裝置20i 20p分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向(圖2中的左方)側(cè)，不將與其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間。另外，輸出時鐘CLOCK (2)的第2時鐘輸出端子被配置為在與接收裝置20p+1 20n分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向(圖2中的左方)側(cè)，不將與其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間。
各接收裝置20n的數(shù)據(jù)輸入端子Pn、P12經(jīng)由配線基板40、配線基板50或者配線基板60以及線纜70n輸入從如下數(shù)據(jù)輸出端子輸出的數(shù)據(jù)DATA (η)，該數(shù)據(jù)輸出端子是在發(fā)送裝置10中按照與N個接收裝置20i 20n的排列順序相同的順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子。關(guān)于各個接收裝置20i 20p中的第I時鐘端子P21、P22相對于數(shù)據(jù)輸入端子Pn、P12的配置，與發(fā)送裝 置10中第I時鐘輸出端子相對于與各個接收裝置20i 20p對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向(圖2中的左方)側(cè)。同樣地，關(guān)于各個接收裝置20p+1 20N中的第I時鐘端子P21、P22相對于數(shù)據(jù)輸入端子Pn、P12的配置，與發(fā)送裝置10中第2時鐘輸出端子相對于與各個接收裝置20p+1 20N對應(yīng)的數(shù)據(jù)輸出端子的配置同為第I方向(圖2中的左方)偵U。處于接收裝置2(^ 20p中的第I方向(圖2中的左方)側(cè)的一端的接收裝置20:的第I時鐘端子P21、P22輸入從發(fā)送裝置10的第I時鐘輸出端子輸出的時鐘CLOCK(I)。接收裝置20i 20p中的接收裝置20n的第2時鐘端子P31、P32和與其鄰接的接收裝置20n+1的第I時鐘端子P21、P22相互連接，對于時鐘CLOCK⑴而言，接收裝置被串行連接。同樣地，處于接收裝置20p+1 20n中的第I方向(圖2中的左方)側(cè)的一端的接收裝置20p+1的第I時鐘端子P21、P22輸入從發(fā)送裝置10的第2時鐘輸出端子輸出的時鐘CLOCK (2)。接收裝置20p+1 20N中的接收裝置20n的第2時鐘端子P31、P32和與其鄰接的接收裝置20n+1的第I時鐘端子P21、P22相互連接，對于時鐘CLOCK (2)而言，接收裝置20p+1 20N被串行連接。在圖2所示的收發(fā)系統(tǒng)2A的結(jié)構(gòu)中，由于從發(fā)送裝置10向接收裝置2(^ 20p提供公共的時鐘CLOCK(I)，而且，從發(fā)送裝置10向接收裝置20p+1 2(^提供公共的時鐘CLOCK(2)，所以減少了用于發(fā)送裝置10與接收裝置20i 20,之間的時鐘發(fā)送的配線根數(shù)。另外，由于輸入到某個接收裝置20n的時鐘被緩沖后輸出而提供給相鄰的接收裝置20n+1，因此，能夠抑制時鐘的波形劣化，提高時鐘頻率，而且，還能夠提高數(shù)據(jù)發(fā)送的比特率。并且，由于發(fā)送裝置10與接收裝置20i 20N之間的用于數(shù)據(jù)發(fā)送或者時鐘發(fā)送的配線不交叉，因此，能夠使用導電層的層數(shù)較少的廉價品作為它們之間的各個配線基板40、50、60。圖4是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2B的結(jié)構(gòu)的圖。與圖2所示的收發(fā)系統(tǒng)2A的結(jié)構(gòu)相比較，該圖4所示的收發(fā)系統(tǒng)2B的結(jié)構(gòu)在接收裝置20i 20p的結(jié)構(gòu)方面不同，另外，在發(fā)送裝置10的外部端子中與接收裝置20i 20p連接的外部端子的排列順序方面不同。接收裝置20i 20p分別具有數(shù)據(jù)輸入緩沖器21、第2時鐘輸入緩沖器222、第2時鐘輸出緩沖器232、采樣器部24以及解碼器部25。在各個接收裝置20i 20p中，第2時鐘輸入緩沖器2 對作為差動信號被輸入至第2時鐘端子P31、P32的時鐘進行緩沖，將該時鐘向采樣器部24輸出，并且向第2時鐘輸出緩沖器232輸出。另外，在各個接收裝置20i 20p中，第2時鐘輸出緩沖器232對從第2時鐘輸入緩沖器222輸入的時鐘進行緩沖，使該時鐘作為差動信號從第I時鐘端子P21、P22輸出。在各個接收裝置20i 20p中，數(shù)據(jù)輸入端子Pn、P12配置在第I時鐘端子P21、P22與第2時鐘端子P31、P32之間。在發(fā)送裝置10中，與N個接收裝置20i 20n分別對應(yīng)的數(shù)據(jù)輸出端子按照與N個接收裝置20i 20n的排列順序相同的順序排列。輸出時鐘CLOCK(I)的第I時鐘輸出端子被配置為在與各個接收裝置20i 20p對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向(圖4中的右方)側(cè)，不將與其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間。另外，輸出時鐘CLOCK (2)的第2時鐘輸出端子被配置為在與各個接收裝置20p+1 20N對應(yīng)的數(shù)據(jù)輸出端子的整體的第2方向(圖4中的左方)側(cè)，不將與其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間。第I時鐘輸出端子以及第2時鐘輸出端子被配置在與各個接收裝置20i 20p對應(yīng)的數(shù)據(jù)輸出端子的整體和與各個接收裝置20p+1 20N對應(yīng)的數(shù)據(jù)輸出端子的整體之間。各接收裝置20n的數(shù)據(jù)輸入端子Pn、P12經(jīng)由配線基板40、配線基板50或者配線基板60以及線纜70n輸入從如下數(shù)據(jù)輸出端子輸出的數(shù)據(jù)DATA (η)，該數(shù)據(jù)輸出端子是在發(fā)送裝置10中按照與N個接收裝置20i 20n的排列順序相同的順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的數(shù)據(jù)輸出端子。關(guān)于各個接收裝置20i 20p中的第2時鐘端子P31、P32相對于數(shù)據(jù)輸入端子Pn、P12的配置，與發(fā)送裝置10中第I時鐘輸出端子相對于與各個接收裝置20i 20p對應(yīng)的數(shù) 據(jù)輸出端子的配置同為第I方向(圖4中的右方)側(cè)。同樣地，關(guān)于各個接收裝置20p+1 20N中的第I時鐘端子P21、P22相對于數(shù)據(jù)輸入端子Pn、P12的配置，與發(fā)送裝置10中第2時鐘輸出端子相對于與各個接收裝置20p+1 20n對應(yīng)的數(shù)據(jù)輸出端子的配置同為第2方向(圖4中的左方)偵U。處于接收裝置2(^ 20p中的第I方向(圖4中的右方)側(cè)的一端的接收裝置20p的第2時鐘端子P31、P32輸入從發(fā)送裝置10的第I時鐘輸出端子輸出的時鐘CLOCK(I)。接收裝置20i 20p中的接收裝置20n的第I時鐘端子P21、P22和與其鄰接的接收裝置20n_i的第2時鐘端子P31、P32相互連接，對于時鐘CLOCK(I)而言，接收裝置20i 20p被串行連接。處于接收裝置20p+1 20N中的第2方向(圖4中的左方)側(cè)的一端的接收裝置20p+1的第I時鐘端子P21、P22輸入從發(fā)送裝置10的第2時鐘輸出端子輸出的時鐘CLOCK (2)。接收裝置20p+1 20N中的接收裝置20n的第2時鐘端子P31、P32和與其鄰接的接收裝置20n+1的第I時鐘端子P21、P22相互連接，對于時鐘CLOCK (2)而言，接收裝置20p+1 20,被串行連接。在圖4所示的收發(fā)系統(tǒng)2B的結(jié)構(gòu)中，由于從發(fā)送裝置10向接收裝置2(^ 20p提供公共的時鐘CLOCK(I)，而且，從發(fā)送裝置10向接收裝置20p+1 2(^提供公共的時鐘CLOCK(2)，所以發(fā)送裝置10與接收裝置20i 20N之間的用于時鐘發(fā)送的配線的根數(shù)減少。另外，由于輸入到某個接收裝置20n的時鐘被緩沖后輸出而被提供給相鄰的接收裝置20n_i或者接收裝置20n+1，因此，能夠抑制時鐘的波形劣化，提高時鐘頻率，而且，還能夠提高數(shù)據(jù)發(fā)送的比特率。并且，由于發(fā)送裝置10與接收裝置20i 20N之間的用于數(shù)據(jù)發(fā)送或者時鐘發(fā)送的配線不交叉，因此，能夠使用導電層的層數(shù)較少的廉價品作為它們之間的各個配線基板40、50、60。特別地，與圖2所示的結(jié)構(gòu)比較，在圖4所示的結(jié)構(gòu)中，由于能夠使時鐘CLOCK (I)的配線變短，因此，通過這一點，也能夠抑制時鐘波形的劣化，提高時鐘頻率，而且，還能夠提高數(shù)據(jù)發(fā)送的比特率。另外，接收裝置20i 20p的結(jié)構(gòu)和接收裝置20p+1 20N的結(jié)構(gòu)可以是彼此獨立的個體，也可以采用如圖5所示結(jié)構(gòu)公共化而得到。該圖所示的接收裝置20n具有數(shù)據(jù)輸入緩沖器21、第I時鐘輸入緩沖器。?！钡?時鐘輸入緩沖器2 、第I時鐘輸出緩沖器231、第2時鐘輸出緩沖器232、采樣器部24以及解碼器部25。第I時鐘輸入緩沖器22i的輸入端以及第2時鐘輸出緩沖器232的輸出端與第I時鐘端子P21、P22連接。第2時鐘輸入緩沖器222的輸入端以及第I時鐘輸出緩沖器23i的輸出端與第2時鐘端子P31、P32連接。第I時鐘輸入緩沖器22i的輸出端、第I時鐘輸出緩沖器23i的輸入端、第2時鐘輸入緩沖器2 的輸出端以及第2時鐘輸出緩沖器232的輸入端相互連接。第I時鐘輸入緩沖器22i以及第I時鐘輸出緩沖器23i在輸入到端子Ptl的SEL信號為高電平時成為可工作狀態(tài)，當SEL信號為低電平時成為停止狀態(tài)。第2時鐘輸入緩沖器2 以及第2時鐘輸出緩沖器232在輸入到端子Ptl的SEL信號為低電平時成為可工作狀態(tài)，當SEL信號為高電平時成為停止狀態(tài)。 像這樣構(gòu)成的接收裝置20n具有選擇地使第I時鐘輸入緩沖器22i以及第I時鐘輸出緩沖器23i和第2時鐘輸入緩沖器2 以及第2時鐘輸出緩沖器232中的任意一方工作的選擇單元，即，接收裝置20 在SEL信號為高電平時作為圖4中的接收裝置20p+1 20n使用，另一方面，在SEL信號為低電平時作為圖4中的接收裝置20i 20p使用。圖6是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2C的結(jié)構(gòu)的圖。與圖2所示的收發(fā)系統(tǒng)2A的結(jié)構(gòu)比較，該圖6所示的收發(fā)系統(tǒng)2C的結(jié)構(gòu)在從各接收裝置20n向發(fā)送裝置10發(fā)送數(shù)據(jù)這一點不同，而且，在用于該數(shù)據(jù)的收發(fā)的外部端子被設(shè)置在發(fā)送裝置10以及各接收裝置20n這一點不同。另外，圖6中，關(guān)于發(fā)送裝置10和各接收裝置20n之間的配線基板以及線纜，省略了圖示。各接收裝置20n還具有發(fā)送部26、第I數(shù)據(jù)端子P41以及第2數(shù)據(jù)端子P42。發(fā)送部26的輸出端與第I數(shù)據(jù)端子P41以及第2數(shù)據(jù)端子P42雙方連接。各接收裝置20n的發(fā)送部26輸出與該接收裝置20n中的數(shù)據(jù)或者時鐘的接收狀態(tài)相關(guān)信息(例如，由采樣器部24采樣的數(shù)據(jù)、數(shù)據(jù)與時鐘之間的相位差、數(shù)據(jù)振幅的大小、數(shù)據(jù)或者時鐘的占空比)。數(shù)據(jù)輸入端子Pn、P12，第I時鐘端子P21、P22以及第2時鐘端子P31、P32被配置在第I數(shù)據(jù)端子P41和第2數(shù)據(jù)端子P42之間。發(fā)送裝置10具有向各接收裝置20 單獨地輸出數(shù)據(jù)DATA (η)的數(shù)據(jù)輸出端子。發(fā)送裝置10具有向N個接收裝置20i 20n中連續(xù)排列的P個接收裝置20i 20p輸出公共的時鐘CLOCK(I)的第I時鐘輸出端子。另外，發(fā)送裝置10還具有輸入從各個接收裝置20, 20p的發(fā)送部26輸出的數(shù)據(jù)的數(shù)據(jù)輸入端子，根據(jù)從該數(shù)據(jù)輸入端子輸入的數(shù)據(jù)，進行改善各個接收裝置20i 20p中的數(shù)據(jù)或者時鐘的接收狀態(tài)所需的調(diào)整(例如，數(shù)據(jù)與時鐘之間的相位差的調(diào)整、數(shù)據(jù)的振幅的大小的調(diào)整、數(shù)據(jù)或者時鐘的占空比的調(diào)整)。在發(fā)送裝置10中，與N個接收裝置20i 20n分別對應(yīng)的數(shù)據(jù)輸出端子按照與N個接收裝置20i 20n的排列順序相同的順序排列。輸出時鐘CLOCK(I)的第I時鐘輸出端子被配置為在與各個接收裝置20i 20p對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向(圖6中的左方)側(cè)，不將與其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間。用于輸入從各個接收裝置20i 20p輸出的數(shù)據(jù)的數(shù)據(jù)輸入端子相對于與各個接收裝置20i 20p對應(yīng)的數(shù)據(jù)輸出端子的全體以及第I時鐘輸出端被配置在任意一側(cè)(圖6中為左側(cè))。接收裝置20i 20p中的接收裝置20n的第2數(shù)據(jù)端子P42和與其鄰接的接收裝置20n+1的第I數(shù)據(jù)端子P41相互連接，對于從各接收裝置20 的發(fā)送部26輸出的數(shù)據(jù)而言，接收裝置20i 20p被串行連接。接收裝置20i 20p中的處于第I方向(圖6中的左方)側(cè)的一端的接收裝置20i的第I數(shù)據(jù)端子P41向發(fā)送裝置10輸出從各接收裝置20n的發(fā)送部26輸出的數(shù)據(jù)。在圖6所示的收發(fā)系統(tǒng)2C的結(jié)構(gòu)中，能夠產(chǎn)生與圖2所示的收發(fā)系統(tǒng)2A的情況相同的效果。特別地，在圖6所示的收發(fā)系統(tǒng)2C的結(jié)構(gòu)中，根據(jù)從各接收裝置20n向發(fā)送裝置10發(fā)送的數(shù)據(jù)在發(fā)送裝置10進行所需的調(diào)整，由此，改善各接收裝置20n中的數(shù)據(jù)或者時鐘的接收狀態(tài)。圖7是示出具有發(fā)送裝置10以及N個接收裝置20i 20N的收發(fā)系統(tǒng)2D的結(jié)構(gòu)的圖。與圖6所示的收發(fā)系統(tǒng)2C的結(jié)構(gòu)比較，該圖7所示的收發(fā)系統(tǒng)2D的結(jié)構(gòu)在發(fā)送裝置10以及各接收裝置20n中的外部端子的排列順序這一點不同。另外，在圖7中，關(guān)于發(fā)送裝置10與各接收裝置20n之間的配線基板以及線纜，也省略了圖示。在收發(fā)系統(tǒng)2D中，在各接收裝置20n中，第I數(shù)據(jù)端子P41被配置在第I時鐘端子 P21 > P22和數(shù)據(jù)輸入端子Pu、P12之間。另外，第2數(shù)據(jù)端子P42被配置在第2時鐘端子P31、P32和數(shù)據(jù)輸入端子P11I12之間，在發(fā)送裝置10中，用于輸入從各個接收裝置201 20p輸出的數(shù)據(jù)的數(shù)據(jù)輸入端子被配置在與接收裝置20i 20p分別對應(yīng)的數(shù)據(jù)輸出端子的整體與第I時鐘輸出端子之間?；蛘撸摂?shù)據(jù)輸入端子也可以相對于與接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體被配置在第I時鐘輸出端子的相反側(cè)。接收裝置20i 20p中的接收裝置20n的第2數(shù)據(jù)端子P42和與其鄰接的接收裝置20n+1的第I數(shù)據(jù)端子P41相互連接，對于從各接收裝置20 的發(fā)送部26輸出的數(shù)據(jù)而言，接收裝置20i 20p被串行連接。接收裝置20i 20p中的處于第I方向(圖6中的左方)側(cè)的一端的接收裝置20i的第I數(shù)據(jù)端子P41向發(fā)送裝置10輸出從各接收裝置20n的發(fā)送部26輸出的數(shù)據(jù)。在圖7所示的收發(fā)系統(tǒng)2D的結(jié)構(gòu)中，能夠產(chǎn)生與圖6所示的收發(fā)系統(tǒng)2C的情況相同的效果。圖8是示出包含在收發(fā)系統(tǒng)2C或者收發(fā)系統(tǒng)2D中的發(fā)送裝置10的結(jié)構(gòu)的圖。發(fā)送裝置10具有數(shù)據(jù)發(fā)送部11、時鐘發(fā)送部12、編碼器部13、接收部14、控制部15以及時鐘生成部16。另外，發(fā)送裝置10與N個接收裝置20i 20n相對應(yīng)地具有N個數(shù)據(jù)發(fā)送部11，不過，在該圖中僅示出I個數(shù)據(jù)發(fā)送部11。另外，在該圖中，關(guān)于發(fā)送裝置10的外部端子的排列順序不會成為問題。發(fā)送裝置10的編碼器部13基于控制部15的控制而向數(shù)據(jù)發(fā)送部11提供要向接收裝置20n發(fā)送的數(shù)據(jù)，并且向時鐘發(fā)送部12提供要向接收裝置20n發(fā)送的時鐘。數(shù)據(jù)發(fā)送部11是向接收裝置20 發(fā)送數(shù)據(jù)的部件，其包括緩沖器111、觸發(fā)器112以及相移部113。相移部113輸入從時鐘生成部16輸出的基準時鐘，使基準時鐘的相位變化控制部15所指示的相位移位量而向觸發(fā)器112輸出。觸發(fā)器112在由從相移部113輸出的時鐘所指示定時中，對從編碼器部13輸出的數(shù)據(jù)進行鎖存，向緩沖器111輸出該鎖存的數(shù)據(jù)。緩沖器111對從觸發(fā)器112輸出的數(shù)據(jù)進行控制部15指示的振幅及位移的調(diào)整，向接收裝置20η發(fā)送該調(diào)整后的數(shù)據(jù)。時鐘發(fā)送部12是向接收裝置20 發(fā)送時鐘的部件，其包括緩沖器121以及觸發(fā)器122。觸發(fā)器122在從時鐘生成部16輸出的基準時鐘所指示的定時中，對從編碼器部13輸出的時鐘進行鎖存，向緩沖器121輸出該鎖存的數(shù)據(jù)。緩沖器121對從觸發(fā)器112輸出的數(shù)據(jù)進行控制部15指示的位移的調(diào)整，將該調(diào)整后的數(shù)據(jù)作為時鐘向接收裝置20n發(fā)送。接收部14接收從接收裝置20n的發(fā)送部26經(jīng)過第I數(shù)據(jù)端子P41或者第2數(shù)據(jù)端子P42發(fā)送來的數(shù)據(jù)。控制部15控制基于數(shù)據(jù)發(fā)送部11的數(shù)據(jù)發(fā)送以及基于時鐘發(fā)送部12的時鐘發(fā)送。具體地，控制部15控制從編碼器部13向數(shù)據(jù)發(fā)送部11提供的數(shù)據(jù)?？刂撇?5根據(jù)接收部14接收到的數(shù)據(jù)，控制數(shù)據(jù)發(fā)送部11的相移部113中的基準時鐘的相移量，由此，調(diào)整數(shù)據(jù)發(fā)送部11發(fā)送的數(shù)據(jù)與時鐘發(fā)送部12發(fā)送的時鐘之間的相位。另外，控制部15根據(jù)接收部14接收到的數(shù)據(jù)，調(diào)整從數(shù)據(jù)發(fā)送部11的緩沖器111發(fā)送的數(shù)據(jù)的振幅以及占空比，調(diào)整從時鐘發(fā)送部12的緩沖器21發(fā)送的時鐘的占空比。特別地，在本實施方式中，因為從某個接收裝置向相鄰的接收裝置傳送時鐘，所以在后段的接收裝置中時鐘的延遲變大，因此，控制部14調(diào)整向各接收裝置20n發(fā)送的數(shù)據(jù) 與公共的時鐘之間的相位。除此之外，優(yōu)選地，控制部14控制數(shù)據(jù)的振幅或占空比或者時鐘的占空比。產(chǎn)業(yè)上的可利用性可應(yīng)用于減少發(fā)送裝置和多個接收裝置之間的用于時鐘發(fā)送的配線的根數(shù)并且高速地進行數(shù)據(jù)發(fā)送的用途。標號說明I圖像顯示系統(tǒng)2A 2D收發(fā)系統(tǒng)10發(fā)送裝置11數(shù)據(jù)發(fā)送部12時鐘發(fā)送部13編碼器部14接收部15控制部16時鐘生成部20接收裝置21數(shù)據(jù)輸入緩沖器22i第I時鐘輸入緩沖器222第2時鐘輸入緩沖器23!第I時鐘輸出緩沖器232第2時鐘輸出緩沖器24采樣器部25解碼器部26 發(fā)送部 2權(quán)利要求
1.一種發(fā)送裝置，該發(fā)送裝置向I維排列的N個接收裝置分別發(fā)送時鐘以及數(shù)據(jù)，其特征在于， 該發(fā)送裝置具有 數(shù)據(jù)輸出端子，其分別向所述N個接收裝置單獨輸出數(shù)據(jù)；以及 第I時鐘輸出端子，其向所述N個接收裝置中連續(xù)排列的p個接收裝置輸出公共的時鐘， 與所述N個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子按照與所述N個接收裝置的排列順序相同的順序排列， 所述第I時鐘輸出端子被配置為在與所述P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第I方向側(cè)，不將與所述N個接收裝置中的所述p個接收裝置以外的其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間， 其中，N、p為2以上的整數(shù)。
2.根據(jù)權(quán)利要求I所述的發(fā)送裝置，其特征在于， 所述發(fā)送裝置還具有第2時鐘輸出端子，該第2時鐘輸出端子向所述N個接收裝置中的所述P個接收裝置以外的連續(xù)排列的q個接收裝置輸出公共的時鐘， 所述第2時鐘輸出端子被配置為在與所述q個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體的第2方向側(cè)，不將與所述N個接收裝置中的所述q個接收裝置以外的其他接收裝置對應(yīng)的數(shù)據(jù)輸出端子夾在中間， 所述第I時鐘輸出端子以及所述第2時鐘輸出端子被配置在與所述p個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體和與所述q個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體之間， 其中，q為2以上的整數(shù)。
3.根據(jù)權(quán)利要求I所述的發(fā)送裝置，其特征在于， 所述發(fā)送裝置還具有數(shù)據(jù)輸入端子，該數(shù)據(jù)輸入端子輸入從所述P個接收裝置分別輸出的數(shù)據(jù)， 所述數(shù)據(jù)輸入端子相對于與所述P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體以及所述第I時鐘輸出端被配置在任意一側(cè)。
4.根據(jù)權(quán)利要求I所述的發(fā)送裝置，其特征在于， 所述發(fā)送裝置還具有數(shù)據(jù)輸入端子，該數(shù)據(jù)輸入端子輸入從所述P個接收裝置分別輸出的數(shù)據(jù)， 所述數(shù)據(jù)輸入端子被配置在與所述P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體和所述第I時鐘輸出端子之間，或者，相對于與所述P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子的整體被配置在所述第I時鐘輸出端子的相反側(cè)。
5.根據(jù)權(quán)利要求I所述的發(fā)送裝置，其特征在于， 所述發(fā)送裝置具有控制部，該控制部調(diào)整從與所述P個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)和從所述第I時鐘輸出端子輸出的時鐘之間的相位差。
6.一種接收裝置，其特征在于，所述接收裝置具有 數(shù)據(jù)輸入端子，其從外部輸入數(shù)據(jù)； 第I時鐘端子，其從外部輸入時鐘； 第I緩沖電路，其將輸入至所述第I時鐘端子的時鐘緩沖后輸出；以及第2時鐘端子，其向外部輸出從所述第I緩沖電路輸出的時鐘， 所述數(shù)據(jù)輸入端子被配置在所述第I時鐘端子與所述第2時鐘端子之間。
7.根據(jù)權(quán)利要求6所述的接收裝置，其特征在于， 所述接收裝置還具有 第2緩沖電路，其將輸入至所述第2時鐘端子的時鐘緩沖后從所述第I時鐘端子輸出；以及 選擇單元，其選擇地使所述第I緩沖電路以及所述第2緩沖電路中的任意一方工作。
8.根據(jù)權(quán)利要求6所述的接收裝置，其特征在于， 所述接收裝置還具有第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子，所述第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子從外部輸入數(shù)據(jù)或者向外部輸出數(shù)據(jù)， 所述數(shù)據(jù)輸入端子、所述第I時鐘端子以及所述第2時鐘端子被配置在所述第I數(shù)據(jù)端子與所述第2數(shù)據(jù)端子之間。
9.根據(jù)權(quán)利要求6所述的接收裝置，其特征在于， 所述接收裝置還具有第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子，所述第I數(shù)據(jù)端子以及第2數(shù)據(jù)端子從外部輸入數(shù)據(jù)或者向外部輸出數(shù)據(jù)， 所述第I數(shù)據(jù)端子被配置在所述第I時鐘端子與所述數(shù)據(jù)輸入端子之間， 所述第2數(shù)據(jù)端子被配置在所述第2時鐘端子與所述數(shù)據(jù)輸入端子之間。
10.根據(jù)權(quán)利要求8或9所述的接收裝置，其特征在于， 從所述第I數(shù)據(jù)端子或者所述第2數(shù)據(jù)端子輸出與輸入至所述數(shù)據(jù)輸入端子的數(shù)據(jù)和輸入至所述時鐘輸入端子的時鐘之間的相位差相關(guān)的數(shù)據(jù)。
11.一種收發(fā)系統(tǒng)，其特征在于， 該收發(fā)系統(tǒng)具有如權(quán)利要求I所述的發(fā)送裝置和I維排列的N個如權(quán)利要求6所述的接收裝置， 所述N個接收裝置各自的所述數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在所述發(fā)送裝置中按照與所述N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的所述數(shù)據(jù)輸出端子輸出的數(shù)據(jù)， 關(guān)于所述N個接收裝置中的連續(xù)排列的p個接收裝置各自的所述第I時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第I時鐘輸出端子相對于與所述P個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第I方向側(cè)， 所述P個接收裝置中的處于所述第I方向側(cè)的一端的接收裝置的所述第I時鐘端子輸入從所述發(fā)送裝置的所述第I時鐘輸出端子輸出的時鐘， 所述P個接收裝置中的接收裝置的所述第2時鐘端子和與其鄰接的接收裝置的所述第I時鐘端子相互連接，所述P個接收裝置關(guān)于時鐘串行連接。
12.—種收發(fā)系統(tǒng)，其特征在于， 該收發(fā)系統(tǒng)具有如權(quán)利要求2所述的發(fā)送裝置和I維排列的N個如權(quán)利要求7所述的接收裝置， 所述N個接收裝置各自的所述數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在所述發(fā)送裝置中按照與所述N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的所述數(shù)據(jù)輸出端子輸出的數(shù)據(jù)，關(guān)于所述N個接收裝置中的連續(xù)排列的p個接收裝置各自的所述第I時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第I時鐘輸出端子相對于與所述P個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第I方向側(cè)， 所述P個接收裝置中的處于所述第I方向側(cè)的一端的接收裝置的所述第I時鐘端子輸入從所述發(fā)送裝置的所述第I時鐘輸出端子輸出的時鐘， 所述P個接收裝置中的接收裝置的所述第2時鐘端子和與其鄰接的接收裝置的所述第I時鐘端子相互連接，所述P個接收裝置關(guān)于時鐘串行連接，關(guān)于所述N個接收裝置中的所述p個接收裝置以外的連續(xù)排列的q個接收裝置各自的所述第2時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第2時鐘輸出端子相對于與所述q個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第2方向側(cè)，所述q個接收裝置中的處于所述第2方向側(cè)的一端的接收裝置的所述第2時鐘端子輸入從所述發(fā)送裝置的所述第2時鐘輸出端子輸出的時鐘， 所述q個接收裝置中的接收裝置的所述第I時鐘端子和與其鄰接的接收裝置的所述第2時鐘端子相互連接，所述q個接收裝置關(guān)于時鐘串行連接。
13.—種收發(fā)系統(tǒng)，其特征在于， 該收發(fā)系統(tǒng)具有如權(quán)利要求3所述的發(fā)送裝置和I維排列的N個如權(quán)利要求8所述的接收裝置， 所述N個接收裝置各自的所述數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在所述發(fā)送裝置中按照與所述N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的所述數(shù)據(jù)輸出端子輸出的數(shù)據(jù)， 關(guān)于所述N個接收裝置中的連續(xù)排列的p個接收裝置各自的所述第I時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第I時鐘輸出端子相對于與所述P個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第I方向側(cè)， 所述P個接收裝置中的處于所述第I方向側(cè)的一端的接收裝置的所述第I時鐘端子輸入從所述發(fā)送裝置的所述第I時鐘輸出端子輸出的時鐘， 所述P個接收裝置中的接收裝置的所述第2時鐘端子和與其鄰接的接收裝置的所述第I時鐘端子相互連接，所述P個接收裝置關(guān)于時鐘串行連接， 所述P個接收裝置中的接收裝置的所述第2數(shù)據(jù)端子和與其鄰接的接收裝置的所述第I數(shù)據(jù)端子相互連接。
14.一種收發(fā)系統(tǒng)，其特征在于， 該收發(fā)系統(tǒng)具有如權(quán)利要求4所述的發(fā)送裝置和I維排列的N個如權(quán)利要求9所述的接收裝置， 所述N個接收裝置各自的所述數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在所述發(fā)送裝置中按照與所述N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的所述數(shù)據(jù)輸出端子輸出的數(shù)據(jù)， 關(guān)于所述N個接收裝置中的連續(xù)排列的p個接收裝置各自的所述第I時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第I時鐘輸出端子相對于與所述P個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第I方向側(cè)， 所述P個接收裝置中的處于所述第I方向側(cè)的一端的接收裝置的所述第I時鐘端子輸入從所述發(fā)送裝置的所述第I時鐘輸出端子輸出的時鐘， 所述P個接收裝置中的接收裝置的所述第2時鐘端子和與其鄰接的接收裝置的所述第I時鐘端子相互連接，所述P個接收裝置關(guān)于時鐘串行連接， 所述P個接收裝置中的接收裝置的所述第2數(shù)據(jù)端子和與其鄰接的接收裝置的所述第I數(shù)據(jù)端子相互連接。
15.一種收發(fā)系統(tǒng)，其特征在于， 該收發(fā)系統(tǒng)具有如權(quán)利要求5所述的發(fā)送裝置和I維排列的N個如權(quán)利要求10所述的接收裝置， 所述N個接收裝置各自的所述數(shù)據(jù)輸入端子輸入有如下數(shù)據(jù)，該數(shù)據(jù)是從在所述發(fā)送裝置中按照與所述N個接收裝置的排列順序相同的排列順序排列的數(shù)據(jù)輸出端子中的相應(yīng)的所述數(shù)據(jù)輸出端子輸出的數(shù)據(jù)， 關(guān)于所述N個接收裝置中的連續(xù)排列的p個接收裝置各自的所述第I時鐘端子相對于所述數(shù)據(jù)輸入端子的配置，與在所述發(fā)送裝置中所述第I時鐘輸出端子相對于與所述P個接收裝置分別對應(yīng)的所述數(shù)據(jù)輸出端子的配置同為第I方向側(cè)， 所述P個接收裝置中的處于所述第I方向側(cè)的一端的接收裝置的所述第I時鐘端子輸入從所述發(fā)送裝置的所述第I時鐘輸出端子輸出的時鐘， 所述P個接收裝置中的接收裝置的所述第2時鐘端子和與其鄰接的接收裝置的所述第I時鐘端子相互連接，所述P個接收裝置關(guān)于時鐘串行連接， 所述P個接收裝置中的接收裝置的所述第2數(shù)據(jù)端子和與其鄰接的接收裝置的所述第I數(shù)據(jù)端子相互連接， 所述發(fā)送裝置的所述控制部根據(jù)從所述P個接收裝置各自的所述第I數(shù)據(jù)端子或者所述第2數(shù)據(jù)端子輸出的與相位差相關(guān)的數(shù)據(jù)，調(diào)整從與所述p個接收裝置分別對應(yīng)的數(shù)據(jù)輸出端子輸出的數(shù)據(jù)和從所述第I時鐘輸出端子輸出的時鐘之間的相位差。
16.一種圖像顯示系統(tǒng)，其特征在于，該圖像顯示系統(tǒng)具有 如權(quán)利要求11 15中任一項所述的收發(fā)系統(tǒng)；以及 圖像顯示部，其根據(jù)包含在所述收發(fā)系統(tǒng)中的N個接收裝置分別接收到的數(shù)據(jù)來顯示圖像。
全文摘要
接收裝置(201～20N)依此順序呈1維排列。接收裝置(20n)具有數(shù)據(jù)輸入緩沖器(21)、第1時鐘輸入緩沖器(221)以及第1時鐘輸出緩沖器(231)。第1時鐘輸入緩沖器(221)將輸入至第1時鐘端子(P21、P22)的時鐘緩沖后向第1時鐘輸出緩沖器(231)輸出。第1時鐘輸出緩沖器(231)將從第1時鐘輸入緩沖器(221)輸入的時鐘緩沖后使其從第2時鐘端子(P31、P32)輸出。數(shù)據(jù)輸入端子(P11、P12)配置在第1時鐘端子與第2時鐘端子之間。
文檔編號H04L25/02GK102714637SQ201080058169
公開日2012年10月3日 申請日期2010年12月13日 優(yōu)先權(quán)日2009年12月21日
發(fā)明者小沢誠一, 秋田浩伸 申請人:哉英電子股份有限公司