一種可抑制輸出共模波動的lvds驅(qū)動電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于模擬集成電路技術(shù)領(lǐng)域，特別涉及一種可抑制輸出共模電壓波動的高速LVDS驅(qū)動電路。
【背景技術(shù)】
[0002]隨著近年來模擬數(shù)字轉(zhuǎn)換器(ADC)的速率越來越高，高速數(shù)據(jù)如何輸出到芯片外為工程師帶來極大的挑戰(zhàn)。在高速I/O接口領(lǐng)域，出現(xiàn)了 CML (電流模邏輯)、并行LVDS (低壓差分傳輸)、串行JESD等各種傳輸協(xié)議。其中，LVDS接口由于低電壓差以及抗干擾強等優(yōu)點，在并行數(shù)據(jù)傳輸中獲得廣大工程師的青睞。
[0003]傳統(tǒng)的LVDS驅(qū)動電路如圖1所示。整個電路由主體驅(qū)動電路、共模反饋電路和預(yù)驅(qū)動的緩沖器組成。由于LVDS接口標(biāo)準(zhǔn)規(guī)定，LVDS輸出的共模電壓在1.2V附近的范圍，所以傳統(tǒng)的LVDS驅(qū)動電路中，主體驅(qū)動電路的尾管以及開關(guān)管均采用高閾值電壓的MOS管。低壓數(shù)據(jù)Data通過電平轉(zhuǎn)換電路轉(zhuǎn)換至高壓電平，再經(jīng)過預(yù)驅(qū)動的緩沖器得到兩對互補的方波信號(VPl和VP2、VN1和VN2)。其中，當(dāng)VPl控制的開關(guān)SI和VNl控制的開關(guān)S3同時導(dǎo)通，另外兩個開關(guān)關(guān)斷，電流從VON到VOP ；當(dāng)VP2控制的開關(guān)S2和VN2控制的開關(guān)S4同時導(dǎo)通，另外兩個開關(guān)關(guān)斷，電流從VOP到V0N，進(jìn)而實現(xiàn)數(shù)據(jù)的低壓差分傳輸。
[0004]在傳統(tǒng)的LVDS驅(qū)動電路中，由于驅(qū)動開關(guān)管的信號(VPl和VP2、VN1和VN2)由預(yù)驅(qū)動的緩沖器產(chǎn)生，信號的幅度為整個電源電壓的范圍，因此當(dāng)開關(guān)管不停的在導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)之間切換時，會發(fā)生嚴(yán)重的溝道電荷注入現(xiàn)象，注入的電荷會導(dǎo)致輸出共模電壓波動，而共模電壓的恢復(fù)需要一定的時間，進(jìn)而影響傳輸數(shù)據(jù)的速率。為了抑制輸出共模電壓的波動，在VA和VB的節(jié)點通常需要加很大的濾波電容。一種解決輸出共模電壓波動的方法如圖2所示，在輸出節(jié)點上通過加偽開關(guān)(Du_y Switch)來吸收注入到輸出節(jié)點的電荷。這種方式雖然可以較好的抑制輸出共模電壓波動，但是偽開關(guān)的尺寸通常較大(和驅(qū)動開關(guān)相當(dāng))，并且需要增加預(yù)驅(qū)動緩沖器的規(guī)模，以便產(chǎn)生偽開關(guān)的控制信號(VDl和VD2) ο
【實用新型內(nèi)容】
[0005]本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種從而可以減小驅(qū)動信號(VP1、VP2、VNU VN2)的幅度，進(jìn)一步減小驅(qū)動開關(guān)的溝道電荷注入，抑制LVDS輸出共模電壓的波動，加快驅(qū)動開關(guān)的響應(yīng)速度的可抑制輸出共模波動的LVDS驅(qū)動電路。
[0006]本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的:一種可抑制輸出共模波動的LVDS驅(qū)動電路，包括LVDS主體驅(qū)動電路、共模反饋電路、預(yù)驅(qū)動緩沖器和低壓差線性穩(wěn)壓器，預(yù)驅(qū)動緩沖器的輸入端連接數(shù)據(jù)輸入端，預(yù)驅(qū)動緩沖器的電源電壓輸入端與低壓差線性穩(wěn)壓器相連，預(yù)驅(qū)動緩沖器的輸出端VP1、VP2、VNl和VN2分別與LVDS主體驅(qū)動電路的四個驅(qū)動開關(guān)管:S1、S2、S3和S4連接，LVDS主體驅(qū)動電路的VCM輸出端與共模反饋電路的輸入端負(fù)極相連；
[0007]所述的驅(qū)動開關(guān)SI和S2均采用低閾值電壓的PMOS管，驅(qū)動開關(guān)S3和S4均采用位于深N阱中的NMOS管；
[0008]所述的LVDS主體驅(qū)動電路還包括分別與驅(qū)動開關(guān)SI和S2連接的電流源尾管MP3和充當(dāng)濾波電容的MOS器件MPX，分別與驅(qū)動開關(guān)S3和S4相連的電流源尾管麗3和充當(dāng)濾波電容的MOS器件MNX ;所述的電流源尾管MP3和MOS器件MPX均為高閾值電壓的PMOS管，電流源尾管麗3和MOS器件MNX均為高閾值電壓的NMOS管。
[0009]進(jìn)一步地，所述的預(yù)驅(qū)動緩沖器采用電壓鉗位技術(shù)以便獲得小幅度驅(qū)動信號，將“電源”電壓鉗位到VCM+0.6V，“地”電壓鉗位到VCM-0.6V，其中，VCM為LVDS主體驅(qū)動電路輸出的共模電壓。
[0010]進(jìn)一步地，所述的0.6V的鉗位電壓由低壓差線性穩(wěn)壓器提供。
[0011]進(jìn)一步地，所述的共模反饋電路的輸入端正極與參考電源VREF相連，共模反饋電路的輸出端與電流源尾管MN3的柵極連接。
[0012]本實用新型的有益效果是:
[0013]1、與傳統(tǒng)的LVDS驅(qū)動電路相比，本實用新型中LVDS主體驅(qū)動電路的驅(qū)動開關(guān)采用低閾值電壓的PMOS管(MP1、MP2)和位于深N阱的NMOS管(MN1、MN2)，從而可以減小驅(qū)動信號(VP1、VP2、VN1、VN2)的幅度，進(jìn)一步減小驅(qū)動開關(guān)的溝道電荷注入，抑制LVDS輸出共模電壓的波動，加快驅(qū)動開關(guān)的響應(yīng)速度；
[0014]2、能夠減小濾波電容的面積，同時不增加預(yù)驅(qū)動緩沖器的規(guī)模，進(jìn)而能夠減小整個驅(qū)動電路模塊的面積；
[0015]3、無需電平轉(zhuǎn)換電路，進(jìn)而降低了整個電路模塊的設(shè)計復(fù)雜度；
[0016]4、鉗位電壓由低壓差線性穩(wěn)壓器提供，由于通常LVDS的應(yīng)用場合是多位或多組數(shù)據(jù)輸出，所以多個LVDS驅(qū)動電路可以共用低壓差線性穩(wěn)壓器，由低壓差線性穩(wěn)壓器帶來的面積的增加可以忽略不計，不會增加電路模塊的面積和復(fù)雜度。
【附圖說明】
[0017]圖1為本實用新型的傳統(tǒng)的LVDS驅(qū)動電路原理圖；
[0018]圖2為偽開關(guān)抑制共模輸出波動的LVDS驅(qū)動電路原理圖；
[0019]圖3為本實用新型的LVDS驅(qū)動電路原理圖；
[0020]圖4為傳統(tǒng)的LVDS驅(qū)動電路中預(yù)驅(qū)動緩沖器的原理圖；
[0021]圖5為本實用新型的LVDS驅(qū)動電路中預(yù)驅(qū)動緩沖器的原理圖；
[0022]圖6為本實用新型的LVDS驅(qū)動電路中鉗位電壓產(chǎn)生的原理圖。
【具體實施方式】
[0023]下面結(jié)合附圖和具體實施例進(jìn)一步說明本實用新型的技術(shù)方案，但本實用新型所保護(hù)的內(nèi)容不局限于以下所述。
[0024]如圖3所示，本實用新型的一種可抑制輸出共模波動的LVDS驅(qū)動電路，包括LVDS主體驅(qū)動電路、共模反饋電路(CMFB)、預(yù)驅(qū)動緩沖器(Regulated Buffer)和低壓差線性穩(wěn)壓器(LDO)，預(yù)驅(qū)動緩沖器的輸入端連接數(shù)據(jù)輸入端(Data)，預(yù)驅(qū)動緩沖器的電源電壓輸入端與低壓差線性穩(wěn)壓器相連，預(yù)驅(qū)動緩沖器的輸出端VP1、VP2、VN1和VN2分別與LVDS主體驅(qū)動電路的四個驅(qū)動開關(guān)管:S1、S2、S3和S4連接，LVDS主體驅(qū)動電路的VCM輸出端與共模反饋電路的輸入端負(fù)極