專利名稱：A/d轉(zhuǎn)換器和a/d轉(zhuǎn)換方法
技術(shù)領(lǐng)域：
本發(fā)明涉及把模擬信號轉(zhuǎn)換為數(shù)字值的A/D轉(zhuǎn)換器和A/D轉(zhuǎn)換方法。


圖14是表示現(xiàn)有的A/D轉(zhuǎn)換器結(jié)構(gòu)的電路圖。圖14中，51是產(chǎn)生變換對象的模擬信號Vin的模擬信號源，52、53是恒壓源，54是等分恒壓源52、53的輸出電壓間隔、生成參考電壓Vr1～Vr7的電阻列，55是分別放大來自模擬信號源51的模擬信號Vin與來自電阻列54的參考電壓Vr1～Vr7的電壓差的放大電路列，56是在數(shù)值上放大并保持放大電路列55的輸出電壓的鎖存電路列，57是把鎖存電路列56的輸出信號按A/D轉(zhuǎn)換值編碼的運算電路，58是使鎖存電路列56和運算電路57工作的時鐘發(fā)生電路。59是以時鐘發(fā)生電路58的輸出時鐘為基準的時鐘輸入端子，60是由運算電路57運算的A/D轉(zhuǎn)換值的輸出端子。
例如，在參考電壓Vr3和Vr4之間加有模擬信號Vin。此時，由于正相輸出電壓(模擬電壓Vin)低于反相輸入電壓(參考電壓Vr1～Vr3)，放大電路列55的第1～3放大電路就輸出負電壓。另一方面，由于正相輸入電壓(模擬電壓Vin)高于反相輸入電壓(參考電壓Vr4～Vr7)，放大電路列55的第4～7放大電路就輸出正電壓。這樣，由于根據(jù)模擬信號Vin切換電壓的正負變化，放大電路列55的輸出電壓就能夠根據(jù)該切換對模擬信號Vin進行A/D轉(zhuǎn)換。
鎖存電路列56按邏輯電壓(VDD1，VssO)放大并保持放大電路列55的輸出電壓。運算電路57把鎖存電路56的保持值如圖14所示那樣轉(zhuǎn)換為3比特的A/D轉(zhuǎn)換值。也就是說，把比參考電壓還低的電壓Vr7轉(zhuǎn)換為“000”，把比參考電壓Vr1高的電壓轉(zhuǎn)換為“111”，把在電壓Vr1與Vr7之間的電壓轉(zhuǎn)換為“001～110”。此例中，鎖存電路列56的保持值變?yōu)椤?001111”(放大電路的輸出電壓為負時鎖存電路的保持值為“0”，放大電路的輸出電壓為正時鎖存電路的保持值為“1”)，利用運算電路57把模擬信號Vin轉(zhuǎn)換為“100”，從輸出端子60輸出該數(shù)據(jù)“100”。
可是，現(xiàn)有的A/D轉(zhuǎn)換器存在以下問題。
在圖14所示的現(xiàn)有A/D轉(zhuǎn)換器中，以放大模擬信號Vin與參考電壓Vr1～Vr7的電壓差的各差動放大電路的輸出電壓的正負作為A/D轉(zhuǎn)換的信息。換句話說，根據(jù)模擬信號與各參考電壓的大小關(guān)系進行A/D轉(zhuǎn)換。
在這樣的A/D轉(zhuǎn)換器的情況下，轉(zhuǎn)換精度根據(jù)各參考電壓的差即分割恒壓源52、53的輸出電壓差時的分割幅度決定。例如，為構(gòu)成8比特的A/D轉(zhuǎn)換器，就必須把恒壓源52、53的輸出電壓差按256(＝28)等級進行分割。如果恒壓源52、53的輸出電壓差為2V，那么每一等級的電壓約為8mV。
因此，為提高轉(zhuǎn)換精度，就必須使每一等級的電壓更小。
另一方面，在上述現(xiàn)有技術(shù)的說明中，差動放大電路采用了理想的電路，但實際上差動放大電路具有偏置電壓。因此，如果使每一等級的電壓更小，那么相對地就使偏置電壓的影響變大，其結(jié)果，存在不能提高轉(zhuǎn)換精度的問題。
如果差動放大電路的偏置電壓設為Vos，實質(zhì)上的參考電壓就是參考電壓Vr3與偏置電壓Vos的和。此時，盡管本來模擬信號Vin以與參考電壓Vr3相等時為界，對輸出電壓的正負進行切換，但實際上，模擬信號Vin變?yōu)橐耘c電壓(Vr3+Vos)相等時為界，使輸出電壓的正負切換。
在8比特的A/D轉(zhuǎn)換器的情況下，由于一個等級的誤差為±4mV，所以每一等級的電壓就應該為4～12(8±4)mV，為防止上述問題，偏置電壓Vos就應該在±4mV以內(nèi)。
可是，實際的放大電路的偏置電壓Vos在±10mV以上(MOS晶體管的情況下)。因此，在使用MOS晶體管的情況下，現(xiàn)有技術(shù)不能實現(xiàn)8比特以上的A/D轉(zhuǎn)換器。
鑒于上述問題，本發(fā)明的目的是使A/D轉(zhuǎn)換器和A/D轉(zhuǎn)換方法不受放大電路的偏置電壓的影響，能夠?qū)崿F(xiàn)高速且高精度的A/D轉(zhuǎn)換。
為實現(xiàn)上述目的，本發(fā)明的第1技術(shù)方案是提供一種把模擬信號轉(zhuǎn)換為數(shù)字值的A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器包括有多個放大電路，放大轉(zhuǎn)換對象的模擬信號電壓與預定參考電壓的電壓差；和轉(zhuǎn)換部分，根據(jù)所述各放大電路的放大速度，求出表示所述模擬信號的數(shù)字值。由于模擬信號與參考電壓的電壓差越大放大電路的放大速度就變得越快(放大時間變短)，模擬信號與參考電壓的電壓差越小放大速度就變得越慢(放大時間變長)，所以各放大電路的放大速度的不同就表示所述模擬信號電壓與各放大電路參考電壓的電壓差的不同。因此，利用根據(jù)各放大電路的放大速度進行A/D轉(zhuǎn)換，作為A/D轉(zhuǎn)換信息，不用求出現(xiàn)有技術(shù)中的模擬信號與各參考電壓的大小關(guān)系，就能夠求出各參考電壓之間模擬信號的位置。因此，超過了因放大電路本質(zhì)上受偏置電壓偏差限制的現(xiàn)有技術(shù)的A/D轉(zhuǎn)換精度的界限，能夠?qū)崿F(xiàn)更高精度的A/D轉(zhuǎn)換。
而且，根據(jù)本發(fā)明的第2方案，從時間計數(shù)裝置輸出的多個值表示放大轉(zhuǎn)換對象的模擬信號電壓與預定參考電壓的電壓差的各放大電路的放大時間。放大電路的放大時間最好是比如使放大電路的輸出電壓從起點電壓達到預定電壓的時間。如上所述，由于各放大電路的放大速度的不同表示模擬信號電壓與各放大電路參考電壓的電壓差的不同，所以各放大電路的放大時間也與模擬信號電壓和各放大電路參考電壓的電壓差對應。因此，由于利用運算裝置，根據(jù)從所述時間計數(shù)裝置輸出的多個值，能夠求出各參考電壓間的模擬信號位置，所以能夠以高于現(xiàn)有技術(shù)的精度運算表示所述模擬信號的數(shù)字值。因此，超過了因放大電路本質(zhì)上受偏置電壓偏差限制的現(xiàn)有技術(shù)的A/D為精度的界限，能夠?qū)崿F(xiàn)更高精度的A/D轉(zhuǎn)換。
而且，在本發(fā)明的第3方案中，所述方案2的A/D轉(zhuǎn)換器中的時間計數(shù)裝置包括振蕩電路，輸出隨時間變化的信號；多個保持電路列，與所述多個放大電路分別對應設置，當對應的放大電路的輸出電壓達到預定電壓時，保持所述振蕩電路的輸出信號；所述多個保持電路列根據(jù)保持的信號，求出各放大電路放大時間的表示值。
根據(jù)本發(fā)明的第3方案，在放大電路的輸出電壓達到預定電壓時，利用與所述放大電路對應的保持電路列保持隨振蕩電路輸出時間一起變化的信號。因此，在保持電路列保持的信號變?yōu)閷诜糯箅娐返姆糯髸r間的信號。因而，根據(jù)在保持電路列中保持的信號，時間計數(shù)裝置確實能夠求出各放大電路的放大時間的表示值。
此外，在本發(fā)明的第4方案中，所述第3方案中的振蕩電路包括有延遲電路，由環(huán)狀連接的多個延遲電路構(gòu)成，配有把由振蕩產(chǎn)生的信號循環(huán)移位的延遲電路環(huán)；并且把構(gòu)成所述延遲電路環(huán)的延遲電路的輸出信號作為該振蕩電路的輸出信號。
此外，在本發(fā)明的第5方案中，所述第4方案中的放大電路根據(jù)第1時鐘信號，進行輸出一定電壓的復位操作和放大操作的切換；所述振蕩電路根據(jù)頻率固定的第2時鐘信號，固定控制所述延遲電路環(huán)的振蕩頻率，構(gòu)成鎖相環(huán)路(PLL)；以使所述放大電路的放大操作的開始與所述時間計數(shù)裝置的計數(shù)裝置的計數(shù)操作的開始一致的方式，設定所述第1和第2時鐘信號的頻率和相位。
此外，在本發(fā)明的第6方案中，所述第2方案的A/D轉(zhuǎn)換器中的運算裝置根據(jù)從所述時間計數(shù)裝置輸出的多個值，在所述多個放大電路中，特定參考電壓高于所述模擬信號電壓的第1放大電路和參考電壓低于所述模擬信號電壓的第2放大電路，在所述第1放大電路的參考電壓與所述第2放大電路的參考電壓之間，把按所述第2放大電路的放大時間與第1放大電路的放大時間比的內(nèi)插點電壓判定為所述模擬信號電壓。
根據(jù)本發(fā)明的第6方案，由于利用運算裝置，能夠用所述第1放大電路的放大時間和所述第2放大電路的放大時間以良好的精度求出所述第1放大電路的參考電壓與第2放大電路參考電壓之間的模擬信號位置，所以能夠以比現(xiàn)有技術(shù)更高的精度運算表示所述模擬信號的數(shù)字值。此外，由于利用相對比較計測的放大時間進行A/D轉(zhuǎn)換，所以能夠抑制由電源電壓、溫度引起的誤差，提高A/D轉(zhuǎn)換精度。
再有，在本發(fā)明第7方案中，所述第2方案的A/D轉(zhuǎn)換器中把所述多個放大電路分為多個群，并把所述時間計測裝置按對應所述多個放大電路的各群分為組。
根據(jù)本發(fā)明第7方案，使在LSI中配置A/D轉(zhuǎn)換器配置時的設計自由度變大。
此外，在本發(fā)明第8方案中，所述第1方案的A/D轉(zhuǎn)換器中的轉(zhuǎn)換部分在所述多個放大電路內(nèi)，分別利用根據(jù)參考電壓低于所述模擬信號電壓的放大電路的正相輸出電壓和反相輸出電壓的其中任意一個輸出電壓，求出表示所述模擬信號的數(shù)字值，利用根據(jù)參考電壓高于所述模擬信號電壓的放大電路的正相輸出電壓和反相輸出電壓中的另一個輸出電壓，求出表示所述模擬信號的數(shù)字值。
根據(jù)本發(fā)明第8方案，把在所述模擬信號A/D轉(zhuǎn)換中使用的放大電路的輸出電壓向高于放大基準的電壓側(cè)或低于放大基準的電壓側(cè)的其中任意一側(cè)集中。因此，由于各放大電路的偏置電壓的影響相互抵消，所以使A/D轉(zhuǎn)換精度提高。
而且，在本發(fā)明第9方案中，所述第8方案的A/D轉(zhuǎn)換器中的切換部分包括時間計數(shù)裝置，分別根據(jù)參考電壓低于所述模擬信號電壓的放大電路中正相輸出電壓和反相輸出電壓中的任意一個輸出電壓，對所述多個放大電路的放大時間計數(shù)，根據(jù)參考電壓高于所述模擬信號電壓的放大電路的正相輸出電壓和反相輸出電壓中的另一個輸出電壓，對所述多個放大電路的放大時間計數(shù)；和運算裝置，它根據(jù)由所述時間計數(shù)裝置計數(shù)的各放大電路的放大時間，對表示所述模擬信號的數(shù)字值進行運算。
根據(jù)本發(fā)明第9方案，由于各放大電路的放大時間與模擬信號電壓和各放大電路參考電壓的電壓差對應，根據(jù)計數(shù)的各放大電路的放大時間，能夠求出各參考電壓之間的模擬信號位置，所以能夠用比現(xiàn)有技術(shù)高的精度對表示所述模擬信號的數(shù)字值進行運算。
此外，本發(fā)明第10方案所述的技術(shù)方案，是把模擬信號轉(zhuǎn)換為數(shù)字值的A/D轉(zhuǎn)換方法，包括采用放大轉(zhuǎn)換對象的模擬信號電壓與預定參考電壓的電壓差的多個放大電路，根據(jù)所述各放大電路的放大速度，求出表示所述模擬信號的數(shù)字值的過程。
根據(jù)本發(fā)明第10方案，由于模擬信號與參考電壓的電壓差越大放大電路的放大速度就越快(放大時間變短)，模擬信號與參考電壓的電壓差越小放大速度就越慢(放大時間變長)，所以各放大電路的放大速度的不同就可用所述模擬信號電壓與各放大電路參考電壓的電壓差的不同來表示。因此，根據(jù)各放大電路的放大速度進行A/D轉(zhuǎn)換，不可能求出現(xiàn)有技術(shù)中作為A/D轉(zhuǎn)換信息的模擬信號與各參考電壓的大小關(guān)系，能夠求出各參考電壓中模擬信號的位置，因此，超過了利用放大電路在本質(zhì)上有偏置電壓的偏差，受到限制的現(xiàn)有技術(shù)的A/D轉(zhuǎn)換精度的界限，能夠?qū)崿F(xiàn)更高精度的A/D轉(zhuǎn)換。
此外，在本發(fā)明第11方案中，第10方案的A/D轉(zhuǎn)換方法還包括第1過程，求出參考電壓高于所述模擬信號的第1放大電路放大所需要的第1時間，并求出參考電壓低于所述模擬信號的第2放大電路放大所需要的第2時間；第2過程，在所述第1放大電路的參考電壓與所述第2放大電路的參考電壓之間，把按所述第2放大電路的放大時間與第1放大電路的放大時間比的內(nèi)插點電壓判定為所述模擬信號電壓。
根據(jù)本發(fā)明第11方案，由于使用第1放大電路的放大時間與第2放大電路的放大時間，能夠以良好的精度求出第1放大電路的參考電壓與第2放大電路的參考電壓之間的模擬信號位置，所以能夠用比現(xiàn)有技術(shù)高的精度運算表示所述模擬信號的數(shù)字值。此外，由于利用與計測放大時間相對比較進行A/D轉(zhuǎn)換，所以能夠抑制因電源電壓，溫度造成的誤差，提高A/D轉(zhuǎn)換精度。
而且，在本發(fā)明第12方案中，第11方案的A/D轉(zhuǎn)換方法中的所述第1過程根據(jù)所述第1放大電路的正相輸出電壓和反相輸出電壓中的其中任意一個電壓求出所述第1時間，根據(jù)所述第2放大電路的正相輸出電壓和反相輸出電壓中的另一個電壓求出所述第2時間。
根據(jù)本發(fā)明第12方案，所述模擬信號的A/D轉(zhuǎn)換中使用的第1和第2放大電路的輸出電壓集中在比作為放大基準電壓高或低的其中任意一側(cè)。因此，由于第1和第2放大電路的偏置電壓的影響相互抵消，所以使A/D轉(zhuǎn)換精度提高。
圖1是表示本發(fā)明一實施例的A/D轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
圖2是表示構(gòu)成本發(fā)明一實施例的A/D轉(zhuǎn)換器的差動放大電路一例的圖，其中2A表示差動放大電路結(jié)構(gòu)一例的電路圖，2B表示2A所示的差動放大電路工作的時序圖。
圖3是表示本發(fā)明一實施例的A/D轉(zhuǎn)換器中第1觸發(fā)器群20A結(jié)構(gòu)的電路圖。
圖4是表示本發(fā)明一實施例的A/D轉(zhuǎn)換器中第1振蕩電路30A結(jié)構(gòu)的電路圖。
圖5是表示第1和第2振蕩電路30A、30B的輸出信號I1～I5的時間變化曲線圖。
圖6是表示圖1所示的本發(fā)明一實施例的A/D轉(zhuǎn)換器工作的時序圖。
圖7是表示說明差動放大電路輸出電壓的放大時間的計測操作的圖。
圖8是表示說明本發(fā)明一實施例中求出A/D轉(zhuǎn)換值方法的圖。
圖9是說明動態(tài)偏置的圖。
圖10是說明本發(fā)明一實施例中能夠緩和動態(tài)偏置影響理由的圖。
圖11是說明本發(fā)明一實施例中求出A/D轉(zhuǎn)換值方法的圖。
圖12是表示本發(fā)明一實施例的A/D轉(zhuǎn)換器中使模塊化變?yōu)榭赡艿呐渲米兓瘓D。
圖13是表示帶有A/D轉(zhuǎn)換器的DVD系統(tǒng)的概略結(jié)構(gòu)圖。
圖14是表示現(xiàn)有技術(shù)的A/D轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
下面，參照附圖詳細說明本發(fā)明一實施例的A/D轉(zhuǎn)換器。
圖1表示本發(fā)明一實施例的A/D轉(zhuǎn)換器結(jié)構(gòu)的電路圖。圖1中，1是產(chǎn)生轉(zhuǎn)換對象的模擬信號Vin的模擬信號源，2是輸出作為參考電壓上限電壓的第1恒壓源，3是輸出作為參考電壓下限電壓的第2恒壓源，4是輸出基本時鐘S1的第1時鐘發(fā)生源，該基本時鐘S1是驅(qū)動構(gòu)成后述放大電路列10的各差動放大電路10a～10h的第1時鐘信號，5是輸出用于PLL的時鐘S2的第2時鐘發(fā)生源，該時鐘S2是驅(qū)動構(gòu)成后述第1和第2振蕩電路30A、30B的第2時鐘信號，6是由串聯(lián)連接的多個電阻構(gòu)成、利用分割第1恒壓源2和第2恒壓源3的輸出電壓差生成參考電壓Vr1～Vr8的電阻列，7是輸出為模擬信號VinA/D轉(zhuǎn)換結(jié)果的數(shù)值的輸出端子。
10是放大模擬信號Vin和從電阻列6輸出的參考電壓Vr1～Vr8的電壓差、由第1～第8差動放大電路10a～10h構(gòu)成的放大電路列。比如，第1差動放大電路10a放大模擬信號Vin與參考電壓Vr1的電壓差，輸出正相電壓a+和反相電壓a-。同樣地，第2～第8差動放大電路10b～10h分別放大模擬信號Vin與參考電壓Vr2～Vr8的電壓差，輸出正相電壓b+～h+和反相電壓b～h。
20A、20B是配有多個作為各自的保持電路列的觸發(fā)器列(FF列)的第1和第2觸發(fā)器群，30A、30B是用鎖相環(huán)路(PLL)構(gòu)成的第1和第2振蕩電路，這些電路用于測定構(gòu)成放大電路列10的差動放大電路10a～10h的放大速度(放大時間)。構(gòu)成第1觸發(fā)器群20A的各FF列使用第1振蕩電路30A的輸出信號I1～I5，輸出顯示以第1～第4差動放大電路10a～10h的輸出電壓a-、a+～d-、d+為起點電壓至變?yōu)榛鶞孰妷簳r間的數(shù)值O1+、O1-～O4+、O4-。同樣地，構(gòu)成第2觸發(fā)器群20B的各FF列使用第2振蕩電路30B的輸出信號I1～I5，輸出顯示以第5～第8差動放大電路10e～10h的輸出電壓e-、e+～h、h+為起點電壓至變?yōu)榛鶞孰妷簳r間的數(shù)值O5+、O5-～O8+、O8-，利用第1和第2觸發(fā)器群20A、20B及第1和第2振蕩電路30A、30B構(gòu)成時間計數(shù)裝置71。
41是時間運算電路，它根據(jù)從第1和第2觸發(fā)器群20A、20B輸出的、顯示放大電路列10的各差動放大電路10a～10h的放大速度或放大時間的數(shù)值O1+、O1-～O8+、O8-，進行低位A/D轉(zhuǎn)換的運算。42是轉(zhuǎn)換值運算電路，它根據(jù)時間運算電路41的輸出數(shù)據(jù)，運算A/D轉(zhuǎn)換值。43是時鐘發(fā)生電路，它根據(jù)從第1時鐘發(fā)生源4輸出的基本時鐘S1，使時間運算電路41和轉(zhuǎn)換值運算電路42工作，產(chǎn)生時鐘信號。利用時間運算電路41和轉(zhuǎn)換值運算電路42，構(gòu)成運算裝置72。利用時間計數(shù)裝置71和運算裝置72，根據(jù)各差動放大電路10a～10h的放大速度，構(gòu)成獲取顯示轉(zhuǎn)換對象模擬信號Vin的數(shù)字值的轉(zhuǎn)換部分。
下面，參照圖2～圖5，詳細說明圖1所示的本實施例的A/D轉(zhuǎn)換器的主要部分。
首先，說明構(gòu)成放大電路列10的差動放大電路10a～10h。圖2是表示本實施例的A/D轉(zhuǎn)換器中構(gòu)成放大電路列10的差動放大電路10a～10h一例的圖，同一圖中，2A表示差動放大電路結(jié)構(gòu)一例的電路圖，2B表示2A所示的差動放大電路工作的時序圖。圖2A中，11、12a、12b、15、16a、16b是P型MOS晶體管(下面稱為‘PMOS’)，13a、13b、14a、14b是N型MOS晶體管(下面稱為‘NMOS’)。
PMOS11在門電路端子上加上固定電壓VB1時變?yōu)楹懔髟?。PMOS12a、12b為差動配對結(jié)構(gòu)，在PMOS12a的門電路(差動放大電路的正相輸入端子)上輸入模擬信號Vin，在PMOS12b的門電路端子(差動放大電路約反相輸入端子)上輸入?yún)⒖茧妷篤rN(N＝1～8)。NMOS13a、13b在門電路端子上加上固定電壓VB2時變?yōu)楹懔髟础?br> 其中，從作為恒流源的PMOS11流入連接PMOS12a、12b的源極的端子的電流為I1，從NMOS13a、13b的端子A、B引入的電流為I2，從NMOS晶體管14a、14b的端子A、B輸入的電流為I3。輸入電壓Vin與參考電壓VrN相等時，在PMOS12a、12b中流動的電流變?yōu)橄嗟?I1/2)。此時，在端子A、B上，下面的關(guān)系式成立I1/2-I2+I3＝0…(1)差動放大電路為平衡狀態(tài)時，上式(1)成立。此時，由于PMOS15無論是閉合狀態(tài)(ON狀態(tài))還是開路狀態(tài)(OFF)漏-源間都沒有電流流動，所以差動放大電路的輸出端子上的電壓不變化。也就是說，差動放大電路平衡狀態(tài)時的正相輸出電壓Vout(+)、反相輸出電壓Vout(-)相等。
如圖2B所示，電壓V4為“L”電平時，PMOS15變?yōu)殚]合狀態(tài)(ON狀態(tài))，不論正相輸入電壓Vin與反相輸入電壓VrN的值差動放大電路的輸出電壓對正相反相都變?yōu)閂s。例如，正相輸入電壓Vin高于反相輸入電壓VrN時，PMOS12b中有比(I1/2)僅大ΔI的電流流過，但由于電流I2因NMOS13b的門電路電壓為固定電壓VB2沒有變化，所以在端子B流入的電流I3在端子B中按基爾霍夫電流規(guī)則僅減少ΔI。同樣地，在PMOS12a中有比(I1/2)僅小ΔI的電流流過，但由于電流I2因NMOS13a的門電路電壓為固定電壓VB2沒有變化，所以在端子A流入的電流I3在端子A中按基爾霍夫電流規(guī)則僅增加ΔI。其結(jié)果，PMOS16a、16b的電流不變化，從正相輸出端子和反相輸出端子一起輸出差動放大電路平衡狀態(tài)的電壓Vs。把此時的差動放大電路的動作稱為復位。
另一方面，電壓Vφ為“H”電平時，PMOS15變?yōu)殚_路狀態(tài)(OFF狀態(tài))，輸出電壓放大。例如，當正相輸入電壓Vin高于反相輸入電壓VrN時，就變?yōu)樵谡噍敵龆俗又杏须娏鳓流出，在反相輸出端子有電流ΔI流入。因此，正相輸出端子的電壓Vout(+)上升，而反相輸出端子的電壓Vout(-)下降。把此時的差動放大電路工作稱為放大。PMOS16a、16b進行交叉耦合的原因是為使正相輸出端子和反相輸出端子的電壓變化速度增大。
下面，說明第1和第2觸發(fā)器群20A、20B。由于第1觸發(fā)器群20A與第2觸發(fā)器群20B由相同的結(jié)構(gòu)構(gòu)成，所以這里僅說明第1觸發(fā)器群20A。
圖3是表示本實施例的A/D轉(zhuǎn)換器中第1觸發(fā)器群20A結(jié)構(gòu)的電路圖。圖3中21a、22a、21b、22b、21c、22c、21d、22d是作為保持電路列的觸發(fā)器列，它用時鐘端子C1中輸入信號的移位定時保持輸入端子D1～D5中輸入的信號，從數(shù)據(jù)輸出端子Q5中按數(shù)字值輸出保持的信號。
觸發(fā)器列21a由5個觸發(fā)器201～205構(gòu)成，各觸發(fā)器201～205在時鐘端子C中的觸發(fā)器列21a的時鐘端子C1上同時輸入輸入信號，在數(shù)據(jù)輸入端子D中觸發(fā)器列21a的輸入端子D1～D5上分別輸入輸入信號。其中，各觸發(fā)器201～205在時鐘端子C上的輸入信號增大時保持端子D上輸入信號，向端子Q輸出。來自各觸發(fā)器201～205端子Q的輸出信號從觸發(fā)器列21a的數(shù)據(jù)輸出端子Q5以5比特的數(shù)據(jù)輸出。再有，用與觸發(fā)器列21a的同樣結(jié)構(gòu)構(gòu)成其它觸發(fā)器列21b～21d、22a～22d(圖中省略)。
此外，如圖3所示，第1觸發(fā)器群20A配有比較電路23a、24a、23b、24b、23c、24c、23d、24d和輸出門電路25a、26a、25b、26b、25c、26c、25d、26d。
比較電路23a～23d使構(gòu)成放大電路列10的第1～第4差動放大電路10a～10d的反相輸出電壓a-～d-分別輸入至其正相輸入端子，比較電路24a～24d使構(gòu)成放大電路列10的第1～第4差動放大電路10a～10d的正相輸出電壓a+～d+分別輸入至其正相輸入端子。此外，在比較電路23a～23d和24a～24d的各個反相輸入端子上，輸入作為各差動放大電路10a～10d的放大速度測定基準的基準電壓V1。把比較電路23a～23d的輸出信號提供給觸發(fā)器列21a～21d的各個時鐘端子C1，此外，把比較電路24a～24d的輸出信號提供給觸發(fā)器列22a～22d的各個時鐘端子C1。
如果正相輸入端子上的輸入電壓超過反相輸入端子上的輸入基準電壓V1，那么各比較電路的輸出信號就從“L”電平變?yōu)椤癏”電平。此時，從時鐘端子C1輸入所述比較電路的輸出信號的觸發(fā)器列保持輸入端子D1～D5上的輸入信號。例如，比較電路23a在正相輸入端子上輸入第1差動放大電路10a的反相輸出電壓a-，如果該電壓a-超過基準電壓V1，那么比較電路23a的輸出信號就從“L”電平變?yōu)椤癏”電平。觸發(fā)器列21a用在時鐘端子C1上輸入的比較電路23a的輸出信號的移位定時保持輸入端子D1～D5上的輸入信號。
輸出門電路25a～25d把觸發(fā)器列21a～21d的輸出數(shù)據(jù)輸入到各個端子D上，把比較電路23a～23d的輸出信號輸入到各個控制端子E上，分別輸出數(shù)字值O1-～O4。此外，輸出門電路26a～26d把觸發(fā)器列22a～21d的輸出數(shù)據(jù)輸入到各個端子D上，把比較電路24a～24d的輸出信號輸入到各個控制端子E上，分別輸出數(shù)字值O1+～O4+。
各輸出門電路25a～25d、26a～26d保持下面的性質(zhì)。控制端子E的輸入電壓為“H”電平時，就在端子D上輸入的數(shù)據(jù)中附加比特“1”(“H”電平)從端子Q輸出。另一方面，控制端子E的輸入電壓為“L”電平時，就在端子D上輸入的數(shù)據(jù)中(或預定數(shù)據(jù))附加比特“0”(“L”電平)從端子Q輸出。附加比特為“1”時，剩余5比特的數(shù)據(jù)表示作為顯示差動放大電路的放大速度有效，附加比特為“0”時，剩余5比特的數(shù)據(jù)為可忽略的數(shù)據(jù)。例如，當控制端子E上輸入的比較電路23a的輸出信號為“H”電平時，輸出門電路25a對輸入端子D上輸入的觸發(fā)器列21a的輸出數(shù)據(jù)附加比特“1”，從端子Q輸出。
下面，說明第1和第2振蕩電路30A、30B。由于第1振蕩電路30A與第2振蕩電路30B由相同的結(jié)構(gòu)構(gòu)成，所以這里僅說明第1振蕩電路30A。
圖4是表示本實施例的A/D轉(zhuǎn)換器中第1振蕩電路30A結(jié)構(gòu)的電路圖。圖4中，31是由作為環(huán)狀連接的多個(圖4中為5個)延遲電路的反相放大器311～315構(gòu)成的延遲電路環(huán)。各反相放大器311～315有作為輸入端子的端子a，作為輸出端子的端子b，利用在控制端子c上施加的電壓控制信號傳送時間。通過控制在控制端子c上施加的電壓，能夠使延遲電路環(huán)31的頻率變化。在反相放大器311～315的輸出端子b上的電壓分別作為第1振蕩電路30A的輸出信號I1～I5。
32是相位比較器，比較從第2時鐘發(fā)生源5向端子CL輸入的PLL時鐘S2與延遲電路環(huán)31的輸出信號(信號I1)的相位差；33是低通濾波器(LPF)，它平均并輸出從相位比較器32輸出的脈沖信號；34是控制電路，它根據(jù)低通濾波器33(LPF)的輸出電壓控制延遲電路環(huán)31的振蕩頻率。利用延遲電路環(huán)31、相位比較器32、低通濾波器33和控制電路34構(gòu)成鎖相環(huán)(PLL)，即使電源電壓、溫度變化，延遲電路環(huán)31的振蕩頻率仍與時鐘發(fā)生源5產(chǎn)生的PLL使用的時鐘S2的頻率一致。本實施例中采用的鎖相環(huán)路(PLL)是一般的鎖相環(huán)路，由于其工作原理在許多文獻中有所記述，所以這里不再說明。
在本實施例中，利用鎖相環(huán)路(PLL)的目的在于即使電源電壓、溫度變化也能固定維持延遲電路環(huán)31的振蕩頻率。如果構(gòu)成延遲電路環(huán)31的反相放大器311～315有相同的結(jié)構(gòu)，由于其延遲時間分別相等，所以若能夠固定維持延遲電路環(huán)31的振蕩頻率，那么由于反相放大器每級的延遲時間是延遲電路環(huán)31周期的1/10(5級的反放大器的2周信號的時間與延遲電路環(huán)31周期相當)，所以能夠固定圖5表示第1和第2振蕩電路30A、30B的輸出信號I1～I5的時間變化曲線。如圖5所示，從輸出信號I1的前沿邊a開始經(jīng)過反相放大器每級的延遲時間后，輸出信號I2下降(邊緣b)，從輸出信號I2的后緣邊b開始經(jīng)過反相放大器每級的延遲時間后，輸出信號I3升高(邊緣c)，各輸出信號I1～I5按時刻順序變化反相放大器每級的延遲時間。如果信號的″H″電平為比特″1″，″L″電平為比特″0″，輸出信號I1～I5如圖5的下欄中所示那樣，把反相放大器每級的延遲時間變?yōu)楸３謺r刻變化的10種值的5比特數(shù)據(jù)。輸出信號I1～I5的轉(zhuǎn)移順序在不變化時是固定的。但是，通過使用輸出信號I1～I5，能夠進行微小時間的測定。
例如，利用觸發(fā)器列保持時刻t1的輸出信號I1～I5，并利用觸發(fā)器列保持時刻t2的輸出信號I1～I5，如果比較保持的兩個信號，那么顯然要經(jīng)過與從時刻t1至t2之間時刻的3級反相放大器的延遲時間相當?shù)臅r間。這種情況下，如果反相放大器每級的延遲時間為1ns，那么從時刻t1至t2之間就變?yōu)?ns。
下面，說明圖1所示的本實施例的A/D轉(zhuǎn)換器的工作。
圖6是表示圖1所示本實施例的A/D轉(zhuǎn)換器工作概要的時序圖。如圖6所示，為把構(gòu)成放大電路列10的各差動放大電路10a～10h的放大工作的開始時刻與使用第1和第2振蕩電路30a、30B的輸出信號I1～I5的放大時間計測工作開始的時刻一致，要使基本時鐘S1的上升沿與在PLL使用的時鐘S2的上升沿在時序上一致。但是，由于把第1和第2振蕩電路30A、30B的延遲電路環(huán)31的振蕩頻率保持固定變?yōu)榛鶞市盘?，PLL使用的時鐘S2不一定有與基本時鐘S1相同的信號。因此，在本實施例中，生成基本時鐘S1的第1時鐘發(fā)生源4與生成PLL使用的時鐘S2的第2時鐘發(fā)生源5有獨立的結(jié)構(gòu)，PLL使用的時鐘S2為保持基本時鐘S1的2倍頻率。
如圖6所示，構(gòu)成放大電路列10的各差動放大電路10a～10h在基本時鐘S1為“L”電平期間進行復位，在基本時鐘S1為“H”電平期間進行放大。如果各差動放大電路10a～10h開始放大工作，根據(jù)第1和第2振蕩電路30A、30B的輸出信號I1～I5，開始進行各差動放大電路10a～10h的放大速度即輸出電壓放大時間的計測。
圖7是說明各差動放大電路10a～10h的輸出電壓放大時間的計測圖。如圖7的上欄所示，如果各差動放大電路10a～10h處于復位期間結(jié)束而進入放大期間，由于輸入電壓Vin與參考電壓VrN(N＝1～8)的電壓差被放大，所以輸出電壓變化。再有，差動放大電路有差動輸出(正相輸出和反相輸出)，但圖7中僅圖示了用于說明正相輸出電壓和反相輸出電壓中一方的輸出電壓。
如圖7的下欄所示，PLL使用的時鐘S2的頻率是基本時鐘S1的2倍，PLL使用的時鐘S2的上升沿時刻與基本時鐘S1的轉(zhuǎn)移時刻一致。另一方面，利用圖4所示的第1和第2振蕩電路30A、30B中的鎖相環(huán)路(PLL)的控制工作，使PLL使用的時鐘S2與反相放大器311的輸出信號(即第1和第2振蕩電路30A、30B的輸出信號)的頻率和相位一致。因此，如圖7的中欄所示，構(gòu)成放大電路列10的各差動放大電路10a～10b使來自復位工作的放大工作中變化的時序與第1和第2振蕩電路30A、30B的輸出信號I1的上升沿時刻一致。
差動放大電路的輸出電壓從作為起點的電壓Vs(復位中的輸出電壓)變到基準電壓V1(圖3所示的各比較電路的反相輸入端子上施加的預定電壓)時，利用與所述差動放大電路對應的放大電路列保持第1和第2振蕩電路30A、30B的輸出信號I1～I5。
例如，如果差動放大電路10a的反相輸出信號a-按圖7上欄的曲線變化，由于比較電路23a的輸出信號在信號a-超過電壓V1時從“L”電平轉(zhuǎn)移為“H”電平，所以在時鐘端子C1上的輸入信號上升時即差動放大電路10a的反相輸出信號a-達到電壓V1時，觸發(fā)器列21a保持在輸入端子D1～D5上輸入的第1振蕩電路30A的輸出信號I1～I5。由于輸出信號I1～I5的轉(zhuǎn)移順序是固定的，所以如圖7的中欄所示，根據(jù)觸發(fā)器列21a中保持的輸出信號I1～I5，差動放大電路10a的反相輸出信號a-達到電壓V1的時刻顯然與延遲電路環(huán)31中第5信號的轉(zhuǎn)移相當。如果延遲電路環(huán)31中反相放大器每級的信號轉(zhuǎn)移時間為1ns，那么差動放大電路10a就需要5ns的放大時間(但是包括1ns的量化誤差)。
這樣，就能夠計測構(gòu)成放大電路列10的各差動放大電路10a～10h的放大時間。
下面，參照圖8，利用構(gòu)成放大電路列10的各差動放大電路10a～10h的放大時間，說明本實施例的A/D轉(zhuǎn)換原理。
圖8A是表示差動放大電路10a～10f的反相輸出電壓a-～f-的曲線。圖8A中，表示在第3差動放大電路10c的參考電壓Vr3與第4差動放大電路10d的參考電壓Vr4之間有電壓的情況下的模擬信號Vin。
如果各差動放大電路10a～10h的反相輸出電壓為VON-，正相輸出電壓為VON+(N＝1～8)，那么電壓VON-、VON+可分別用下式表示。
VON-＝-G·(Vin-VrN)+Vs …(2)VON+＝G·(Vin-VrN)+Vs …(3)其中，G(＞0)是各差動放大電路10a～10h的電壓增益。信號Vin在參考電壓Vr3與Vr4之間有電壓時，由式(2)得出V01-＞V02-＞V03-＞Vs＞V04-＞V05-＞V06-＞V07-＞V08-，因此有∴a-＞b-＞c-＞Vs＞d-＞e-＞f-＞g-＞h-…(4)
由式(4)可看出，第1～第3差動放大電路10a～10c的反相輸出電壓a-、b-、c-因電壓Vs上升超過電壓V1，而第4～第8差動放大電路10d～10h的反相輸出電壓d-、e-、f-、g-、h-因電壓Vs下降未超過電壓V1。以此作為交換，第4～第8差動放大電路10d～10h使其正相輸出電壓d+、e+、f+、g+、h+超過電壓V1。
可是，由于第3差動放大電路10c的反相輸出信號c-超過電壓V1，并且第4差動放大電路10d的正相輸出信號d+超過電壓V1，所以顯然模擬信號Vin有在參考電壓Vr3與Vr4之間的電壓。因此，能夠求出模擬信號Vin的高位A/D轉(zhuǎn)換值。
本實施例A/D轉(zhuǎn)換器中，利用各差動放大電路10a～10h的放大時間對模擬信號Vin進行更精密地A/D轉(zhuǎn)換。因此還有低位的A/D轉(zhuǎn)換。低位的A/D轉(zhuǎn)換如下進行。
圖8B是表示第1～第3差動放大電路10a～10c的反相輸出電壓a-～c-的曲線。在這條曲線下，表示各輸出電壓達到電壓V1前的時間。t1～t3分別表示第1～第3差動放大電路10a～10c的反相輸出電壓a-～c達到電壓V1前的時間，t4～t6分別表示第4～第6差動放大電路10d～10f的正相輸出電壓d+～f+達到電壓V1前的時間。
其中，時間tN(N＝1-8)與模擬信號Vin及參考電壓VrN(N＝1～8)的關(guān)系，可用下式近似地表示Vin＜VrN時tN＝-H(Vin-VrN)…(5)Vin＞VrN時tN＝H/(Vin-VrN) …(6)式(5)、(6)中，H(＞0)是利用差動放大電路的設計所決定的比例常數(shù)。此時，Vin＜VrN成立時為N＝1-3，Vin＞VrN成立時為N＝4～8。
由于第3差動放大電路10c中模擬信號Vin與參考電壓Vr3電壓差的絕對值小于第1和第2差動放大電路10a、10b中模擬信號Vin與參考電壓電壓差絕對值，所以時間t3比時間t1、t2長。另一方面，由于第4差動放大電路10d中模擬信號Vin與參考電壓Vr4電壓差的絕對值小于第5和第8差動放大電路10e～10h中模擬信號Vin與參考電壓電壓差的絕對值，所以時間t4比時間t5～t8長。由式(5)、(6)及
t3＝-H/(Vin-Vr3) …(7)t4＝H/(Vin-Vr4)…(8)其中，如果使時間t3除時間t4，那么有t3/t4＝-(Vin-Vr4)/(Vin-Vr3) …(9)利用式(9)，可求出VinVin＝(t3·Vr3+t4·Vr4)/(t3+t4)…(10)式(10)表示由時間t3、t4能夠求出參考電壓Vr3與Vr4之間模擬信號Vin的位置。也就是說，利用式(10)與所謂的內(nèi)分公式的類似關(guān)系，可以得出模擬信號Vin在t4對t3的內(nèi)分位置有參考電壓Vr3和Vr4(參照圖8C)。因此，利用式(10)，能夠求出模擬信號Vin低位的A/D轉(zhuǎn)換值。通過細分化構(gòu)成第1和第2振蕩電路30A、30B中量化時間(構(gòu)成延遲電路環(huán)31的反相放大器每級的信號延遲時間)，能夠更細地計測時間t3、t4，因而能夠更精密地求出模擬信號Vin低位的A/D轉(zhuǎn)換值。
利用時間運算電路41，進行根據(jù)表示各差動放大電路10a～10h的放大時間數(shù)字值的低位A/D轉(zhuǎn)換的運算(式(10)的運算)，轉(zhuǎn)換值運算電路42根據(jù)時間運算電路41得到的數(shù)據(jù)求出高位A/D轉(zhuǎn)換值和低位A/D轉(zhuǎn)換值，進行合并，運算表示轉(zhuǎn)換對象的模擬信號Vin的數(shù)字值。
再有，式(10)是以式(5)、(6)的關(guān)系成立為前提求出的。也就是說，差動放大電路中放大時間與輸入電壓差近似呈反比，按放大時間的比把內(nèi)分點的電壓作為模擬信號電壓求出兩個參考電壓。因此，可以用簡單的運算實現(xiàn)低位的A/D轉(zhuǎn)換。為用更高精度進行低位的A/D轉(zhuǎn)換，在實際的差動放大電路中最好還考慮放大速度與輸入電壓差的指數(shù)關(guān)系進行運算。
在本實施例中，如圖8B所示，對于參考電壓比模擬信號Vin還小的差動放大電路，用正相輸出電壓進行低位的A/D轉(zhuǎn)換，對于參考電壓比模擬信號Vin大的差動放大電路，用反相輸出電壓進行低位的A/D轉(zhuǎn)換。這是因為要減少各差動放大電路的動態(tài)偏置對A/D轉(zhuǎn)換精度影響的緣故。
下面，用圖9說明動態(tài)偏置。此時，如圖9A所示，假設有把輸入電壓差ΔV放大而輸出電壓Vout的放大電路。如圖9B所示，當輸入電壓差ΔV在V1(＞0)時和-V2(＜0)時的輸出電壓Vout與基準電壓Vs的差相等的情況下，把V1與V2的差稱為動態(tài)偏置。在理想的差動放大電路中，動態(tài)偏置為0，但實際上，由于制造工藝等原因使動態(tài)偏置不為0。動態(tài)偏置不為0，即使在輸入電壓差ΔV的絕對值相等的情況下，仍意味根據(jù)其值的正負輸出電壓Vout與基準電壓Vs的差也不同。
圖10是說明能夠減少本實施例中動態(tài)偏置影響理由的圖。如圖10A所示，考慮模擬信號Vin比參考電壓Vr4高比參考電壓Vr3低的情況。這種情況下，第4差動放大電路10d由于正相輸入電壓(模擬信號Vin)高于反相輸入電壓(參考電壓Vr4)，所以輸入電壓差ΔV為正。另一方面，第3差動放大電路10c由于正相輸入電壓(模擬信號Vin)低于反相輸入電壓(參考電壓Vr3)，所以輸入電壓差ΔV為負。由于輸入電壓差ΔV的正負不同，所以如果把第3和第4差動放大電路10c、10d同時進行正相輸出電壓的A/D轉(zhuǎn)換，那么會因動態(tài)偏置的存在產(chǎn)生A/D轉(zhuǎn)換值上的誤差。在把第3和第4差動放大電路10c、10d同時進行反相輸出電壓的A/D轉(zhuǎn)換的情況下，會出現(xiàn)同樣的情況。
另一方面，如圖10B所示，根據(jù)差動放大電路特性，正向輸入電壓為A且反向輸入電壓為B的差動放大電路的正向輸出電壓與反相輸入電壓為A且正要輸入電壓為B的差動放大電路的反相輸出電壓，從動態(tài)偏置方面看顯然是等價的。
因此，如圖10A所示，在把第3差動放大電路10c的反相輸出電壓和第4差動放大電路10d的正相輸出電壓進行A/D轉(zhuǎn)換的情況，與圖10C所示的情況等價。也就是說，如果只從動態(tài)偏置來看，第3差動放大電路10c是相對高的參考電壓Vr3變?yōu)檎噍敵鲭妷?，相對低的模擬信號Vin變?yōu)榉聪噍斎腚妷?，同時正相輸出電壓變?yōu)橛糜谶M行低位的A/D轉(zhuǎn)換。結(jié)果，由于第3和第4差動放大電路10c、10d使輸入電壓差ΔV的正負相等且把其正向輸出電壓用于進行A/D轉(zhuǎn)換，所以抵消了動態(tài)偏置。在圖10A、C中，A/D轉(zhuǎn)換中使用的輸出電壓附以○，不用的輸出電壓附以×。
因此，為進行低位的A/D轉(zhuǎn)換，對于參考電壓小于模擬信號Vin的差動放大電路使用正相輸出電壓，對于參考電壓大于模擬信號Vin的差動放大電路使用反相輸出電壓，就能夠減少各差動放大電路的動態(tài)偏置對A/D轉(zhuǎn)換精度產(chǎn)生的影響。當然，對于參考電壓小于模擬信號Vin的差動放大電路使用反相輸出電壓，對于參考電壓大于模擬信號Vin的差動放大電路使用正相輸出電壓，也能夠減少各差動放大電路的動態(tài)偏置對A/D轉(zhuǎn)換精度產(chǎn)生的影響。
此外，實際的A/D轉(zhuǎn)換器中，由于模擬信號Vin與參考電壓大致相等，所以存在使正相輸出電壓反相輸出電壓幾乎都不變化，不到電壓V1的差動放大電路的情況。在這種情況下，進行下面的A/D轉(zhuǎn)換。
圖11A表示差動放大電路10a～10e的反相輸出電壓a-～e-的曲線。圖11A中，表示模擬信號Vin與第3差動放大電路10c的參考電壓Vr3有大致相等的電壓，還表示第3差動放大電路10c的正相輸出電壓c+。此外，圖11B表示第1～第3差動放大電路10a～10c的反相輸出電壓a-～c和第3～第5差動放在電路10c～10e的正相輸出電壓c+～e+的曲線。此外，在圖11B的曲線下，表示各輸出電壓達到電壓V1的時間，t1、t2分別表示第1和第2差動放大電路10a、10b的反相輸出電壓a-、b-達到電壓V1的時間，t4～t5分別表示第4和第5差動放大電路10a、10b的正相輸出電壓d+、e+達到電壓V1的時間。
如圖11A所示，這種情況下，由于第3差動放大電路10c不能檢測模擬信號Vin與參考電壓Vr3的電壓差，所以反相輸出電壓c-、正相輸出電壓c+不根據(jù)電壓Vs變化，或即使變化，但在放大期間內(nèi)也不會達到基準電壓V1。因此，如圖11B所示，由于不能得到時間t3的數(shù)據(jù)，所以就用時間t2和t4進行A/D轉(zhuǎn)換。根據(jù)下式利用求出模擬信號Vin的內(nèi)分點，進行低位的A/D轉(zhuǎn)換。
Vin＝(t2·Vr2+t4·Vr4)/(t2+t4) …(11)求出構(gòu)成放大電路列10的差動放大電路10a～10h中最長的放大時間和第2長的放大時間，進行高位的A/D轉(zhuǎn)換。例如，在圖8所示的情況下，由于第4差動放大電路10d的放大時間最長，第3差動放大電路10c的放大時間第2長，所以可判斷為輸入的模擬信號Vin在參考電壓Vr3與Vr4之間。對于圖11所示的情況下，由于第4差動放大電路10d的放大時間最長，第2差動放大電路10b的放大時間次之，由于不存在表示第3差動放大電路10c的放大時間數(shù)據(jù)所以可判定模擬信號Vin與參考電壓Vr3大致相等。據(jù)此，能夠求出A/D轉(zhuǎn)換值的高位比特。
此外，本實施例的A/D轉(zhuǎn)換器能夠進行模塊分割(單元化)。圖1所示的A/D轉(zhuǎn)換器中，觸發(fā)器群和振蕩器電路各自有2個結(jié)構(gòu)，用第1觸發(fā)器群20A、第1振蕩電路30A和第1～第4差動放大電路10a～10d構(gòu)成一個模塊結(jié)構(gòu)，用第2觸發(fā)器群20B、第2振蕩電路30B和第5～第8差動放大電路10e～10h構(gòu)成另一個模塊結(jié)構(gòu)。
下面，說明本實施例的A/D轉(zhuǎn)換器中可進行模塊化的理由。
為使A/D轉(zhuǎn)換器高精度化，一般來說，利用多個放大器的輸出信號的相對值提高轉(zhuǎn)換精度。對此，本實施例的A/D轉(zhuǎn)換器也是同樣的。本實施例的A/D轉(zhuǎn)換器與一般的高精度A/D轉(zhuǎn)換器的不同在于沒有按模擬信號的原樣使用多個放大器的輸出信號，而是把多個放大器的放大時間進行數(shù)字值轉(zhuǎn)換，用于A/D轉(zhuǎn)換的高精度化。
由于一般的高精度A/D轉(zhuǎn)換器把多個放大器的輸出信號用原有的模擬信號進行比較，所以各放大器的輸出信號線的長度偏差對A/D轉(zhuǎn)換精度產(chǎn)生影響，配置上受到制約。為不產(chǎn)生轉(zhuǎn)換誤差，如果使各放大器的輸出信號線相等，在轉(zhuǎn)換比特數(shù)增加的情況下，就會變?yōu)閳D12A所示的縱列配置。
因此，本實施例的A/D轉(zhuǎn)換器把各放大器的放大時間轉(zhuǎn)換為數(shù)字值，在多個放大時間中進行其數(shù)字值的相對比較。因此，由于各放大器的輸出信號線長度的偏差對A/D轉(zhuǎn)換精度沒有影響，所以在配置上比一般高精度A/D轉(zhuǎn)換器的自由度更高，能夠象圖12B所示那樣的成模塊分割配置。
再有，在第1和第2觸發(fā)器群20A、20B中，也可以省略比較電路，把各差動放大電路的輸出電壓直接輸入給各觸發(fā)器列的端子C1。這種情況下，作為放大時間測定基準的電壓V1，最好用比如構(gòu)成第1和第2觸發(fā)器群20A、20B的各觸發(fā)時鐘信號的閾值電壓設定。
再有，在第1和第2觸發(fā)器群20A、20B中，利用把各差動放大電路的正相輸出電壓和反相輸出電壓共同輸入給觸發(fā)器列的結(jié)構(gòu)，能夠把觸發(fā)器列減少一半。在這種情況下，表示各差動放大電路的放大時間的數(shù)字值對各差動放大電路變?yōu)橐粋€，其個數(shù)減半，但是，為了以良好的精度數(shù)字校正低位的A/D轉(zhuǎn)換值，對于本實施例的各差動放大電路的正相輸出電壓和反相輸出電壓，最好采用分別設置觸發(fā)器列的方法。
再有，構(gòu)成觸發(fā)器列的觸發(fā)器個數(shù)并不限于5個，也可以用振蕩電路輸出的輸出信號數(shù)進行設定。
再有，在本實施例中，各差動放大電路以輸出固定的電壓切換復位工作和放大工作，但本發(fā)明并不限于此，但并不介意各差動放大電路不進行復位也可以。也就是說，在本實施例中，雖使用了根據(jù)作為計測放大時間起點的電壓的復位操作的設定電壓Vs，但作為替換，也可以按各差動放大電路的最大或最小輸出電壓作為計測放大時間的起點電壓。
本發(fā)明的A/D轉(zhuǎn)換與以往的插值技術(shù)即一旦同步用于提高精度的電壓就進行放大插值的A/D轉(zhuǎn)換相比，處理速度特別快，以往的插值技術(shù)中，把模擬信號所屬的電壓范圍放大，在放大的電壓范圍中進行低位的A/D轉(zhuǎn)換來提高精度?？墒牵@種方法中，必須用高放大率放大電壓，該電壓放大需要較長時間，結(jié)果A/D轉(zhuǎn)換的高速化很困難。例如，如果在電壓范圍8mV之間插值4比特(＝16等級)，那么就必須用16倍的高放大率放大電壓，為此需要較長的電壓放大時間。
因此，本發(fā)明中，由于計測高位A/D轉(zhuǎn)換時的各放大電路的放大時間，根據(jù)該放大時間進行低位的A/D轉(zhuǎn)換，所以不需要以往插值技術(shù)那樣長的電壓放大時間，而且能夠用比現(xiàn)有技術(shù)快得多(例如50MHZ以上)速度進行高精度的A/D轉(zhuǎn)換。因此，利用本發(fā)明，能夠?qū)崿F(xiàn)具備高速性和高精度的A/D轉(zhuǎn)換。
利用本發(fā)明實現(xiàn)的高速和高精度的A/D轉(zhuǎn)換有各種各樣的用途。作為其一例，比如從磁存儲媒體(DVD、HDD、PD、MO等)中讀出信號。圖13表示DVD系統(tǒng)的信號讀出部分的概略結(jié)構(gòu)圖。圖13中，81是DVD，82是激光振蕩器，83是激光受光部，84是濾波器的附加放大器(AMP)，85是A/D轉(zhuǎn)換器，86是數(shù)字信號處理器(DSP)，此外，87是讀出數(shù)字信號的輸出端子，與后級電路(比如用于把數(shù)字信號轉(zhuǎn)換為圖象的電路)連接。
從激光振蕩器82輸出的激光波用DVD81調(diào)制(例如頻率調(diào)制)，該調(diào)制波用激光受光部83轉(zhuǎn)換為電信號。該電信號用濾波器的附加放大器84在放大的同時整形波形，用A/D轉(zhuǎn)換器85轉(zhuǎn)換為數(shù)字信號。
此時，由于電氣信號的調(diào)制頻率高，而且數(shù)字數(shù)據(jù)的精度也需要高水準，所以作為A/D轉(zhuǎn)換器85，就必須是高速且高精度的轉(zhuǎn)換器。將來，磁存儲媒體的存儲密度會變得更高，伴隨著讀出精度的提高，對A/D轉(zhuǎn)換器85的高速化和高精度化的要求必然更強，所以本發(fā)明的重要性會日益提高。
根據(jù)如上所述的本發(fā)明，由于各放大電路的放大速度的不同反映了轉(zhuǎn)換對象的模擬信號與各放大電路參考電壓的電壓差的不同，所以根據(jù)各放大電路的放大速度進行A/D轉(zhuǎn)換，作為A/D轉(zhuǎn)換信息不用求出現(xiàn)有技術(shù)中的模擬信號與各參考電壓的大小關(guān)系，但能夠求出各參考電壓中模擬信號的位置，因此，利用放大電路在本質(zhì)上有偏置電壓的偏差，超過受到限制的現(xiàn)有技術(shù)的A/D轉(zhuǎn)換精度的界限，能夠?qū)崿F(xiàn)更高精度的A/D轉(zhuǎn)換。
此外，根據(jù)本發(fā)明，在計測各放大電路的放大時間中，在第1放大電路的參考電壓與第2放大電路的參考電壓之間，根據(jù)內(nèi)插所述第1放大電路的放大時間與所述第2放大電路的放大時間的比，能夠以良好的精度求出第1放大電路的參考電壓與第2放大電路的參考電壓之間轉(zhuǎn)換對象的模擬信號位置；此外，由于利用與計測放大時間相對比較進行A/D轉(zhuǎn)換，所以能夠抑制因電源電壓、溫度造成的誤差、提高A/D轉(zhuǎn)換精度。
根據(jù)本發(fā)明，在各放大電路內(nèi)，分別通過對于參考電壓低于轉(zhuǎn)換對象的模擬信號電壓的放大電路根據(jù)正相輸出電壓和反相輸出電壓的其中任意一個進行A/D轉(zhuǎn)換，對于參考電壓高于轉(zhuǎn)換對象的模擬信號電壓的放大電路根據(jù)其正相輸出電壓和反相輸出電壓的另一個進行A/D轉(zhuǎn)換，所述模擬信號的A/D轉(zhuǎn)換中使用的放大電路的輸出電壓就集中在比作為放大基準電壓高或低的其中任意一側(cè)。因此，由于各放大電路的偏置電壓的影響相互抵消，所以使A/D轉(zhuǎn)換精度提高。
權(quán)利要求
1.一種A/D轉(zhuǎn)換器，把模擬信號轉(zhuǎn)換為數(shù)字值，其特征在于包括多個放大電路，放大轉(zhuǎn)換對象的模擬信號電壓與預定參考電壓的電壓差；和轉(zhuǎn)換部，根據(jù)所述各放大電路的放大速度，求出表示所述模擬信號的數(shù)字值。
2.如權(quán)利要求1所述的A/D轉(zhuǎn)換器，其特征在于所述轉(zhuǎn)換部還包括時間計數(shù)裝置，分別計數(shù)所述多個放大電路的放大時間，輸出表示各放大電路放大時間的值；和運算裝置，根據(jù)從所述時間計數(shù)裝置輸出的多個值，運算表示所述模擬信號的數(shù)字值。
3.如權(quán)利要求2所述的A/D轉(zhuǎn)換器，其特征在于，所述時間計數(shù)裝置包括振蕩電路，它輸出隨時間變化的信號；多個保持電路列，與所述多個放大電路分別對應設置，當對應的放大電路的輸出電壓達到預定電壓時，保持所述振蕩電路的輸出信號；根據(jù)保持的信號，所述多個保持電路列求出各放大電路放大時間的表示值。
4.如權(quán)利要求3所述的A/D轉(zhuǎn)換器，其特征在于，所述振蕩電路配有延遲電路，由環(huán)狀連接的多個延遲電路構(gòu)成，配有把由振蕩產(chǎn)生的信號轉(zhuǎn)移進行循環(huán)的延遲電路環(huán)；把構(gòu)成所述延遲電路環(huán)的延遲電路的輸出信號作為該振蕩電路的輸出信號。
5.如權(quán)利要求4所述的A/D轉(zhuǎn)換器，其特征在于，所述放大電路根據(jù)第1時鐘信號，進行輸出一定電壓的復位工作和放大工作的切換；所述振蕩電路根據(jù)頻率固定的第2時鐘信號，固定控制所述延遲電路環(huán)的振蕩頻率，構(gòu)成鎖相環(huán)路；以使所述放大電路的放大工作的開始與所述時間計數(shù)裝置的計數(shù)工作的開始一致的方式，設定所述第1和第2時鐘信號的頻率和相位。
6.如權(quán)利要求2所述的A/D轉(zhuǎn)換器，其特征在于，所述運算裝置根據(jù)從所述時間計數(shù)裝置輸出的多個值，從所述多個放大電路中，特定參考電壓高于所述模擬信號電壓的第1放大電路和參考電壓低于所述模似信號電壓的第2放大電路，在所述第1放大電路的參考電壓與所述第2放大電路的參考電壓之間，把按所述第2放大電路的放大時間與第1放大電路的放大時間比作為內(nèi)插點的電壓判定為所述模擬信號電壓。
7.如權(quán)利要求2所述的A/D轉(zhuǎn)換器，其特征在于，所述多個放大電路分為多個群，所述時間計測裝置按對應所述多個放大電路的各群分為各個模塊。
8.如權(quán)利要求1所述的A/D轉(zhuǎn)換器，其特征在于，所述轉(zhuǎn)換部在所述多個放大電路內(nèi)，分別利用根據(jù)參考電壓低于所述模擬信號電壓的放大電路的正相輸出電壓和反相輸出電壓的其中任意一個輸出電壓，求出表示所述模擬信號的數(shù)字值，利用根據(jù)參考電壓高于所述模擬信號電壓的放大電路的正相輸出電壓和反相輸出電壓中的另一個輸出電壓，求出表示所述模擬信號的數(shù)字值。
9.如權(quán)利要求8所述的A/D轉(zhuǎn)換器，其特征在于，所述轉(zhuǎn)換部包括時間計數(shù)裝置，分別根據(jù)參考電壓低于所述模擬信號電壓的放大電路中正相輸出電壓和反相輸出電壓中的任意一個輸出電壓，計數(shù)所述多個放大電路的放大時間，根據(jù)參考電壓高于所述模似信號電壓的放大電路的正相輸出電壓和反相輸出電壓中的另一個輸出電壓，計數(shù)所述多個放大電路的放大時間；和運算裝置，根據(jù)由所述時間計數(shù)裝置計數(shù)的各放大電路的放大時間，運算表示所述模擬信號的數(shù)字值。
10.一種A/D轉(zhuǎn)換方法，把模擬信號轉(zhuǎn)換為數(shù)字值，其特征在于，采用放大轉(zhuǎn)換對象的模擬信號電壓與預定參考電壓的電壓差的多個放大電路，根據(jù)所述各放大電路的放大速度，求出表示所述模擬信號的數(shù)字值。
11.如權(quán)利要求10所述的A/D轉(zhuǎn)換方法，其特征在于，包括第1過程，求出參考電壓高于所述模擬信號的第1放大電路放大所需要的第1時間，并求出參考電壓低于所述模擬信號的第2放大電路放大所需要的第2時間；第2過程，在所述第1放大電路的參考電壓與所述第2放大電路的參考電壓之間，把按所述第2放大電路的放大時間與第1放大電路的放大時間比作為內(nèi)插點的電壓判定為所述模擬信號電壓。
12.如權(quán)利要求11所述的A/D轉(zhuǎn)換方法，其特征在于，所述第1過程根據(jù)所述第1放大電路的正相輸出電壓和反相輸出電壓中的其中任意一個電壓求出所述第1時間，根據(jù)所述第2放大電路的正相輸出電壓和反相輸出電壓中的另一個電壓求出所述第2時間。
全文摘要
一種不受差動放大電路的偏置電壓影響并且高速高精度進行A/D轉(zhuǎn)換的A/D轉(zhuǎn)換器。差動放大電路10a～10h放大模擬信號與參考電壓V
文檔編號H03M1/36GK1186384SQ9710937
公開日1998年7月1日 申請日期1997年11月21日 優(yōu)先權(quán)日1996年11月21日
發(fā)明者楠本馨一, 松澤昭 申請人:松下電器產(chǎn)業(yè)株式會社