本公開涉及一種半導(dǎo)體元件結(jié)構(gòu)及其制備方法。尤其涉及一種包括一中介層的半導(dǎo)體元件結(jié)構(gòu)。

背景技術(shù)：

1、隨著電子產(chǎn)業(yè)的快速發(fā)展，集成電路(ics)的發(fā)展已經(jīng)達(dá)到高效能以及小型化。在ic材料以及設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了數(shù)代的ics，而其每一代均具有比上一代更小、更復(fù)雜的電路。

2、例如一快閃存儲(chǔ)器、一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)即類似物的存儲(chǔ)器被用來儲(chǔ)存來自邏輯電路的數(shù)據(jù)。最近，包括存儲(chǔ)器與邏輯電路的一半導(dǎo)體元件結(jié)構(gòu)在微型化方面面臨著巨大的挑戰(zhàn)。因此，需要一種新的半導(dǎo)體元件結(jié)構(gòu)。

3、上文的“現(xiàn)有技術(shù)”說明僅提供背景技術(shù)，并未承認(rèn)上文的“現(xiàn)有技術(shù)”說明公開本公開的標(biāo)的，不構(gòu)成本公開的現(xiàn)有技術(shù)，且上文的“現(xiàn)有技術(shù)”的任何說明均不應(yīng)作為本案的任一部分。

技術(shù)實(shí)現(xiàn)思路

1、本公開的目的在于提出一種半導(dǎo)體元件結(jié)構(gòu)，以解決上述至少一個(gè)問題。

2、本公開的一實(shí)施例提供一種半導(dǎo)體元件結(jié)構(gòu)。該半導(dǎo)體元件結(jié)構(gòu)包括一中介層、一第一重分布結(jié)構(gòu)以及一第一電子元件。該中介層具有一第一表面以及與該第一表面相對(duì)的一第二表面，該中介層包括一第一半導(dǎo)體裸片，該第一半導(dǎo)體裸片包括一第一快閃存儲(chǔ)器以及一第一存儲(chǔ)器控制電路。第一重分布結(jié)構(gòu)設(shè)置在該第二表面上。第一電子元件設(shè)置在該第一重分布結(jié)構(gòu)上，其中該第一電子元件電性連接至該第一快閃存儲(chǔ)器。

3、本公開的多個(gè)所述實(shí)施例提供一半導(dǎo)體元件結(jié)構(gòu)。該半導(dǎo)體元件結(jié)構(gòu)包括一中介層，該中介層包括一快閃存儲(chǔ)器，形成在一半導(dǎo)體裸片內(nèi)。邏輯電路設(shè)置在另一個(gè)電子元件中，其減小了所述電子元件的尺寸。在一比較例中，邏輯電路與快閃存儲(chǔ)器整合在一個(gè)裸片中，其增加了裸片的尺寸并且不利地影響了半導(dǎo)體元件結(jié)構(gòu)的小型化。在一些實(shí)施例中，該中介層包括兩個(gè)或更多個(gè)半導(dǎo)體裸片。每個(gè)半導(dǎo)體裸片包括一快閃存儲(chǔ)器以及一存儲(chǔ)器控制電路。邏輯電路可以與任何一個(gè)半導(dǎo)體裸片進(jìn)行通信連接，或者與兩個(gè)或更多半導(dǎo)體裸片進(jìn)行通信連接。這樣的設(shè)計(jì)可以改善制造一半導(dǎo)體元件結(jié)構(gòu)的良率。

4、上文已相當(dāng)廣泛地概述本公開的技術(shù)特征及優(yōu)點(diǎn)，以使下文的本公開詳細(xì)描述得以獲得較佳了解。構(gòu)成本公開的權(quán)利要求標(biāo)的的其它技術(shù)特征及優(yōu)點(diǎn)將描述于下文。本公開所屬技術(shù)領(lǐng)域中技術(shù)人員應(yīng)了解，可相當(dāng)容易地利用下文公開的概念與特定實(shí)施例可作為修改或設(shè)計(jì)其它結(jié)構(gòu)或工藝而實(shí)現(xiàn)與本公開相同的目的。本公開所屬技術(shù)領(lǐng)域中技術(shù)人員亦應(yīng)了解，這類等效建構(gòu)無法脫離隨附的權(quán)利要求所界定的本公開的精神和范圍。

技術(shù)特征：

1.一種半導(dǎo)體元件結(jié)構(gòu)，包括：

2.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其中該中介層還包含一第二半導(dǎo)體裸片，且該第二半導(dǎo)體裸片包括一第二快閃存儲(chǔ)器以及一第二存儲(chǔ)器控制電路。

3.如權(quán)利要求2所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一電子元件通過該第一重分布結(jié)構(gòu)與該第一半導(dǎo)體裸片及/或該第二半導(dǎo)體裸片進(jìn)行通信連接。

4.如權(quán)利要求2所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一電子元件重疊該第一半導(dǎo)體裸片以及該第二半導(dǎo)體裸片。

5.如權(quán)利要求2所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一快閃存儲(chǔ)器比該第一存儲(chǔ)器控制電路更靠近該第二快閃存儲(chǔ)器。

6.如權(quán)利要求2所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一快閃存儲(chǔ)器比該第二快閃存儲(chǔ)器更靠近該第二存儲(chǔ)器控制電路。

7.如權(quán)利要求2所述的半導(dǎo)體元件結(jié)構(gòu)，其中該中介層包含：

8.如權(quán)利要求7所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一重分布結(jié)構(gòu)覆蓋該第一半導(dǎo)體裸片、該第二半導(dǎo)體裸片以及該封裝膠體。

9.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，還包含：

10.如權(quán)利要求9所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第二電子元件包括一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。

11.如權(quán)利要求9所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第二電子元件重疊該第一存儲(chǔ)器控制電路。

12.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，還包含：

13.如權(quán)利要求12所述的半導(dǎo)體元件結(jié)構(gòu)，其中該第一半導(dǎo)體裸片包括一貫穿通孔，在該第一快閃存儲(chǔ)器與該第二重分布結(jié)構(gòu)之間延伸。

14.如權(quán)利要求12所述的半導(dǎo)體元件結(jié)構(gòu)，其中該中介層包含一封裝膠體，封裝該第一半導(dǎo)體裸片，該封裝膠體設(shè)置在該第一重分布結(jié)構(gòu)與該第二重分布結(jié)構(gòu)之間。

技術(shù)總結(jié)
本公開提供一種半導(dǎo)體元件結(jié)構(gòu)。該半導(dǎo)體元件結(jié)構(gòu)包括一中介層、一第一重分布結(jié)構(gòu)以及一第一電子元件。該中介層具有一第一表面以及與該第一表面相對(duì)的一第二表面，該中介層包括一第一半導(dǎo)體裸片，該第一半導(dǎo)體裸片包括一第一快閃存儲(chǔ)器以及一第一存儲(chǔ)器控制電路。第一重分布結(jié)構(gòu)設(shè)置在該第二表面上。第一電子元件設(shè)置在該第一重分布結(jié)構(gòu)上，其中該第一電子元件電性連接至該第一快閃存儲(chǔ)器。

技術(shù)研發(fā)人員：施信益
受保護(hù)的技術(shù)使用者：南亞科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21