開(kāi)關(guān)電路的制作方法
【專利摘要】本實(shí)用新型涉及一種開(kāi)關(guān)電路，包括第一MOSFET和用于控制第一MOSFET導(dǎo)通和截止的控制電路。第一MOSFET為P溝道型MOSFET；控制電路包括第一控制回路和第二控制回路；第一控制回路與第一MOSFET的柵極連接，用于控制第一MOSFET的柵極電平；第二控制回路連接在第一MOSFET的柵極與源極之間，用于調(diào)節(jié)第一MOSFET的漏極電壓的上升時(shí)間和下降時(shí)間。本實(shí)用新型的開(kāi)關(guān)電路不需要從繞組次級(jí)引出參考電壓，因此電路體積小、適用范圍廣。
【專利說(shuō)明】開(kāi)關(guān)電路

【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及一種模擬電子線路，特別是一種開(kāi)關(guān)電路。

【背景技術(shù)】
[0002]隨著新型開(kāi)關(guān)電源控制IC的使用，為滿足以往規(guī)格定義的上升時(shí)間(Rise time)要求，現(xiàn)行作法是通過(guò)變壓器的VCC繞組產(chǎn)生一個(gè)A電位(如圖1所示)，去控制輸入與輸出間的開(kāi)關(guān)N-MOSFET (Q156)。
[0003]參見(jiàn)圖2和圖3所示，為圖1的開(kāi)關(guān)電路的Q156導(dǎo)通和關(guān)斷時(shí)，電容C163的充放電示意圖。
[0004]參見(jiàn)圖2所示，當(dāng)需要Q156導(dǎo)通時(shí)，變壓器的VCC繞組產(chǎn)生一個(gè)穩(wěn)定的A點(diǎn)電位，其中A點(diǎn)電位高于VOUT電位。
[0005]現(xiàn)假設(shè)A點(diǎn)電位與VIN電位都存在。當(dāng)控制信號(hào)CON由低(low)置高(high)時(shí)，QlOl導(dǎo)通，Q161再導(dǎo)通，A點(diǎn)電位經(jīng)由R166對(duì)電容C163和C153E充電，直至B點(diǎn)電位等于A點(diǎn)電位(假定Q161導(dǎo)通壓降為0V)，Q156飽和導(dǎo)通，同時(shí)通過(guò)調(diào)整R166的阻值和C163的容值即可改變充電時(shí)間的長(zhǎng)短，從而實(shí)現(xiàn)VOUT電位的上升時(shí)間(Tr)的調(diào)整。
[0006]參見(jiàn)圖3所示，當(dāng)需要Q156關(guān)斷時(shí)，控制信號(hào)CON由高(high)置低(1w)jQlOl截止，Q161再截止，C163電位通過(guò)D161和R169放電，直至Q156完全截止，通過(guò)調(diào)整R169阻值可改變B點(diǎn)電位的放電快慢，即可實(shí)現(xiàn)VOUT電位的下降時(shí)間(Fall time,Tf)的調(diào)整。
[0007]VIN、VcoruB點(diǎn)電位和A點(diǎn)電位的時(shí)序圖如圖4所示。
[0008]然而，隨著開(kāi)關(guān)電源小型化的趨勢(shì)，在滿足開(kāi)關(guān)電源產(chǎn)品特性的要求下，縮小變壓器的尺寸及簡(jiǎn)化變壓器的結(jié)構(gòu)顯得越來(lái)越重要。而圖1-3的開(kāi)關(guān)電路由于需要從VCC繞組的次級(jí)引出A點(diǎn)電位，導(dǎo)致了整個(gè)開(kāi)關(guān)電路的體積過(guò)大，不符合如今電路小型化的趨勢(shì)。
實(shí)用新型內(nèi)容
[0009]在下文中給出關(guān)于本實(shí)用新型的簡(jiǎn)要概述，以便提供關(guān)于本實(shí)用新型的某些方面的基本理解。應(yīng)當(dāng)理解，這個(gè)概述并不是關(guān)于本實(shí)用新型的窮舉性概述。它并不是意圖確定本實(shí)用新型的關(guān)鍵或重要部分，也不是意圖限定本實(shí)用新型的范圍。其目的僅僅是以簡(jiǎn)化的形式給出某些概念，以此作為稍后論述的更詳細(xì)描述的前序。
[0010]本實(shí)用新型的一個(gè)主要目的在于提供一種開(kāi)關(guān)電路，可以對(duì)上升時(shí)間和下降時(shí)間進(jìn)行調(diào)節(jié)，且電路尺寸小、適用范圍廣。
[0011]根據(jù)本實(shí)用新型的一個(gè)方面，一種開(kāi)關(guān)電路，包括第一 MOSFET和用于控制所述第一 MOSFET導(dǎo)通和截止的控制電路；所述第一 MOSFET為P溝道型MOSFET ;所述控制電路包括第一控制回路和第二控制回路；所述第一控制回路與所述第一 MOSFET的柵極連接，用于控制所述第一 MOSFET的柵極電平；所述第二控制回路連接在所述第一 MOSFET的柵極與源極之間，用于調(diào)節(jié)所述第一 MOSFET的漏極電壓的上升時(shí)間和下降時(shí)間。
[0012]本實(shí)用新型的開(kāi)關(guān)電路不需要從繞組次級(jí)引出參考電壓，因此電路體積小、適用范圍廣。

【專利附圖】

【附圖說(shuō)明】
[0013]參照下面結(jié)合附圖對(duì)本實(shí)用新型實(shí)施例的說(shuō)明，會(huì)更加容易地理解本實(shí)用新型的以上和其它目的、特點(diǎn)和優(yōu)點(diǎn)。附圖中的部件只是為了示出本實(shí)用新型的原理。在附圖中，相同的或類似的技術(shù)特征或部件將采用相同或類似的附圖標(biāo)記來(lái)表示。
[0014]圖1為現(xiàn)有的一種開(kāi)關(guān)電路的電路圖；
[0015]圖2為圖1的開(kāi)關(guān)電路在Q156導(dǎo)通時(shí)，對(duì)C163充電的示意圖；
[0016]圖3為圖1的開(kāi)關(guān)電路在Q156關(guān)斷時(shí)，對(duì)C163放電的示意圖；
[0017]圖4為圖1的開(kāi)關(guān)電路各點(diǎn)電位的時(shí)序圖；
[0018]圖5為本實(shí)用新型的第一實(shí)施方式的開(kāi)關(guān)電路的電路圖；
[0019]圖6為圖5的開(kāi)關(guān)電路在Q156導(dǎo)通時(shí)，對(duì)C163充電的示意圖；
[0020]圖7為圖5的開(kāi)關(guān)電路在Q156關(guān)斷時(shí)，對(duì)C163放電的示意圖；
[0021]圖8為圖5的開(kāi)關(guān)電路各點(diǎn)電位的時(shí)序圖；
[0022]圖9為本實(shí)用新型的第二實(shí)施方式的開(kāi)關(guān)電路的電路圖；
[0023]圖10為圖9的開(kāi)關(guān)電路在Q156導(dǎo)通時(shí)，對(duì)C163充電的示意圖；
[0024]圖11為圖9的開(kāi)關(guān)電路在Q156關(guān)斷時(shí)，對(duì)C163放電的示意圖；
[0025]圖12為圖9的開(kāi)關(guān)電路各點(diǎn)電位的時(shí)序圖。

【具體實(shí)施方式】
[0026]下面參照附圖來(lái)說(shuō)明本實(shí)用新型的實(shí)施例。在本實(shí)用新型的一個(gè)附圖或一種實(shí)施方式中描述的元素和特征可以與一個(gè)或更多個(gè)其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說(shuō)明中省略了與本實(shí)用新型無(wú)關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述。
[0027]參見(jiàn)圖5所示，為本實(shí)用新型的第一實(shí)施方式的開(kāi)關(guān)電路的電路圖。
[0028]在本實(shí)施方式中，開(kāi)關(guān)電路包括第一 MOSFET (Q156)和用于控制第一 MOSFET導(dǎo)通和截止的控制電路。
[0029]其中，第一MOSFET 為 P 溝道型 MOSFET。
[0030]控制電路包括第一控制回路10和第二控制回路20。第一控制回路10與第一MOSFET (Q156)的柵極連接，用于控制第一 MOSFET (Q156)的柵極電平。
[0031]第二控制回路20連接在第一 M0SFET(Q156)的柵極與源極之間，用于調(diào)節(jié)第一MOSFET (Q156)的漏極電壓的上升時(shí)間和下降時(shí)間。
[0032]作為一種實(shí)施方式,第一控制回路10可以包括第一電容C162、第一電阻R165、第二電阻R169、第三電阻R167和第二 M0SFETQ161。
[0033]其中，第一電容C162的第一端、第一電阻R165的第一端、第二M0SFETQ161的柵極連接至控制電壓端C0N。
[0034]第一電容C162的第二端、第一電阻R165的第二端與第二 M0SFETQ161的源極相連。
[0035]第二 M0SFETQ161的漏極經(jīng)串聯(lián)的第二電阻R169和第三電阻R167連接至第一MOSFETQ156 的柵極。
[0036]第二控制回路20可以包括第二電容C163和第四電阻R166。
[0037]其中，第二電容C163和第四電阻R166的第一端連接至外部電源VIN。第二電容C163和第四電阻R166的第二端經(jīng)第三電阻R167連接至第一 M0SFETQ156的柵極。
[0038]優(yōu)選地，本實(shí)施方式的開(kāi)關(guān)電路還可以包括第三電容C153E。第三電容C153E的第一端連接至第一 M0SFETQ156的漏極，第三電容C153E的第二端接地。
[0039]結(jié)合圖6、和圖7所示，當(dāng)控制電壓端CON為低電平(low)時(shí)，Q161截止，B點(diǎn)電位等于VIN電位。
[0040]當(dāng)控制電壓端CON的電壓由低(low)置高(high)時(shí)，Q161導(dǎo)通，B點(diǎn)電位經(jīng)由對(duì)電阻R169對(duì)地放電，直至B點(diǎn)電位等于R166與R169的分壓(假定Q161導(dǎo)通壓降為0V)，Q156導(dǎo)通，同時(shí)通過(guò)調(diào)整R166的阻值和C163的容值調(diào)整即可改變B點(diǎn)電位的放電時(shí)間長(zhǎng)短，從而實(shí)現(xiàn)VOUT電位的Tr調(diào)整。
[0041]當(dāng)控制電壓端CON的電壓由高(high)低(low)時(shí)，Q161截止，VIN通過(guò)R166對(duì)B點(diǎn)電位充電直到等于VIN，此時(shí)Q156截止，通過(guò)調(diào)整R166阻值可改變B點(diǎn)電位的放電時(shí)間，即可實(shí)現(xiàn)VOUT電位的Tf調(diào)整。
[0042]如圖8所示，為本實(shí)施方式開(kāi)關(guān)電路中各節(jié)點(diǎn)的電位時(shí)序圖。當(dāng)控制電壓端CON的電壓變?yōu)閔igh時(shí)，輸出電壓VOUT經(jīng)Tr后變?yōu)閔igh，當(dāng)控制電壓端CON的電壓變?yōu)閘ow時(shí)，輸出電壓VOUT經(jīng)Tf后變?yōu)閘ow。
[0043]參見(jiàn)圖9所示，為本實(shí)用新型的第二實(shí)施方式的開(kāi)關(guān)電路。
[0044]與第一實(shí)施方式的開(kāi)關(guān)電路相比，第二實(shí)施方式的開(kāi)關(guān)電路還包括加速放電回路30。
[0045]加速放電回路30連接在第三電阻R167的第一端與第一 M0SFETQ156的漏極之間，用于進(jìn)一步縮短第一 M0SFETQ156的漏極電壓的上升時(shí)間Tr和下降時(shí)間Tf。
[0046]作為一種實(shí)施方式,加速放電回路30可以包括第五電阻R171、第六電阻R173、第七電阻R172、第一二極管D150、第四電容C156和第三M0SFETQ162 ；
[0047]其中，第五電阻R171與第四電容C156并聯(lián)，第五電阻R171和第四電容C156的第一端與第三MOSFET Q162的源極接地。
[0048]第五電阻R171和第四電容C156的第二端、第三M0SFETQ162的柵極與第一二極管D150的正極相連。
[0049]第三M0SFETQ162的漏極連接在第二電阻與第三電阻之間。
[0050]第一二極管D150的負(fù)極經(jīng)第六電阻R173連接至控制電壓端CONl。
[0051]第七電阻R172的第的一端與第四電容C156的第二端相連，第七電阻R172的第二端連接至第一 M0SFETQ156的漏極。
[0052]作為一種優(yōu)選方案，第二控制回路20還可以包括第二二極管D161和第四M0SFETQ163。
[0053]第二二極管D161的正極接地，第二二極管D161的負(fù)極連接至第四M0SFETQ163的漏極。第四MOSFET Q163的漏極還連接至第四電阻R166的第一端。
[0054]第四MOSFET Q163的柵極連接至控制電壓端C0N，第四MOSFET Q163的源極連接至外部電源VIN。
[0055]結(jié)合圖10和圖11所示，當(dāng)控制電壓端CON為低電平(low)時(shí)，Q161截止，Q163導(dǎo)通(假定Q163導(dǎo)通壓降為0V)，B點(diǎn)電位等于VIN電位。
[0056]當(dāng)控制電壓端CON的電壓由低(low)置高(high)時(shí)，Q161導(dǎo)通，Q163截止，B點(diǎn)電位經(jīng)由對(duì)電阻R169對(duì)地放電，直至B點(diǎn)電位等于R166與R169的分壓(假定Q161導(dǎo)通壓降為0V)，Q156導(dǎo)通，同時(shí)通過(guò)調(diào)整R166的阻值和C163的容值調(diào)整即可改變B點(diǎn)電位的放電時(shí)間長(zhǎng)短，從而實(shí)現(xiàn)VOUT電位的Tr調(diào)整。VOUT電位上升的同時(shí)通過(guò)R172對(duì)電容C156充電，當(dāng)C點(diǎn)電位大于Q162門限電壓VTH時(shí)，Q162飽和導(dǎo)通(假定Q162導(dǎo)通壓降為0V)，B點(diǎn)電位通過(guò)Q162放電至0V。這樣一來(lái)，可以加速B點(diǎn)的放電，使得VOUT迅速達(dá)到目標(biāo)點(diǎn)位。
[0057]當(dāng)控制電壓端的電壓CON由高(high)低(low)時(shí)，Q161截止，Q163導(dǎo)通(假定Q161導(dǎo)通壓降為0V)，VIN通過(guò)R166對(duì)B點(diǎn)電位充電直到等于VIN，此開(kāi)關(guān)管Q156截止，通過(guò)調(diào)整R166阻值可改變B點(diǎn)電位的放電時(shí)間，即可實(shí)現(xiàn)VOUT電位的Tf調(diào)整。
[0058]采用本實(shí)用新型的開(kāi)關(guān)電路，不需要從繞組次級(jí)引出參考電壓，因此電路體積小、適用范圍廣。
[0059]上面對(duì)本實(shí)用新型的一些實(shí)施方式進(jìn)行了詳細(xì)的描述。如本領(lǐng)域的普通技術(shù)人員所能理解的，本實(shí)用新型的方法和裝置的全部或者任何步驟或者部件，可以在任何計(jì)算設(shè)備(包括處理器、存儲(chǔ)介質(zhì)等)或者計(jì)算設(shè)備的網(wǎng)絡(luò)中，以硬件、固件、軟件或者它們的組合加以實(shí)現(xiàn)，這是本領(lǐng)域普通技術(shù)人員在了解本實(shí)用新型的內(nèi)容的情況下運(yùn)用他們的基本編程技能就能實(shí)現(xiàn)的，因此不需在此具體說(shuō)明。
[0060]應(yīng)該強(qiáng)調(diào)，術(shù)語(yǔ)“包括/包含”在本文使用時(shí)指特征、要素、步驟或組件的存在，但并不排除一個(gè)或更多個(gè)其它特征、要素、步驟或組件的存在或附加。
[0061]雖然已經(jīng)詳細(xì)說(shuō)明了本實(shí)用新型及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解在不超出由所附的權(quán)利要求所限定的本實(shí)用新型的精神和范圍的情況下可以進(jìn)行各種改變、替代和變換。而且，本申請(qǐng)的范圍不僅限于說(shuō)明書所描述的過(guò)程、設(shè)備、手段、方法和步驟的具體實(shí)施例。本領(lǐng)域內(nèi)的普通技術(shù)人員從本實(shí)用新型的公開(kāi)內(nèi)容將容易理解，根據(jù)本實(shí)用新型可以使用執(zhí)行與在此所述的相應(yīng)實(shí)施例基本相同的功能或者獲得與其基本相同的結(jié)果的、現(xiàn)有和將來(lái)要被開(kāi)發(fā)的過(guò)程、設(shè)備、手段、方法或者步驟。因此，所附的權(quán)利要求旨在在它們的范圍內(nèi)包括這樣的過(guò)程、設(shè)備、手段、方法或者步驟。
【權(quán)利要求】
1.一種開(kāi)關(guān)電路，包括第一 MOSFET和用于控制所述第一 MOSFET導(dǎo)通和截止的控制電路，其特征在于， 所述第一 MOSFET為P溝道型MOSFET ； 所述控制電路包括第一控制回路和第二控制回路； 所述第一控制回路與所述第一 MOSFET的柵極連接，用于控制所述第一 MOSFET的柵極電平； 所述第二控制回路連接在所述第一 MOSFET的柵極與源極之間，用于調(diào)節(jié)所述第一MOSFET的漏極電壓的上升時(shí)間和下降時(shí)間。
2.根據(jù)權(quán)利要求1所述的開(kāi)關(guān)電路，其特征在于: 所述第一控制回路包括第一電容、第一電阻、第二電阻、第三電阻和第二 MOSFET ； 其中， 所述第一電容的第一端、第一電阻的第一端、第二 MOSFET的柵極連接至控制電壓端； 所述第一電容的第二端、第一電阻的第二端與所述第二 MOSFET的源極相連； 所述第二 MOSFET的漏極經(jīng)串聯(lián)的第二電阻和第三電阻連接至所述第一 MOSFET的柵極。
3.根據(jù)權(quán)利要求2所述的開(kāi)關(guān)電路，其特征在于: 所述第二控制回路包括第二電容和第四電阻； 其中， 所述第二電容和第四電阻的第一端連接至外部電源； 所述第二電容和第四電阻的第二端經(jīng)所述第三電阻連接至所述第一 MOSFET的柵極。
4.根據(jù)權(quán)利要求2或3任意一項(xiàng)所述的開(kāi)關(guān)電路，其特征在于，還包括第三電容； 所述第三電容的第一端連接至所述第一 MOSFET的漏極，所述第三電容的第二端接地。
5.根據(jù)權(quán)利要求4所述的開(kāi)關(guān)電路，其特征在于，還包括加速放電回路； 所述加速放電回路連接在所述第三電阻的第一端與所述第一 MOSFET的漏極之間，用于進(jìn)一步縮短所述第一 MOSFET的漏極電壓的上升時(shí)間和下降時(shí)間。
6.根據(jù)權(quán)利要求5所述的開(kāi)關(guān)電路，其特征在于: 所述加速放電回路包括第五電阻、第六電阻、第七電阻、第一二極管、第四電容和第三MOSFET ； 其中， 所述第五電阻與所述第四電容并聯(lián)，所述第五電阻和第四電容的第一端與所述第三MOSFET的源極接地； 所述第五電阻和第四電容的第二端、所述第三MOSFET的柵極與所述第一二極管的正極相連； 所述第三MOSFET的漏極連接在第二電阻與第三電阻之間； 所述第一二極管的負(fù)極經(jīng)所述第六電阻連接至控制電壓端； 所述第七電阻的第的一端與第四電容的第二端相連，第七電阻的第二端連接至第一MOSFET的漏極。
7.根據(jù)權(quán)利要求6所述的開(kāi)關(guān)電路，其特征在于: 所述第二控制回路還包括第二二極管和第四MOSFET ；所述第二二極管的正極接地，所述第二二極管的負(fù)極連接至所述第四MOSFET的漏極；所述第四MOSFET的漏極還連接至所述第四電阻的第一端；所述第四MOSFET的柵極連接至所述控制電壓端；所述第四MOSFET的源極連接至所述外部電源。
8.根據(jù)權(quán)利要求6所述的開(kāi)關(guān)電路，其特征在于:所述控制電壓端與控制電壓端為同一個(gè)控制電壓端。
【文檔編號(hào)】H03K17/687GK204013456SQ201420447399
【公開(kāi)日】2014年12月10日 申請(qǐng)日期:2014年8月8日 優(yōu)先權(quán)日:2014年8月8日
【發(fā)明者】王成云, 張昱, 謝永斌 申請(qǐng)人:臺(tái)達(dá)電子電源(東莞)有限公司