專利名稱：高頻功率放大器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高頻功率放大器設(shè)備，并且更具體地涉及ー種可應(yīng)用于高頻功率放大器設(shè)備的有效技木，其根據(jù)用于傳輸?shù)妮敵鲭娖皆O(shè)置來改變將被使用的晶體管。
背景技術(shù)：
在所描述的構(gòu)造中，例如，在美國專利No. 7135919中，第一放大器和第二放大器與公共輸出節(jié)點耦合。互補地激活第一和第二放大器。在第二放大器與公共輸出節(jié)點之間提供具有λ/4長度的傳輸線。

發(fā)明內(nèi)容
近年來，需要實現(xiàn)例如移動電話的傳輸功能的高頻功率放大器設(shè)備(高頻功率放大器模塊)尺寸變得更小并且降低通話電流。通話電流是用于傳輸?shù)拿總€輸出電平使用頻率的概率分布和每個輸出電平的消耗電流的積分值。例如，降低通話電流可降低例如移動電話的功耗并且可提高其電池的壽命。圖10示出了 W-CDMA(寬帶碼分多址)移動電話中的每個輸出電平使用頻率的概率分布的示例。如圖10所示，以O(shè)cffim為中心的低至中輸出電平經(jīng)常用在例如W-CDMA移動電話中。因此，提高在低至中輸出電平上的高頻功率放大器模塊的功率附加效率(PAE)有益于降低通話電流。例如，通過利用如圖IlA至IlC所示的構(gòu)造可提高在低至中輸出電平上的功率附加效率。圖IlA至IlC示出了作為本發(fā)明的前提來研究的高頻功率放大器設(shè)備。圖IlA是用于對高頻功率放大器設(shè)備的基本部件的示例構(gòu)造進行說明的示意圖。圖IlB示出圖IlA 所示的主路徑的示例性特性。圖IlC示出圖IlA所示的子路徑的示例性特性。圖IlA所示的高頻功率放大器設(shè)備包括對通過電容Cl從公共輸入節(jié)點N2輸入的信號進行放大的主功率放大器電路(功率放大器電路)PAaii以及對通過電容C2從公共輸入節(jié)點N2輸入的信號進行放大的子功率放大器電路PA2s。主功率放大器電路PAaii的輸出與傳輸線LNmn的一端耦合，而子功率放大器電路 PA2s的輸出通過傳輸線LNsub與傳輸線LNmn的一端耦合。電容C5耦合在傳輸線LNmn的另一端與輸出節(jié)點Pout之間。電容C4耦合在傳輸線LNmn的另一端與接地電源電壓GND 之間。電容C3和NMOS晶體管匪sw順序地與子功率放大器電路PA2s的輸出節(jié)點(傳輸線 LNsub的一端)耦合并且指向接地電源電壓GND。包含在主功率放大器電路PAaii之中的晶體管的尺寸大于包含在子功率放大器電路PA2s之中的晶體管。通過激活主功率放大器電路PAaii、對子功率放大器電路PA2s去激活、執(zhí)行控制以利用控制信號Vsw斷開NMOS晶體管 MNsw并且通過傳輸線LNmn將主功率放大器電路PA^ii的輸出功率傳送到輸出節(jié)點Pout可將高輸出電平傳送到輸出節(jié)點Pout。通過激活子功率放大器電路PA2s、對主功率放大器電路PAaii去激活、執(zhí)行控制以利用控制信號Vsw導(dǎo)通NMOS晶體管MNsw并且通過傳輸線LNsub 和傳輸線LNmn將子功率放大器電路PA2s的輸出功率傳送到輸出節(jié)點Pout可將低至中輸出電平傳送到輸出節(jié)點Pout。如上所述，當(dāng)使用圖IlA所示的示例構(gòu)造時，晶體管尺寸小的功率放大器電路 PA2s可實現(xiàn)在低至中輸出電平上的功率放大。因此，可提高功率附加效率(PAE)。然而，已發(fā)現(xiàn)該示例構(gòu)造可能難以使傳輸線LNsub的設(shè)計最佳。首先，當(dāng)由于激活主功率放大器電路PAaii而使主路徑操作時，從主功率放大器電路PAaii的輸出節(jié)點朝向傳輸線LNsub的方向所觀察到的阻抗高，因為執(zhí)行了控制使NMOS晶體管MNsw斷開。因此，理想地，通過傳輸線LNsub不會發(fā)生功率損耗。然而，實際上，NMOS晶體管麗sw具有斷開電容(Coff)。因此，由于由傳輸線LNsub、電容C3以及斷開電容(Coff)所形成的串聯(lián)共振電路很難完全避免通過傳輸線LNsub的功率損耗。如圖IlB所示，功率損耗隨著傳輸線LNsub的長度增加 (隨電感器部件的數(shù)量増加)而增大(從而降低PAE)，因為這使串聯(lián)共振電路的共振頻率朝向載波頻率降低。同吋，當(dāng)由于子功率放大器電路PA2s的激活而使子路徑操作吋，通過電容C3、傳輸線LNsub、傳輸線LNmn、電容C4以及電容C5將子功率放大器電路PA2s的輸出阻抗(例如，幾十歐姆)轉(zhuǎn)換成預(yù)定阻抗(例如，50歐姆)，這是因為執(zhí)行了控制使NMOS晶體管MNsw 導(dǎo)通。在這種情況下，如圖IlC所示PAE隨著傳輸線LNsub長度的增加而増大。理由是當(dāng)傳輸線LNsub的長度增加時(當(dāng)電感器部件的數(shù)量增加時)可在如圖12所示的史密斯圖 (導(dǎo)抗圖)中獲得足夠量的順時針旋轉(zhuǎn)。然后可將所獲得量的順時針旋轉(zhuǎn)與電容C3組合以實現(xiàn)足夠的阻抗轉(zhuǎn)換。如上所述，優(yōu)選地在主路徑操作期間傳輸線LNsub短以提高功率附加效率(PAE)。 相反地，在子路徑操作期間，優(yōu)選地傳輸線LNsub長以提高PAE。為了降低通話電流并且提高總PAE，有必要設(shè)計ー種將解決上述平衡問題的方案。應(yīng)該注意的是在傳輸線LNsub的長度例如是λ/4吋，在主路徑操作期間傳輸線LNsub可用作短截線(stub)。然而，例如當(dāng)使用2GHz的W-CDMA頻率吋，值λ /4表示大約幾厘米。因此，可能不能減小高頻功率放大器模塊的尺寸。鑒于上述情況做出了本發(fā)明并且提供了一種能夠降低通話電流的高頻功率放大器設(shè)備。通過以下詳細描述和附圖，本發(fā)明的前述和其他優(yōu)點及新穎特征將變得顯而易見。在下面概述了在該文檔中所公開的本發(fā)明的代表性實施例。根據(jù)本發(fā)明的代表性實施例的高頻功率放大器設(shè)備包括第一功率放大器電路、第 ニ功率放大器電路、第一傳輸線、第二傳輸線、第一電容、第二電容、晶體管開關(guān)以及控制電路。第一和第二功率放大器電路兩者對第一輸入信號進行放大。第一傳輸線在一端與第一功率放大器電路的輸出節(jié)點相耦合并且在另一端與第一電容相耦合。第二傳輸線在一端與第一功率放大器電路的輸出節(jié)點相耦合并且在另一端與第二功率放大器電路的輸出節(jié)點相耦合。第二電容和晶體管開關(guān)被串聯(lián)布置在第二功率放大器電路的輸出節(jié)點與接地電源電壓之間?？刂齐娐犯鶕?jù)模式設(shè)置信號激活第一功率放大器電路或第二功率放大器電路。 當(dāng)?shù)谝还β史糯笃麟娐繁患せ顣r，控制電路驅(qū)動晶體管開關(guān)使其斷開。另ー方面，當(dāng)?shù)诙β史糯笃麟娐繁患せ顣r，控制電路驅(qū)動晶體管開關(guān)使其導(dǎo)通。第一和第二傳輸線包括靠近第一和第二傳輸線以引起磁耦合的磁耦合區(qū)域。在磁耦合區(qū)域中，第一和第二傳輸線被布置使得源自第一功率放大器電路的輸出節(jié)點側(cè)的第一傳輸線在與源自第二功率放大器電路的輸出節(jié)點側(cè)的第二傳輸線相同的方向上延伸。當(dāng)在使用上述構(gòu)造期間第一功率放大器電路被激活吋，在磁耦合區(qū)域中磁耦合發(fā)生從而減弱每個傳輸線的磁力。另ー方面，當(dāng)在使用上述構(gòu)造期間第二功率放大器電路被激活吋，在磁耦合區(qū)域中磁耦合發(fā)生從而加強每個傳輸線的磁力。其結(jié)果是，當(dāng)?shù)谝还β史糯笃麟娐繁患せ顣r第二傳輸線看起來短，并且當(dāng)?shù)诙β史糯笃麟娐繁患せ顣r看起來長。 因此，可解決上述平衡問題以降低通話電流并且降低高頻功率放大器設(shè)備的功耗?？傊?，在該文檔中所公開的本發(fā)明的代表性實施例是有利的，因為它可降低高頻功率放大器設(shè)備中的通話電流。


圖1是用于對根據(jù)本發(fā)明的第一實施例的高頻功率放大器設(shè)備的示例構(gòu)造進行說明的方框圖；圖2A和2B是電路圖，其中圖2A是用于對圖1所示的高頻功率放大器設(shè)備的基本部件的示例構(gòu)造進行詳細說明的電路圖，并且圖2B是用于對圖2A的某些部分的示例構(gòu)造進行進一歩的詳細說明的電路圖；圖3A和加示出圖2A所示的高頻功率放大器設(shè)備的操作原理，其中圖3A是用于對當(dāng)使用子路徑時所執(zhí)行的操作的示例進行說明的圖，并且圖3B是用于對當(dāng)使用主路徑時所執(zhí)行的操作的示例進行說明的圖；圖4A至4C示出在使用圖2A和2B所示的高頻功率放大器設(shè)備的子路徑期間磁耦合的示例效果，其中圖4A是用于對這種磁耦合的前提條件進行說明的補充示意圖，并且圖 4B和4C是用于對驗證結(jié)果進行說明的圖；圖5A和5B示出在使用圖2A和2B所示的高頻功率放大器設(shè)備期間所呈現(xiàn)的各種特性，其中圖5A是用于對功率附加效率(PAE)的特性進行說明的圖，并且圖5B是用于對相鄰信道泄漏比的特性進行說明的圖；圖6是與根據(jù)本發(fā)明的第二實施例的高頻功率放大器設(shè)備有關(guān)并且對基于圖2A 和2B所示的構(gòu)造示例的示例安裝結(jié)構(gòu)進行說明的示意圖；圖7是與根據(jù)本發(fā)明的第三實施例的高頻功率放大器設(shè)備有關(guān)并且對基于圖2A 和2B所示的構(gòu)造示例的示例安裝結(jié)構(gòu)進行說明的示意圖；圖8是用于對使用圖7所示的安裝結(jié)構(gòu)的布線電路板布局的示例進行詳細說明的示意圖；圖9是與根據(jù)本發(fā)明的第四實施例的高頻功率放大器設(shè)備有關(guān)并且對圖1所示的第二級功率放大器電路部分的示例構(gòu)造進行詳細說明的電路圖；圖10是用于對W-CDMA移動電話中的每個輸出電平使用頻率的概率分布的示例進行說明的圖；圖IlA至IlC說明了作為本發(fā)明的前提所研究的高頻功率放大器設(shè)備，其中圖IlA 是用于對高頻功率放大器設(shè)備的基本部件的示例構(gòu)造進行說明的示意圖，圖IlB是用于對圖IlA所示的主路徑的示例性特性進行說明的圖，并且圖IlC是用于對圖IlA所示的子路徑的示例性特性進行說明的圖；圖12是圖IlA至IlC的補充示意圖。
具體實施例方式在下述實施例中，為了方便起見在必要吋，通過將本發(fā)明分成多個部分或?qū)嵤├齺韺Ρ景l(fā)明進行說明。然而，除非另有明確聲明，這些部分或?qū)嵤├⒎潜舜瞬幌嚓P(guān)。存在這樣的ー種關(guān)系，例如，ー個部分或?qū)嵤├菍α硪徊糠只驅(qū)嵤├囊徊糠只蛘w的修改、 詳細描述或者補充說明。此外，在下述實施例中，當(dāng)涉及元件數(shù)目等等(包括例如，塊數(shù)目、 數(shù)值、數(shù)量以及范圍)吋，除非另有特別指定或者該數(shù)目在原理上顯然局限于指定數(shù)目，該數(shù)目不局限于指定數(shù)目并且可被設(shè)置為比指定數(shù)目高或低的值。此外，在下述實施例中，顯然地是部件(包括元件步驟)不總是必不可少的，除非另有說明或者除了該部件在原理上顯然是必不可少的情況以外。類似地，在下述實施例中， 例如當(dāng)提到部件的形狀以及部件之間的位置關(guān)系吋，基本上近似或相似形狀等等被包括在其中，除非另有說明或者除了可以想得到它們顯然在原理上被排除的情況以外。這同樣適用于上述數(shù)值和范圍。雖然在該實施例中使用MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)(縮寫為MOS 晶體管)作為MISFET (金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)(縮寫為MIS晶體管)的示例，但是不排除非氧化膜作為柵極絕緣膜。雖然在附圖中沒有特別指出MOS晶體管的襯底電勢的耦合方法，但是不對其特別限制，只要它允許MOS晶體管正常地操作即可?，F(xiàn)在參考附圖對本發(fā)明的實施例進行詳細描述。在用于對實施例進行說明的所有附圖中，由相同附圖標記表示相似元件并且不對其進行冗余地描述。第一實施例圖1是用于對根據(jù)本發(fā)明的第一實施例的高頻功率放大器設(shè)備的示例構(gòu)造進行說明的方框圖。圖1所示的高頻功率放大器設(shè)備(高頻功率放大器模塊)HPAMD包括例如陶瓷布線電路板(PCB)。將高頻功率放大器芯片HPAIC和控制芯片CTLIC安裝在PCB上。此外，PCB上的布線層用于形成輸出匹配電路ΜΝΤ_0。高頻功率放大器設(shè)備HPAMD用于W-CDMA 和TDS-CDMA (時分同步碼分多址)，但是不特別局限于W-CDMA和TDS-CDMA。高頻功率放大器芯片HPAIC是所謂的匪IC (單片微波集成電路)并且包括輸入匹配電路MNT_I、第一級功率放大器電路(功率放大器電路)PA1、中間級匹配電路MNT_S以及第二級功率放大器電路 PA2m、PA2s。輸入匹配電路MNT_I提供了高頻功率放大器設(shè)備HPAMD的外部端子(輸入功率信號Pin)與第一級功率放大器電路PAl的輸入節(jié)點之間的阻抗匹配。第一級功率放大器電路PAl通過高頻功率放大器設(shè)備HPAMD的外部端子接收電源電壓Vccl并且對通過輸入匹配電路MNT_I從輸入功率信號Pin輸入的信號進行放大。中間級匹配電路MNT_S提供了用作第一級的第一級功率放大器電路PAl的輸出節(jié)點與用作第二級的第二級功率放大器電路PAaii、PA2S的輸入節(jié)點之間的阻抗匹配。第二級功率放大器電路PAaii、PA2S通過高頻功率放大器設(shè)備HPAMD的外部端子接收電源電壓，使它們的輸入節(jié)點和輸出節(jié)點共同耦合， 并且對通過中間級匹配電路MNT_S|第一級功率放大器電路PAl輸入的信號進行放大。在該實例中，根據(jù)來自控制芯片CTLIC的控制信號來選擇第二級功率放大器電路PAaii或第二級功率放大器電路PA2s。然后所選的第二級功率放大器電路用于執(zhí)行放大操作。輸出匹配電路ΜΝΤ_0提供第二級功率放大器電路PA2m、PA2s的公共輸出節(jié)點與高頻功率放大器設(shè)備HPAMD的外部端子(輸出功率信號Pout)之間的阻抗匹配?？刂菩酒?CTLIC通過高頻功率放大器設(shè)備HPAMD的外部端子接收電源電壓Vbat并且必要時根據(jù)通過高頻功率放大器設(shè)備HPAMD的外部端子所輸入的模式設(shè)置信號Vmode和使能信號Ven對高頻功率放大器芯片HPAIC進行控制。更具體地，例如當(dāng)使能信號Ven在高電平(激活)吋， 控制芯片CTLIC將偏置電壓提供給第一級功率放大器電路PAl和第二級功率放大器電路 PAaii (或者第二級功率放大器電路PA2s)(即，激活(啟用)功率放大器電路)。當(dāng)使能信號Ven在低電平(去激活)時，控制芯片CTLIC切斷偏置電壓的供給(即，去激活(禁用) 功率放大器電路)。在這種情況下，根據(jù)模式設(shè)置信號Vmode的邏輯電平將偏置電壓提供給第二級功率放大器電路PAaii或第二級功率放大器電路PA2s。例如，具有調(diào)制功能等等的高頻信號處理設(shè)備(未示出)位于輸入功率信號Pin的上游，并且雙エ器、天線開關(guān)以及天線位于輸出功率信號Pout的下游。例如，由位于上游的基帶處理電路產(chǎn)生模式設(shè)置信號 Vmode和使能信號Ven。圖2A是用于對圖1所示的高頻功率放大器設(shè)備的基本部件的示例構(gòu)造進行詳細說明的電路圖。圖2B是用于對圖2A的某些部分的示例構(gòu)造進行進ー步的詳細說明的電路圖。參考圖2A，除了上述第二級功率放大器電路PA2m、PA2s和形成中間級匹配電路MNT_S 的電容C1、C2之外，高頻功率放大器芯片HPAIC還包括電容C3。通過電容Cl將從上述第一級功率放大器電路PAl輸出的信號輸入到第二級功率放大器電路PAaii中并且通過電容C2 輸入到第二級功率放大器電路PA2s中。電容C3的一端與第二級功率放大器電路PA2s的輸出節(jié)點相耦合?？刂菩酒珻TLIC包括切換N溝道MOS晶體管(NM0S晶體管)MNsw。NMOS 晶體管麗sw包括例如LDMOS (橫向擴散MOQ。由輸入到其柵極的控制信號Vsw對NMOS晶體管MNsw的導(dǎo)通/斷開操作進行控制。其源極與接地電源電壓GND相耦合，并且其漏極與電容C3的另一端相耦合。根據(jù)圖1所示的模式設(shè)置信號Vmode產(chǎn)生控制信號Vsw。如圖2B所示，例如由發(fā)射極接地的npn異質(zhì)結(jié)雙極晶體管(HBT)Q2m、Q2s實現(xiàn)第 ニ級功率放大器電路PAaii、PA2S。異質(zhì)結(jié)雙極晶體管Q2m的晶體管尺寸比異質(zhì)結(jié)雙極晶體管Q2s大，并且具有例如大約4倍于異質(zhì)結(jié)雙極晶體管Q2s的發(fā)射極尺寸，雖然其發(fā)射極尺寸并不特別限于此?？刂菩酒珻TLIC將偏置電流IBSaii提供給異質(zhì)結(jié)雙極晶體管Q2m的基極并且將偏置電流IBS2s提供給異質(zhì)結(jié)雙極晶體管Q2s的基板。根據(jù)圖1所示的模式設(shè)置信號Vmode，控制芯片CTLIC可選擇是否提供偏置電流IBS2m、IBS2s。如上所述，將包括例如砷化鎵(GaAs)和硅化鍺(SiGe)的化合物半導(dǎo)體エ藝應(yīng)用于高頻功率放大器芯片HPAIC，并且將硅(Si)エ藝(CMOSエ藝)應(yīng)用于控制芯片CTLIC。因此，將高頻功率放大器芯片HPAIC和控制芯片CTLIC準備為獨立的半導(dǎo)體芯片。然而，如果可通過利用例如特性劣于HBT的LDMOS實現(xiàn)功率放大器電路，那么可將高頻功率放大器芯片HPAIC和控制芯片CTLIC集成到單個半導(dǎo)體芯片中。此外，電容C3可形成于輸出匹配電路MNT 0或控制芯片CTLIC中。然而，當(dāng)電容C3形成于高頻功率放大器芯片HPAIC中吋， 結(jié)果是有利的，因為它降低了所需面積并且實現(xiàn)了高Q值?？蓪MOS晶體管MNsw構(gòu)造為高頻功率放大器芯片HPAIC之內(nèi)的雙極晶體管。然而，當(dāng)將NMOS晶體管匪sw構(gòu)造為控制芯片CTLIC之內(nèi)的MOS晶體管吋，與使用雙極晶體管的情況相比，它可例如降低所需面積和功耗。參考圖2A，輸出匹配電路麗T 0包括傳輸線LNmn、LNsub和電容C4、C5。電容C4、 C5的一端共同耦合。電容C4的另一端與接地電源電壓GND相耦合，并且電容C5的另一端與外部端子(輸出功率信號Pout)相耦合。傳輸線LNmruLNsub的一端與第二級功率放大器電路PAaii的輸出節(jié)點共同耦合。傳輸線LNmn的另一端與電容C4、C5的一端耦合。傳輸線 LNsub的另一端與第二級功率放大器電路PA2s的輸出節(jié)點(電容C3的一端)耦合。在特定區(qū)域中，傳輸線LNmruLNsub彼此靠近并且平行地被布置以引起磁耦合(MC)。此外，在該磁耦合區(qū)域中，傳輸線LNmn、Lnsub被布置成使得源自第二級功率放大器電路PA^ii的輸出節(jié)點側(cè)的傳輸線LNmn在與源自第二級功率放大器電路PA2s的輸出節(jié)點側(cè)的傳輸線LNsub 相同的方向上延伸。該磁耦合部分的構(gòu)造與圖IlA至IlC所示的上述示例構(gòu)造不同。圖3A和;3B示出了圖2A所示的高頻功率放大器設(shè)備的操作原理。圖3A是用于對當(dāng)使用子路徑時所執(zhí)行的操作的示例進行說明的圖。圖3B是用于對當(dāng)使用主路徑時所執(zhí)行的操作的示例進行說明的圖。首先，當(dāng)外部端子的電能(Pout)將被設(shè)置在低至中輸出電平上吋，通過利用如圖3A所示的子路徑來執(zhí)行操作。當(dāng)使用子路徑吋，上述控制芯片CTLIC 執(zhí)行控制以啟用第二級功率放大器電路PA2s、禁用第二級功率放大器電路PAaii并且導(dǎo)通 NMOS晶體管麗sw。在該實例下，通過傳輸線LNsub將從第二級功率放大器電路PA2s輸出的信號傳送到傳輸線LNmn的一端(第二級功率放大器電路PA^ii的輸出節(jié)點側(cè))，并且然后通過傳輸線LNmn將其轉(zhuǎn)送到外部端子(Pout)。在這種情況下，NMOS晶體管MNsw導(dǎo)通以便通過由電容C3、傳輸線LNsub、傳輸線LNmru電容C4以及電容C5所形成的匹配電路將第二級功率放大器電路PA2s的輸出阻抗(例如，幾十歐姆)轉(zhuǎn)換成預(yù)定阻抗(例如，50歐姆)。當(dāng)如上所述使用子路徑吋，在傳輸線LNsub中流動的信號(電流)和在傳輸線 LNmn中流動的信號(電流)在傳輸方向上一致使得電流在相同方向上流動。然后在由傳輸線LNmn所生成的磁通與由傳輸線LNsub所生成的磁通之間發(fā)生磁耦合從而加強每個磁通。 其結(jié)果是，總磁通量φ増大。當(dāng)在傳輸線LNsub (LNmn)中流動的電流是I吋，傳輸線LNsub 的感抗L等于d(p/dl。因此，由于由上述磁耦合所造成的磁通量φ的増加相當(dāng)于增大了感抗 し因此，當(dāng)使用子路徑吋，可利用磁耦合從而看起來相當(dāng)于增大了傳輸線LNsub的長度。其次，當(dāng)外部端子(Pout)的電能將被設(shè)置在高輸出電平上吋，通過利用如圖:3B所示的主路徑來執(zhí)行操作。當(dāng)使用主路徑吋，上述控制芯片CTLIC執(zhí)行控制以啟用第二級功率放大器電路PAaiK禁用第二級功率放大器電路PA2S并且斷開NMOS晶體管MNsw。在該實例中，將從第二級功率放大器電路PAaii輸出的信號傳送到外部端子(Pout)，并且通過由傳輸線LNmru電容C4以及電容C5所形成的匹配電路將第二級功率放大器電路PA^ii的輸出阻抗(例如，幾歐姆)轉(zhuǎn)換成預(yù)定阻抗(例如，50歐姆)。在該情況下，NMOS晶體管麗sw 斷開。然而，實際上，如前所述存在NMOS晶體管MNsw的斷開電容。因此，可能存在通過傳輸線LNsub、電容C3以及NMOS晶體管MNsw的泄漏路徑。然而，當(dāng)如上所述使用主路徑吋， 在相反方向上傳送在傳輸線LNmn中流動的信號(電流)和在傳輸線LNsub中流動的信號 (漏電流)使得電流在相反方向上流動。然后在由傳輸線LNmn所生成的磁通與在由傳輸線 LNsub所生成的磁通之間發(fā)生磁耦合使得每個磁通減弱。其結(jié)果是，與圖3A所示的情況相反，相當(dāng)于降低了傳輸線LNsub中的感抗し因此，當(dāng)使用主路徑吋，可利用磁耦合使得看起來相當(dāng)于降低了傳輸線LNsub的長度。
因此，當(dāng)使用子路徑時看起來相當(dāng)于增加了傳輸線LNsub的長度并且當(dāng)使用主路徑時看起來相當(dāng)于降低了傳輸線LNsub的長度。這可解決上述平衡問題。換句話說，當(dāng)使用子路徑時，傳輸線LNsub看起來長從而可提供足夠的阻抗匹配。另一方面，當(dāng)使用主路徑時，傳輸線LNsub看起來短從而可降低通過傳輸線LNsub的功率泄漏。在另一方面，例如當(dāng)就主路徑的特性而言，存在可允許的傳輸線LNsub的長度的一定裕量時(也就是說，當(dāng)功率泄漏不會引起實際問題時)，可將傳輸線LNsub設(shè)計成在使用磁耦合時比不使用磁耦合時短。這可降低所需面積。圖4A至4C示出了在使用圖2A和2B所示的高頻功率放大器設(shè)備的子路徑期間磁耦合的示例效果。圖4A是對這種磁耦合的前提條件進行說明的補充示意圖。圖4B和4C是用于對驗證結(jié)果進行說明的圖。首先，通過對三種不同情況進行比較來驗證磁耦合的效果。更準確地說，對在與圖4A所示的相同方向上傳送線路中的信號的情況(當(dāng)執(zhí)行圖3A中所示的操作時)、在與圖4A所示的相反方向上傳送線路中的信號的情況(當(dāng)圖3A所示的傳輸線LNsub的輸入與輸出目的地互換時)以及不是以并行方式來傳送線路中的信號的情況(當(dāng)如圖IlA至IlC所示的構(gòu)造示例所示不使用磁耦合時)進行比較。其結(jié)果是，如圖4B所示已發(fā)現(xiàn)與在相反方向上傳送線路中的信號或者不是以并行方式來傳送線路中的信號時相比當(dāng)在相同方向上傳送線路中的信號時功率附加效率(PAE)更高。參考圖4B，在1950MHz的頻率和3. 4V的電源電壓Vcc2下執(zhí)行該驗證。當(dāng)在相同方向上傳送線路中的信號時，與不是以并行方式來傳送線路中的信號時相比，可用輸出電平(Pout)的范圍更寬。因此，與第二級功率放大器電路PAaii相比，可更頻繁地使用第二級功率放大器電路PAk。這可降低功耗。此外，如圖4C所示，當(dāng)試圖相對于第二級功率放大器電路PAk使輸出阻抗^ub匹配時，在相同方向上傳送線路中的信號時實現(xiàn)了相對于目標阻抗的阻抗匹配，因為對于傳輸線LNsub獲得了充足量的順時針旋轉(zhuǎn)。然而，當(dāng)在相反方向上傳送線路中的信號時，很難實現(xiàn)相對于目標阻抗的阻抗匹配，因為旋轉(zhuǎn)量不足。這些發(fā)現(xiàn)指示產(chǎn)生了磁耦合的效果。圖5A和5B示出了在使用圖2A和2B所示的高頻功率放大器設(shè)備期間所呈現(xiàn)的各種特性。圖5A是用于對功率附加效率(PAE)的特性進行說明的圖。圖5B是用于對相鄰信道泄漏比(ACLR)的特性進行說明的圖。參考圖5A和5B，將使用圖2A和2B所示的示例構(gòu)造的情況與下述情況進行比較其中，使用圖IlA至IlC所示的示例構(gòu)造，同時將傳輸線LNsub的長度適當(dāng)?shù)卦O(shè)計成在使用主路徑時相同特性存在。如圖5A所示，如果在使用主路徑期間相同PAE存在，那么在使用子路徑期間存在的PAE在使用圖2A和2B所示的示例構(gòu)造時(當(dāng)在相同方向上傳送線路中的信號時)比使用圖IlA至IlC所示的示例構(gòu)造時(當(dāng)不是以并行方式來傳送線路中的信號時)高。這可降低通話電流并且可降低高頻功率放大器設(shè)備的功耗。此外，如圖5B所示，圖2A和2B以及圖IlA至IlC在表示失真量的相鄰信道泄漏比(ACLR)方面不是顯著不同。將用于在子路徑與主路徑之間進行切換的輸出電平(Pout)設(shè)置為在下述范圍內(nèi)盡可能高在該范圍之內(nèi)圖5B所示的失真量符合預(yù)定標準并且子路徑的PAE保持不飽和。如上所述，使用根據(jù)第一實施例的高頻功率放大器設(shè)備可典型地降低通話電流。在因為特別需要例如降低通話電流而使用W-CDMA的高頻功率放大器設(shè)備的假定之下對第一實施例進行了描述。然而，顯然的是第一實施例也適用于例如GSM(全球移動通信系統(tǒng))和DCS (數(shù)字蜂窩系統(tǒng))的高頻功率放大器設(shè)備。此外，在使用單頻帶W-CDMA高頻功率放大器模塊的假定之下對第一實施例進行了描述。然而，替代的是使圖1所示的高頻功率放大器芯片HPAIC包括諸如第一級功率放大器電路PAl和第二級功率放大器電路PAaiuPAk這樣的多個功率放大器電路或者使高頻功率放大器設(shè)備HPAMD包括附加高頻功率放大器芯片HPAIC以提供多頻帶支持。第二實施例現(xiàn)在結(jié)合基于對第一實施例進行描述的圖2A和2B所示的構(gòu)造示例的示例安裝結(jié)構(gòu)對本發(fā)明的第二實施例進行描述。圖6是與根據(jù)第二實施例的高頻功率放大器設(shè)備有關(guān)并且對基于圖2A和2B所示的構(gòu)造示例的示例安裝結(jié)構(gòu)進行說明的示意圖。圖6所示的高頻功率放大器設(shè)備是通過向圖2A和2B所示的構(gòu)造示例中的高頻功率放大器芯片HPAIC與傳輸線LNmn、LNsub之間的接合處給予特定形式而獲得的。不對圖6所示的高頻功率放大器設(shè)備的電路的構(gòu)造進行詳細的描述，因為它與圖2A和2B所示相同。在高頻功率放大器芯片HPAIC中，功率放大器電路PAaii的輸出與外部端子(電極焊盤)pail相耦合，而功率放大器電路PAk的輸出與外部端子(電極焊盤)？^相耦合。在傳輸線LNmn的一端形成了接合區(qū)BAR1。傳輸線LNsub的一端與接合區(qū)BARl相耦合。在傳輸線LNsub的另一端形成了接合區(qū)BAR2。外部端子Mm通過多個接合線BWl與接合區(qū)BARl相耦合。外部端子Pk通過接合線BW2與接合區(qū)BAR2相耦合。外部端子P2m、Pk彼此靠近地被布置，同時接合區(qū)BARl靠近接合區(qū)BAR2從而在接合線BWl與接合線BW2之間磁耦合發(fā)生。當(dāng)在上述構(gòu)造中使用主路徑時(當(dāng)功率放大器電路PAaii操作時)，如上所述不但在傳輸線LNmruLNsub之間發(fā)生磁耦合，而且在與上述磁耦合相同的方向上在接合線BWl與接合線BW2之間也發(fā)生磁耦合。換句話說，當(dāng)使用主路徑時，磁耦合按照使兩側(cè)的磁力減弱的方式在接合線BWl與接合線BW2之間發(fā)生。因此，在使用主路徑期間在傳輸線LNsub側(cè)的視在電感與在使用子路徑期間(在功率放大器電路PAk操作期間)傳輸線LNsub側(cè)的視在電感之間的差大于當(dāng)使用圖2A和2B所示的構(gòu)造示例時。這可進一步解決上述平衡問題。第三實施例現(xiàn)在結(jié)合用于對第二實施例進行描述的圖6所示的安裝結(jié)構(gòu)的修改對本發(fā)明的第三實施例進行描述。圖7是與根據(jù)本發(fā)明的第三實施例的高頻功率放大器設(shè)備有關(guān)且對基于圖2A和2B所示的構(gòu)造示例的示例安裝結(jié)構(gòu)進行說明的示意圖。與圖6所示的高頻功率放大器設(shè)備的情況一樣，圖7所示的高頻功率放大器設(shè)備是通過向圖2A和2B所示的高頻功率放大器芯片HPAIC與傳輸線LNmn、LNsub之間的接合處給予特定形式而獲得的。不對圖7所示的高頻功率放大器設(shè)備的電路構(gòu)造進行詳細的描述，因為它與圖2A和2B所示相同。在高頻功率放大器芯片HPAIC中，功率放大器電路PAaii的輸出與外部端子(電極焊盤)pail相耦合，而功率放大器電路PAk的輸出與外部端子(電極焊盤)？^相耦合。在傳輸線LNmn的一端形成了接合區(qū)BAR1。與圖6所示的高頻功率放大器設(shè)備不同，在傳輸線LNsub的一端形成了接合區(qū)BAR3，并且在另一端形成了接合區(qū)BAR2。外部端子Mm通過接合線BWl與接合區(qū)BARl相耦合并且通過接合線BW3進一步與接合區(qū)BAR3相耦合。外部端子Pk通過接合線BW2與接合區(qū)BAR2相耦合。第三實施例的特征在于傳輸線LNsub (接合區(qū)BAR3)的一端通過接合線BW3與外部端子Pan相耦合而不是與如圖6所示的接合區(qū)BARl相耦合。此外，在接合線BW3與BW2之間提供了足夠的空間以避免磁耦合。圖8是用于對使用圖7所示的安裝結(jié)構(gòu)的布線電路板布局的示例進行詳細說明的示意圖。參考圖8，將高頻功率放大器芯片HPAIC和控制芯片CTLIC安裝在形成高頻功率放大器設(shè)備HPAMD的布線電路板(PCB)上。此外，在PCB上形成傳輸線LNmn、LNsub。PCB具有包括例如陶瓷電介質(zhì)層和銅(Cu)布線層的多層結(jié)構(gòu)。通過利用布線層形成傳輸線LNmruLNsub0傳輸線LNmn的布線寬度比傳輸線LNsub大。在一定區(qū)域中傳輸線LNmn、LNsub彼此靠近并且平行。平行部分的長度是Imm或更小。在平行部分中，傳輸線LNmruLNsub之間的空間是大約0. Imm0降低高頻功率放大器設(shè)備HPAMD的尺寸使得其每側(cè)的長度是幾毫米。在這種情況下，如前所述，很難使用λ /4短截線布線等等。如上所述，當(dāng)在使用圖7和8所示的構(gòu)造示例期間傳輸線LNsub的一端(接合區(qū)BAR3)通過接合線BW3與電極焊盤Mm相耦合時，可使在使用主路徑期間的功率損耗低于在耦合目的地是接合區(qū)BARl時。換句話說，電極焊盤Paii側(cè)的阻抗低于接合區(qū)BARl側(cè)，因為功率放大器電路PAaii的輸出阻抗例如是幾歐姆并且通過傳輸線LNmn等等被轉(zhuǎn)換成例如50歐姆的阻抗。當(dāng)使用主路徑時，傳輸線LNsub側(cè)被認為是高阻抗電路。然而，當(dāng)高阻抗電路與較低阻抗部相耦合時，由于阻抗比，所以向高阻抗電路側(cè)的功率泄漏量小。因此，當(dāng)傳輸線LNsub的一端與電極焊盤Pan側(cè)相耦合時，在傳輸線LNmruLNsub之間產(chǎn)生上述磁耦合效果的同時可降低高頻功率放大器設(shè)備的功耗。圖7和8所示的構(gòu)造示例不使用圖6所示的接合線BW1、BW2之間的磁耦合。然而，在一些情況下，可采用下述替代構(gòu)造，其中，接合線BW1、BW2彼此靠近地被布置以便附加地使用接合線BW1、BW2之間的磁耦合。然而，在這種情況下，與圖6所示的情況不同，例如必須適當(dāng)?shù)卮_定傳輸線LNsub的路線。因此，從例如容易降低尺寸及阻抗匹配的觀點來看，優(yōu)選的是使用圖7和8所示的構(gòu)造示例。第四實施例在結(jié)合先前實施例所述的示例構(gòu)造中，通過選擇第二級功率放大器電路PAaiuPAk可使兩個不同操作模式(低至中輸出電平以及高輸出電平)可用?？蓪⑦@些示例構(gòu)造擴大到三個或更多不同操作模式(例如，低輸出電平、中輸出電平以及高輸出電平)是可用的這樣的示例構(gòu)造?，F(xiàn)在結(jié)合高頻功率放大器設(shè)備提供三個不同操作模式的示例構(gòu)造來對本發(fā)明的第四實施例進行描述。圖9是與根據(jù)本發(fā)明的第四實施例的高頻功率放大器設(shè)備有關(guān)且對包括圖1所示的第二級功率放大器電路PAaiuPAk的相關(guān)部分的示例構(gòu)造進行詳細說明的電路圖。如圖9所示，第二級功率放大器電路PAaiuPAk的每一個通常包括發(fā)射極、基極以及集電極共同耦合的多個單位晶體管。每個單位晶體管被稱作叉指(finger)等等。因此可以說這些功率放大器電路的每一個具有多指結(jié)構(gòu)等等。為了支持三個不同操作模式，功率放大器電路PAaii或功率放大器電路PAk將多指結(jié)構(gòu)分成兩組從而可獨立地將基極偏置電壓提供給各組。更具體地，功率放大器電路PAaii或功率放大器電路PAk包括發(fā)射極和集電極共同耦合的2Xn個異質(zhì)結(jié)雙極晶體管(單位晶體管)Qh[l]-Q2a[n]、Q2b[l]-Q2b[n]?；鶚O與晶體管Q2a[l]-Q^i[n]共同耦合。通過圖1所示的控制芯片CTLIC將偏置電流IBSh提供給這些晶體管。類似地，基極與晶體管Q2b[l]-Q2b[n]共同耦合。通過圖1所示的控制芯片CTLIC將偏置電流IBS2b提供給這些晶體管。根據(jù)模式設(shè)置信號Vmode'對是否提供偏置電流IBS2a、IBS2b進行獨立地控制。例如通過將1比特添加到先前所述的具有兩個信息的模式設(shè)置信號Vmoded比特)上，使模式設(shè)置信號Vmode'具備三值信息。例如，如果功率放大器電路PA^Ii與功率放大器電路PAk之間的尺寸比(叉指的數(shù)目比)是4 1，那么當(dāng)將功率放大器電路PAaii分成兩組時可實現(xiàn)PAaii(兩個組被激活)PAaiI(—個組被激活)PAkW尺寸比=4 2 1。尺寸值4、2和1被認為分別與高輸出電平、中輸出電平和低輸出電平操作模式相對應(yīng)。選擇性地使用這些尺寸可降低通話電流并且在保持傳輸線LNmn、LNsub之間的磁耦合的上述效果的同時可降低高頻功率放大器設(shè)備的功耗。這還防止高頻功率放大器設(shè)備的尺寸增大。同時，如果采用用于通過添加另一功率放大器電路來實現(xiàn)三個不同操作模式的方案作為比較示例，那么由于例如布線電路板上的端子以及線路數(shù)目增加而不能降低高頻功率放大器設(shè)備的尺寸。另外，需要精巧地設(shè)計出用于實現(xiàn)上述磁耦合的適當(dāng)方法。雖然結(jié)合提供三個不同操作模式的示例構(gòu)造已對第四實施例進行了描述，但是同樣通過將功率放大器電路PAk分成兩個組還可實現(xiàn)四個不同操作模式。雖然就優(yōu)選實施例而言已對發(fā)明人可預(yù)想到的本發(fā)明進行了描述，但是應(yīng)當(dāng)理解本發(fā)明并不局限于那些優(yōu)選實施例，而是可擴大到仍然屬于所附權(quán)利要求的范圍之內(nèi)的各種修改。根據(jù)本發(fā)明的實施例的高頻功率放大器設(shè)備是有用的，尤其是當(dāng)其應(yīng)用于W-CDMA或者TDS-CDMA移動電話的功率發(fā)射機時。然而，其還可應(yīng)用于GSM、DCS、LTE (長期演進)以及基于各種標準的其他移動電話。此外，其不但可應(yīng)用于移動電話，而且可廣泛地應(yīng)用于應(yīng)被優(yōu)選地提供多個輸出功率模式且由于例如其電池驅(qū)動能力而具有低功耗的各種無線設(shè)備。
權(quán)利要求
1.一種高頻功率放大器設(shè)備，包括第一功率放大器電路，所述第一功率放大器電路對第一輸入信號進行放大； 第二功率放大器電路，所述第二功率放大器電路對所述第一輸入信號進行放大； 第一傳輸線，所述第一傳輸線在一端與所述第一功率放大器電路的輸出節(jié)點相耦合； 第一電容，所述第一電容與所述第一傳輸線的另一端相耦合； 第二傳輸線，所述第二傳輸線在一端與所述第一功率放大器電路的輸出節(jié)點相耦合并且在另一端與所述第二功率放大器電路的輸出節(jié)點相耦合；第二電容和晶體管開關(guān)，所述第二電容和晶體管開關(guān)被串聯(lián)布置在所述第二功率放大器電路的輸出節(jié)點與接地電源電壓之間；以及控制電路，所述控制電路根據(jù)模式設(shè)置信號激活所述第一功率放大器電路或所述第二功率放大器電路、當(dāng)所述第一功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其斷開并且當(dāng)所述第二功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其導(dǎo)通，其中所述第一和第二傳輸線包括靠近所述第一和第二傳輸線以引起磁耦合的磁耦合區(qū)域，并且其中，在所述磁耦合區(qū)域中，布置所述第一和第二傳輸線使得源自所述第一功率放大器電路的輸出節(jié)點側(cè)的所述第一傳輸線在與源自所述第二功率放大器電路的輸出節(jié)點側(cè)的所述第二傳輸線相同的方向上延伸。
2.根據(jù)權(quán)利要求1所述的高頻功率放大器設(shè)備，其中所述第一功率放大器電路包括對所述第一輸入信號進行放大的第一晶體管，并且其中所述第二功率放大器電路包括第二晶體管，所述第二晶體管對所述第一輸入信號進行放大并且尺寸比所述第一晶體管小。
3.根據(jù)權(quán)利要求2所述的高頻功率放大器設(shè)備， 其中所述第一和第二晶體管是雙極晶體管，并且其中所述晶體管開關(guān)是MIS晶體管。
4.根據(jù)權(quán)利要求3所述的高頻功率放大器設(shè)備，其中在第一半導(dǎo)體芯片上形成所述第一和第二功率放大器電路和所述第二電容，并且其中在第二半導(dǎo)體芯片上形成所述晶體管開關(guān)和所述控制電路。
5.根據(jù)權(quán)利要求2所述的高頻功率放大器設(shè)備，其中所述第一晶體管或所述第二晶體管包括并聯(lián)耦合的第三晶體管和第四晶體管，并且其中所述控制電路進一歩根據(jù)所述模式設(shè)置信號對所述第三和第四晶體管的激活和去激活進行獨立控制。
6.一種高頻功率放大器設(shè)備，包括第一傳輸線，所述第一傳輸線被布置在第一節(jié)點與第二節(jié)點之間； 第二傳輸線，所述第二傳輸線被布置在第三節(jié)點與第四節(jié)點之間； 第一功率放大器電路，所述第一功率放大器電路對第一輸入信號進行放大并且將放大的信號輸出到所述第一節(jié)點；第二功率放大器電路，所述第二功率放大器電路對所述第一輸入信號進行放大并且將放大的信號輸出到所述第三節(jié)點；晶體管開關(guān)，所述晶體管開關(guān)在被控制為導(dǎo)通時將阻抗匹配元件與所述第三節(jié)點相耦合，并且在被控制為斷開時釋放所述第三節(jié)點；以及控制電路，所述控制電路根據(jù)模式設(shè)置信號激活所述第一功率放大器電路或所述第二功率放大器電路、當(dāng)所述第一功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其斷開并且當(dāng)所述第二功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其導(dǎo)通，其中按照下述方式來布置所述第一和第二傳輸線，所述方式即，當(dāng)所述第一功率放大器電路被激活時磁耦合發(fā)生以減弱每個傳輸線的磁力并且當(dāng)所述第二功率放大器電路被激活時磁耦合發(fā)生以加強每個傳輸線的磁力。
7.根據(jù)權(quán)利要求6所述的高頻功率放大器設(shè)備，其中所述第一功率放大器電路包括對所述第一輸入信號進行放大的第一晶體管，并且其中所述第二功率放大器電路包括第二晶體管，所述第二晶體管對所述第一輸入信號進行放大并且尺寸比所述第一晶體管小。
8.根據(jù)權(quán)利要求7所述的高頻功率放大器設(shè)備， 其中所述阻抗匹配元件是電容元件，并且其中所述電容元件和所述晶體管開關(guān)串聯(lián)耦合在所述第三節(jié)點與接地電源電壓之間。
9.根據(jù)權(quán)利要求8所述的高頻功率放大器設(shè)備，其中在第一半導(dǎo)體芯片上形成所述第一和第二功率放大器電路和所述阻抗匹配元件，并且其中在第二半導(dǎo)體芯片上形成所述晶體管開關(guān)和所述控制電路。
10.根據(jù)權(quán)利要求7所述的高頻功率放大器設(shè)備， 其中所述第一和第二晶體管是雙極晶體管，并且其中所述晶體管開關(guān)是MIS晶體管。
11.根據(jù)權(quán)利要求7所述的高頻功率放大器設(shè)備，其中所述第一晶體管或所述第二晶體管包括并聯(lián)耦合的第三晶體管和第四晶體管，并且其中所述控制電路進一歩根據(jù)所述模式設(shè)置信號對所述第三和第四晶體管的激活和去激活進行獨立控制。
12.—種高頻功率放大器設(shè)備，包括 布線電路板；安裝在所述布線電路板上的一個或多個半導(dǎo)體芯片；第一傳輸線，所述第一傳輸線由所述布線電路板上的布線層形成并且被布置在第一節(jié)點與第二節(jié)點之間；第二傳輸線，所述第二傳輸線由所述布線電路板上的布線層形成并且被布置在第三節(jié)點與第四節(jié)點之間；以及第一接合線和第二接合線， 其中所述ー個或多個半導(dǎo)體芯片的每ー個包括第一功率放大器電路，所述第一功率放大器電路對第一輸入信號進行放大并且將放大的信號輸出到第一焊盤；第二功率放大器電路，所述第二功率放大器電路對所述第一輸入信號進行放大并且將放大的信號輸出到第二焊盤；晶體管開關(guān)，所述晶體管開關(guān)在被控制為導(dǎo)通時將阻抗匹配元件與所述第二焊盤相耦合，并且在被控制為斷開時釋放所述第二焊盤；以及控制電路，所述控制電路根據(jù)模式設(shè)置信號激活所述第一功率放大器電路或所述第二功率放大器電路、當(dāng)所述第一功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其斷開并且當(dāng)所述第二功率放大器電路被激活時驅(qū)動所述晶體管開關(guān)使其導(dǎo)通， 其中所述第一接合線將所述第一焊盤與所述第一節(jié)點相耦合， 其中所述第二接合線將所述第二焊盤與所述第三節(jié)點相耦合， 其中所述第四節(jié)點與所述第一焊盤或所述第一節(jié)點相耦合，并且其中所述第一和第二傳輸線包括靠近所述第一和第二傳輸線以引起磁耦合的磁耦合區(qū)域，并且所述第一和第二傳輸線被布置在所述磁耦合區(qū)域中使得源自所述第一功率放大器電路的輸出節(jié)點側(cè)的所述第一傳輸線在與源自所述第二功率放大器電路的輸出節(jié)點側(cè)的所述第二傳輸線相同的方向上延伸。
13.根據(jù)權(quán)利要求12所述的高頻功率放大器設(shè)備，其中所述第一功率放大器電路包括對所述第一輸入信號進行放大的第一晶體管，并且其中所述第二功率放大器電路包括第二晶體管，所述第二晶體管對所述第一輸入信號進行放大并且尺寸比所述第一晶體管小。
14.根據(jù)權(quán)利要求13所述的高頻功率放大器設(shè)備，其中所述第一接合線和所述第二接合線被彼此靠近地布置以便引起磁耦合。
15.根據(jù)權(quán)利要求13所述的高頻功率放大器設(shè)備，進ー步包括 第三接合線，其中所述第三接合線將所述第一焊盤與所述第四節(jié)點相耦合。
16.根據(jù)權(quán)利要求13所述的高頻功率放大器設(shè)備， 其中所述阻抗匹配元件是電容元件，并且其中所述電容元件和所述晶體管開關(guān)串聯(lián)耦合在所述第二焊盤與接地電源電壓之間。
17.根據(jù)權(quán)利要求16所述的高頻功率放大器設(shè)備，其中在第一半導(dǎo)體芯片上形成所述第一和第二功率放大器電路以及所述電容元件， 其中在第二半導(dǎo)體芯片上形成所述晶體管開關(guān)和所述控制電路， 其中所述第一和第二晶體管是雙極晶體管，并且其中所述晶體管開關(guān)是MIS晶體管。
18.根據(jù)權(quán)利要求13所述的高頻功率放大器設(shè)備，其中所述第一晶體管或所述第二晶體管包括并聯(lián)耦合的第三晶體管和第四晶體管，并且其中所述控制電路進一歩根據(jù)所述模式設(shè)置信號對所述第三和第四晶體管的激活和去激活進行獨立控制。
全文摘要
公開了一種能夠降低通話電流的高頻功率放大器設(shè)備。例如，高頻功率放大器設(shè)備具有第一和第二功率放大器電路、第一和第二傳輸線以及其中第一和第二傳輸線被彼此靠近地布置的區(qū)域。根據(jù)輸出電平，第一或第二功率放大器電路被激活。當(dāng)?shù)诙β史糯笃麟娐繁患せ顣r，在第一和第二傳輸線中流動的電流在相同方向上傳輸從而磁耦合發(fā)生以加強每個傳輸線的磁力。另一方面，當(dāng)?shù)谝还β史糯笃麟娐繁患せ顣r，在第一和第二傳輸線中流動的電流在相反方向上傳輸從而磁耦合發(fā)生以減弱每個傳輸線的磁力。
文檔編號H03F3/20GK102570998SQ20111042105
公開日2012年7月11日 申請日期2011年12月15日 優(yōu)先權(quán)日2010年12月16日
發(fā)明者丸山昌志, 浪江壽典 申請人:瑞薩電子株式會社