專利名稱：一種格雷碼雙邊沿觸發(fā)計(jì)數(shù)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種邏輯電路中的計(jì)數(shù)器，尤其涉及一種格雷碼計(jì)數(shù)器。
背景技術(shù)：
傳統(tǒng)的二進(jìn)制計(jì)數(shù)器在工程應(yīng)用中存在缺陷，在某些領(lǐng)域，如高穩(wěn)定性的工程控制中難以保證計(jì)數(shù)的穩(wěn)定性和唯一性，因?yàn)槎M(jìn)制計(jì)數(shù)器的每一次計(jì)數(shù)伴隨著多位的翻轉(zhuǎn)，在翻轉(zhuǎn)過(guò)程中可能存在多種過(guò)渡狀態(tài)，這些過(guò)渡狀態(tài)會(huì)增加了計(jì)數(shù)結(jié)果的不確定性， 如從011到100，三個(gè)比特都發(fā)生了翻轉(zhuǎn)，如果每個(gè)比特變化的時(shí)間有偏差，就會(huì)出現(xiàn)如 000, 101，110等過(guò)渡態(tài)，這些過(guò)渡態(tài)在工業(yè)控制中會(huì)導(dǎo)致嚴(yán)重的工程事故，用在交通燈上則導(dǎo)致交通燈變化的不確定。而格雷碼計(jì)數(shù)器成功的解決了二進(jìn)制計(jì)數(shù)器的這一缺陷，格雷碼計(jì)數(shù)器的計(jì)數(shù)原理是每次計(jì)數(shù)只有一個(gè)比特在翻轉(zhuǎn)，保證了計(jì)數(shù)結(jié)果的唯一性，消除了過(guò)渡態(tài)，以下是 3位格雷碼計(jì)數(shù)器和二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)碼字比較。
權(quán)利要求
1.一種格雷碼雙邊沿觸發(fā)計(jì)數(shù)器，其特征在于模N的計(jì)數(shù)器由N+1組觸發(fā)器組合構(gòu)成，其中，每組觸發(fā)器包括兩個(gè)受控條件相異的鎖存器；所述鎖存器包括正向輸入端D和反向輸入端DB、正向輸出端Q和反向輸出端QB， 第一組觸發(fā)器為下降沿觸發(fā)器，其中，第一鎖存器的正向輸出端Q和反向輸出端QB分別連接第二鎖存器的正向輸入端D和反向輸入端DB，第二鎖存器的反向輸出端QB與時(shí)鐘信號(hào)經(jīng)過(guò)異或門(mén)連接第一鎖存器的反向輸入端，異或門(mén)信號(hào)還經(jīng)過(guò)非門(mén)連接第一鎖存器的正向輸入端；其中第一鎖存器的反向輸出端QB經(jīng)過(guò)一非門(mén)后作為觸發(fā)器的反向輸出端INV，第二鎖存器的正向輸出端Q作為觸發(fā)器的正向輸出端OUT ；第二組至第N+1組觸發(fā)器為上升沿觸發(fā)器，其中，第二鎖存器的正向輸出端Q和反向輸出端QB分別連接第一鎖存器的正向輸入端D和反向輸入端DB，第一鎖存器的反向輸出端 QB與時(shí)鐘信號(hào)經(jīng)過(guò)異或門(mén)連接第二鎖存器的反向輸入端，異或門(mén)信號(hào)還經(jīng)過(guò)非門(mén)連接第二鎖存器的正向輸入端；其中第二鎖存器的反向輸出端QB經(jīng)過(guò)一非門(mén)后作為觸發(fā)器的反向輸出端INV，第一鎖存器的正向輸出端Q作為觸發(fā)器的正向輸出端OUT ；每組觸發(fā)器的反向輸出和正向輸出端分別處于觸發(fā)器的兩個(gè)時(shí)鐘邊沿，且反向輸出提前正向輸出半個(gè)周期；第一組觸發(fā)器輸出計(jì)數(shù)器的CNT
位，第N組觸發(fā)器輸出計(jì)數(shù)器的第CNT[N-1]位，第 N+1組觸發(fā)器的輸出作為第一組觸發(fā)器的輸入；第二組觸發(fā)器的輸入由第一組觸發(fā)器的反向輸出與CNT[N+1]經(jīng)或非門(mén)后得到； 第M級(jí)的輸入由CNT W]的反向輸出和CNT[M-2:1]的正向輸出以及第N+1級(jí)的反向輸出經(jīng)與非門(mén)后，將與非門(mén)的輸出與M-I級(jí)觸發(fā)器組合的反向輸出經(jīng)或非門(mén)后得到，其中M為 2<=M<=N+1的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的一種格雷碼雙邊沿觸發(fā)計(jì)數(shù)器，其特征在于所述第一鎖存器在輸入時(shí)鐘信號(hào)為低電平時(shí)讀取數(shù)據(jù)，高電平時(shí)進(jìn)行數(shù)據(jù)鎖存；第二鎖存器在輸入時(shí)鐘信號(hào)為高電平時(shí)讀取數(shù)據(jù)，低電平時(shí)進(jìn)行數(shù)據(jù)鎖存，且第一鎖存器LATCHl和第二鎖存器 LACHT2的CLR和RST端都為低電平有效。
全文摘要
本發(fā)明公開(kāi)了一種格雷碼雙邊沿觸發(fā)計(jì)數(shù)器，模N的計(jì)數(shù)器由N+1組觸發(fā)器組合構(gòu)成，每組觸發(fā)器主要由兩個(gè)受控條件相異的鎖存器和附加邏輯電路構(gòu)成；每組觸發(fā)器包括一個(gè)正向輸出和一個(gè)反向輸出，反向輸出提前正向輸出半個(gè)周期，第一組觸發(fā)器輸出計(jì)數(shù)器的CNT
位，第N組觸發(fā)器輸出計(jì)數(shù)器的第CNT[N-1]位，第N+1組觸發(fā)器的輸出作為第一組觸發(fā)器的輸入；第二組觸發(fā)器的輸入由第一組觸發(fā)器的反向輸出與CNT[N+1]經(jīng)或非門(mén)后得到；第M級(jí)的輸入由CNT
的反向輸出和CNT[M-2:1]的正向輸出以及第N+1級(jí)的反向輸出經(jīng)與非門(mén)后，將與非門(mén)的輸出與M-1級(jí)觸發(fā)器組合的反向輸出經(jīng)或非門(mén)后得到。
文檔編號(hào)H03K21/00GK102497198SQ20111041928
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年12月15日 優(yōu)先權(quán)日2011年12月15日
發(fā)明者呂堅(jiān), 周云, 廖寶斌, 熊麗霞, 王璐霞 申請(qǐng)人:電子科技大學(xué)