專利名稱：自動校準(zhǔn)分?jǐn)?shù)型鎖相回路的快速鎖相系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于可自動校準(zhǔn)的分?jǐn)?shù)型鎖相回路(phase lock loop，PLL)，尤指一種具有縮短及改進(jìn)初始鎖定時間的可自動校準(zhǔn)的分?jǐn)?shù)型PLL。
背景技術(shù)：
許多具有集成電感電容壓控振蕩器(LC VC0)的PLL IC利用數(shù)位可編程粗調(diào)指令與微調(diào)變?nèi)萜鞑⑿小＿@些PLL需要數(shù)位粗調(diào)系統(tǒng)以為VCO選擇適當(dāng)?shù)臄?shù)位粗調(diào)指令。此外， 為了減小由于VCO調(diào)諧增益(timing gain) (Kv)變化導(dǎo)致的PLL頻寬的變化，VCO調(diào)諧增益Kv可以藉由調(diào)節(jié)電荷泵(charge pump)的電流來測量和補(bǔ)償。如圖9所示，藉由改變電荷泵706的輸出電壓，頻率鎖定回路(frequency locked loop, FLL)系統(tǒng)能夠被用來選擇適當(dāng)?shù)臄?shù)位粗調(diào)指令ct_val和測量、補(bǔ)償VCO調(diào)諧增益。FLL與PLL不同之處在于，F(xiàn)LL是檢測頻率誤差，使頻率誤差趨向于零，而PLL是檢測相位誤差，使相位誤差趨向于零。由于在FLL中VCO并不像積分器一樣把電壓轉(zhuǎn)換為相位，F(xiàn)LL是一種第一型(單一積分器)的控制回路。第一型的控制回路可以為快速的暫態(tài)回應(yīng)而設(shè)計(jì)。因?yàn)镕LL內(nèi)部簡單且暫態(tài)回應(yīng)快，所以FLL被用于粗調(diào)(CT)和增益(Kv)校準(zhǔn)。依粗調(diào)校準(zhǔn)次序，F(xiàn)LL直接控制VCO粗調(diào)(ct_val)。粗調(diào)FLL包括數(shù)位頻率檢測器 1006、粗調(diào)數(shù)位回路濾波器1206以及VCO 106。增益校準(zhǔn)FLL包含數(shù)位頻率檢測器1006、 增益補(bǔ)償數(shù)位回路濾波器1106、數(shù)位模擬轉(zhuǎn)換器(DAC) 506、以及VCO 106。依粗調(diào)次序，粗調(diào)數(shù)位回路濾波器1206提供一數(shù)位粗調(diào)指令ct_val至VCO 106的粗調(diào)輸入端。依增益校準(zhǔn)次序，增益補(bǔ)償數(shù)位回路濾波器1106驅(qū)動DAC 506藉由VCO 106的Vtime模擬輸入端提供VCO微調(diào)電壓。粗調(diào)以及增益校準(zhǔn)步驟完成后，系統(tǒng)退出FLL模式，進(jìn)入PLL模式。圖9 所示電路中，雖然FLL趨于零頻率誤差很快，且PLL模式是以零頻率誤差啟動，但是其仍需要很長的時間鎖定相位。PLL的鎖相時間主要與相頻檢測器(PFD) 606輸入端的初始相位誤差有關(guān)。由于FLL追蹤的是頻率而不是相位，所以在FLL模式下，任何從分頻器906到相頻檢測器606、電荷泵(CP) 706、及回路濾波器(LPF)806所傳輸?shù)男盘柧梢院雎?，而且初始相位誤差是隨機(jī)的，因此PFD 606輸入端的相位仍為隨機(jī)且無法確定。即使VCO的初始頻率誤差接近于零，但是因?yàn)樾?zhǔn)后相位誤差可能是任何值，所以鎖定PLL需要相對很長的時間。圖1、圖2為已知技術(shù)中三階相位檢測器的示意圖及相對應(yīng)的狀態(tài)圖。圖3至圖6 所示為相位檢測器以UP = 0，DN = 0作為重置狀態(tài)首次初始化時，相位誤差值的四種不同情況。這些圖所顯示的例子中頻率誤差均為零(即，F(xiàn)v的周期等于Fr的周期)，如同圖9 所示系統(tǒng)從FLL切換到PLL模式的情況。圖3至圖6顯示參考頻率(Fr)、分頻器906所產(chǎn)生的除頻后的頻率(Fv)和上拉電壓(Pu)信號以及下拉電壓(PD)信號之間的關(guān)系。PFD 606接收Fr和Fv，然后根據(jù)Fr和 Fv之間的相位差提供PU、PD信號給電荷泵706。這些圖假設(shè)系統(tǒng)具有正的增益和同相回路濾波器(PU將VCO推升至較高的頻率，而PD將VCO下拉至較低的頻率)。具有負(fù)增益和反相回路濾波器的系統(tǒng)可以相對應(yīng)地調(diào)整其極性。圖3所示Fv的邊緣稍微落后Fr的邊緣，因此提供PU信號使VCO加速，使得Fv趕上Fr。圖4所示Fr的邊緣稍微落后Fv的邊緣，因此提供PD信號使VCO減慢，使得Fr趕上 Fv。在圖3、圖4所示例子中，為了使相位加速或者減速，PLL將迫使VCO遠(yuǎn)離零頻率誤差， 因此Fv可以透過提早產(chǎn)生而加速或者是延遲產(chǎn)生而減慢。由于圖3、圖4所示的相位誤差相對很小，且回路將VCO推向正確的方向，所以鎖定時間不會很長。圖5、圖6所示需要很長鎖定時間的例子，圖5所示Fv的第一上升緣稍微早于Fr 的第二上升緣，F(xiàn)v和Fr的頻率相同。然而，由于Fr第一上升緣被忽略，PU信號被提供用于使VCO加速以使得Fv趕上Fr。圖6所示Fr的第一上升緣稍微早于Fv的第二上升緣，因此提供PD信號減慢VCO以使得Fv減慢且與Fr同步。圖5、圖6所示的例子中，為增加或者減去一個完整的時鐘周期，PLL迫使VCO遠(yuǎn)離零頻率誤差。即使圖5、圖6中初始頻率誤差為零，這仍然將使得PLL出現(xiàn)一個顯著的鎖定時間。圖7所示為現(xiàn)有技術(shù)VCO的VCO頻率與調(diào)諧電壓Vtune之間的關(guān)系圖。在圖6所示的相位誤差下，如果系統(tǒng)要將PLL鎖定在頻率Fl，那么PLL的反應(yīng)將顯得VCO似乎運(yùn)作的過快，系統(tǒng)將使得VCO減慢。因?yàn)閂CO必須減慢一個完整的周期，調(diào)諧電壓將會被推向到左邊，因?yàn)閂C0/LPF不可能低于最低調(diào)諧電壓，調(diào)諧電壓將會快速達(dá)到關(guān)系曲線的底端。圖8 顯示在上述的情況下調(diào)諧電壓隨時間變化的圖。如果VCO調(diào)頻范圍很寬，則PFD可以在頻率上推進(jìn)VCO和Fv達(dá)到圖5、圖6中所示的忽略/增加一個周期的頻率。這樣，因?yàn)殛P(guān)系曲線底部的非線性部分不會被碰觸到，所以將使得鎖定時間縮短。然而，由于減少相位噪音需要一個低增益，在多數(shù)應(yīng)用中，寬的調(diào)諧范圍對VCO是不實(shí)際的。在改進(jìn)鎖相時間方面，有幾篇美國專利公開有采用類似“換檔”的方法。美國專利第6，906，565號公開了一種快速鎖相的鎖相回路及其方法。美國專利第6，504，437號公開了一種具有換檔控制的低噪音快速鎖相鎖相回路。美國專利第6，940，356號公開了一種降低PLL鎖相時間的電路。這些專利揭示了在鎖相期間提高PLL的頻寬，而鎖定后為了降低噪音減小PLL頻寬。藉由改變電荷泵的電流及/或回路濾波器電阻值來改變頻寬。這些專利揭示的類似方法在執(zhí)行的時候有一定難度。頻寬轉(zhuǎn)換器的失靈將是一個困難。另外，這些專利揭示的方法并沒有進(jìn)行(address)PLL的自動校準(zhǔn)，這將導(dǎo)致產(chǎn)生額外的鎖定時間。美國專利第7，327，196號揭示一種快速切換鎖相回路的裝置及其方法。其揭示了一種PLL，包括根據(jù)接收的電壓產(chǎn)生一頻率信號的壓控振蕩器、儲存有一組調(diào)整值的存儲器。隨著每一調(diào)整值的設(shè)置，VCO可以被調(diào)到一個所需的頻率。然而，該專利需要一個精確的數(shù)位模擬轉(zhuǎn)換器(DAC)和模擬數(shù)位轉(zhuǎn)換器(ADC)，且其不能解決相位對準(zhǔn)的問題，這樣即使初始頻率誤差為零，初始相位鎖定時間仍然很長。美國專利第4，560，950號公開了一種鎖相回路初始化電路及其方法，美國專利第 5，304，951公開了一種快速鎖相鎖相回路的分頻器同步電路。這兩個專利揭示了 PFD和N 倍分頻器維持在重置狀態(tài)，并且透過一控制信號來初始化，直到VCO的下個上升緣到達(dá)。這有助于PLL隨著PFD輸入端接近零相位誤差進(jìn)行初始化。然而，其沒有辦法保證VCO處于正確的初始頻率。也不能對回路濾波器進(jìn)行預(yù)先充電(pre-charge)。另外，當(dāng)電荷泵有一個上拉/下拉不匹配或者漏損時，初始相位將不為零。此外，其提供的校正僅僅能使PFD輸入端接近所需的工作點(diǎn)。
鑒于目前的情況，在進(jìn)入PLL模式之前，有必要改進(jìn)初始相位鎖定時間，確保VCO 工作在所需的頻率點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種自動校準(zhǔn)的分?jǐn)?shù)型鎖相回路，以及一種減少該鎖相回路鎖定時間的方法。本發(fā)明在既有的FLL旁提供第二反饋回路，當(dāng)系統(tǒng)切斷FLL模式并進(jìn)入PLL模式之前，該第二反饋回路使得N倍分頻器(NDIV)、PFD、CP、以及LPF的暫時狀態(tài)達(dá)到各自所需的鎖定狀態(tài)。該第二反饋回路藉由對FLL DAC的輸出電壓與LPF的輸出電壓作比較，然后利用比較結(jié)果去調(diào)節(jié)N倍分頻器的值。由于N倍分頻器控制送給PFD的信號Fv的相位，如此一來在圖9所示的電路設(shè)計(jì)中，便在那些在FLL模式下沒被利用到的PLL的元件完成了一個二次回路系統(tǒng)。當(dāng)?shù)诙答伝芈贩€(wěn)定時，LPF的輸出電壓將跟隨DAC的輸出電壓，且由于FLL 也被鎖定，所以DAC輸出電壓與驅(qū)動VCO到所需鎖定頻率的電壓值相等(即回路濾波器進(jìn)行預(yù)充電)，PFD的輸入端的相位誤差正好是使電荷泵產(chǎn)生零平均電流所需的誤差(即如果上拉電流與下拉電流完全匹配且沒有漏損，則是零相位誤差)。當(dāng)達(dá)到這樣的條件時，回路完全進(jìn)入鎖定，且從FLL模式到PLL模式的鎖定過渡時間最短。根據(jù)本發(fā)明的一個實(shí)施方式，提供一個快速鎖相系統(tǒng)，該快速鎖相系統(tǒng)包括一個根據(jù)一個除數(shù)值產(chǎn)生除頻頻率的分頻器；一個接收該除頻頻率和參考頻率的相頻檢測器 (PFD)，其中，藉由比較除頻頻率與參考頻率，相頻檢測器產(chǎn)生一個PFD輸出信號；一個接收 PFD輸出信號與電荷泵補(bǔ)償信號的電荷泵(CP)，該電荷泵并產(chǎn)生一個CP輸出信號；一個接收除頻頻率與參考頻率的數(shù)位回路控制器(digital loop controllenDLC)，其中，DLC產(chǎn)生電荷泵補(bǔ)償信號、補(bǔ)償電壓輸出信號以及粗調(diào)信號；一個接收該補(bǔ)償電壓輸出信號并產(chǎn)生一 DAC輸出信號的數(shù)位模擬轉(zhuǎn)換器(DAC)；—個接收CP的輸出信號并產(chǎn)生一 LPF輸出信號的回路濾波器(LPF)；—個接收DAC輸出信號與LPF輸出信號并產(chǎn)生一比較結(jié)果的比較器；以及一個接收該粗調(diào)信號、DAC輸出信號以及LPF輸出信號的壓控振蕩器(VCO)，其中， 除數(shù)根據(jù)比較器提供的比較結(jié)果而改變。本發(fā)明的另一實(shí)施例在于提供一種頻率合成的方法，該方法包括如下步驟藉由一分頻器并根據(jù)一除數(shù)產(chǎn)生一除頻頻率；利用一 PFD接收該除頻頻率和參考頻率并對除頻頻率與參考頻率進(jìn)行比較以產(chǎn)生一個PFD輸出信號；利用一 CP接收該P(yáng)FD輸出信號、接收電荷泵補(bǔ)償信號，并產(chǎn)生一 CP輸出信號；利用一 DLC接收該除頻頻率和參考頻率，并產(chǎn)生電荷泵補(bǔ)償信號、一補(bǔ)償電壓輸出信號、以及一粗調(diào)信號；利用一 DAC接收該補(bǔ)償電壓輸出信號，并產(chǎn)生一 DAC輸出信號；利用LPF接收該CP輸出信號，并產(chǎn)生一 LPF輸出信號；利用一比較器接收該DAC輸出信號和LPF輸出信號，并產(chǎn)生一比較結(jié)果，根據(jù)比較結(jié)果來改變除數(shù)；以及提供一壓控振蕩器來接受該粗調(diào)信號、DAC輸出信號或者LPF輸出信號。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉若干較佳實(shí)施例，并配合附圖，做詳細(xì)說明如下


本發(fā)明將藉由下列附圖及說明，得一更深入的了解
圖1是已知技術(shù)三階相位檢測器的圖示；圖2是三階相位檢測器三個不同狀態(tài)的圖示；圖3是已知技術(shù)VCO鎖相方案中Fr、Fv、PU、PD的關(guān)系圖示；圖4是已知技術(shù)另ー VCO鎖相方案中Fr、Fv、PU、PD的關(guān)系圖示；圖5是已知技術(shù)另ー VCO鎖相方案中Fr、Fv、PU、PD的關(guān)系圖示；圖6是已知技術(shù)另ー VCO鎖相方案中Fr、Fv、PU、PD的關(guān)系圖示；圖7是已知技術(shù)VCO的VCO頻率與調(diào)諧電壓Vtune的關(guān)系圖；圖8是已知技術(shù)調(diào)諧電壓隨時間變化的圖示；圖9是已知技術(shù)中分?jǐn)?shù)型鎖相回路的圖示；圖10是本發(fā)明分?jǐn)?shù)型鎖相回路快速鎖定系統(tǒng)的原理圖；圖11是本發(fā)明中FLL模式和PLL模式下DAC、LPF、粗調(diào)信號以及比較器的輸出之 間的關(guān)系圖示。主要元件符號說明壓控振蕩器(VCO) 106 數(shù)位模擬轉(zhuǎn)換器506相頻檢測器606電荷泵706回路濾波器806分頻器906數(shù)位頻率檢測器1006増益補(bǔ)償數(shù)位回路濾波器1106粗調(diào)數(shù)位回路濾波器1206刻度化1406Δ Σ 調(diào)制器 1506Σ 1506_2壓控振蕩器(VCO) 10數(shù)位回路控制器100増益校準(zhǔn)FLL回路濾波器/控制器110粗調(diào)FLL回路濾波器/控制器120有限狀態(tài)機(jī)130相位校準(zhǔn)控制器140Δ Σ調(diào)制器150查找表155第一正反器160第二正反170第一減法器181第二減法器182數(shù)位単元183加法器184與門190線性反饋移位暫存器20取樣器25比較器30數(shù)位模擬轉(zhuǎn)換器50相頻檢測器60電荷泵70回路濾波器80N倍分頻器90
具體實(shí)施例方式以下藉由本發(fā)明的較佳實(shí)施例來進(jìn)行說明。FLL系統(tǒng)用于對VCO進(jìn)行粗調(diào)，以及校 準(zhǔn)VCO増益的變化。本發(fā)明在既有的FLL旁邊提供第二反饋回路。該第二反饋回路在系統(tǒng) 切斷FLL模式并且進(jìn)入PLL模式之前促使沿著NDIV-PFD-CP-LPF的路徑傳輸?shù)男盘栠_(dá)到所 需的鎖定狀態(tài)，因此達(dá)到PLL校準(zhǔn)與快速鎖定的目的。
圖10所示是本發(fā)明分?jǐn)?shù)型鎖相回路的快速鎖定系統(tǒng)的電路圖，包括一 VCO 10、一數(shù)位回路控制器100、一 DAC 50及一 PLL電路，PLL電路包括有一相頻檢測器60、一電荷泵 70及一回路濾波器80。該數(shù)位回路控制器100亦可包含該DAC 50。如圖10所示，本發(fā)明揭示了一個第二反饋回路，包括N倍分頻器(N-divider)90、相頻檢測器PFD 60、電荷泵CP 70、回路濾波器LPF 80、以及比較器30。第二反饋回路形成一個閉回路因?yàn)槠鋵芈窞V波器的電壓與FLL DAC 50的輸出作比較，因此FLL作為一個主要的反饋回路，而第二反饋回路則作為次要的反饋回路。底下參照圖10對粗調(diào)回路作說明，在粗調(diào)過程中，粗調(diào)FLL回路濾波器/控制器 120提供一控制電壓給VCO 10。然后，VCO 10輸出VCO頻率至數(shù)位頻率檢測器，數(shù)位頻率檢測器輸出檢測結(jié)果至粗調(diào)FLL回路濾波器/控制器120。在粗調(diào)過程中，數(shù)位頻率檢測器接收并處理VCO 10的輸出信號。數(shù)位頻率檢測器包括線性反饋移位暫存器(linear feedback shift register, LFSR) 20、取樣器 25、查找表(LUT) 155、第一正反器 160、第二正反器 170、 第一減法器181以及第二減法器182。第一正反器160與第二正反器170以串聯(lián)方式連接， 而第一減法器181與第二減法器182也是以串聯(lián)方式連接。數(shù)位頻率檢測器整個可以是數(shù)位回路控制器100的一部分，或是數(shù)位頻率檢測器的部分電路包含在數(shù)位回路控制器100 中。該LFSR 20接收來自VCO 10的Fvco信號。Fvco信號被取樣，且該取樣由LUT155 解碼，以產(chǎn)生一二進(jìn)位計(jì)數(shù)序列。取樣器25—接收到來自與門190的時鐘信號sclk便處理 LFSR 20的輸出信號。取樣器25的輸出連接到LUT 155, LUT 155的輸出順序連接到第一正反器160及第二正反器170。LUT 155將取樣LFSR 20的序列值映射(map)成二進(jìn)位的序列值，LUT 155操作在相對較慢的時鐘信號sclk的頻率。因?yàn)長FSR 20的輸出是具有虛擬隨機(jī)值(pseudo-random value)的重復(fù)序列(r印eating sequence)，所以這種映射是必須的。該LUT 155可以是任何適合的儲存媒介，如唯讀存儲器(read-only memory，ROM)。由于LFSR 20更容易用于高速操作，所以LFSR 20和LUT 155被用于取代二進(jìn)位計(jì)數(shù)器。第一正反器160接收到來自LUT 155的信號后，將該數(shù)據(jù)同時傳輸給第二正反器170和第一減法器181 ；而第二正反器170僅將數(shù)據(jù)傳輸至第一減法器181。第一減法器181藉由比較接收到的信息測量頻率，然后將比較結(jié)果freq-meas傳輸至第二減法器182。第二減法器 182接收第一減法器181輸出的比較結(jié)果freq-meas，然后輸出頻率誤差(freq err)給增益校準(zhǔn)FLL回路濾波器/控制器110和粗調(diào)FLL回路濾波器/控制器120。粗調(diào)FLL回路濾波器/控制器120輸出粗調(diào)指令至VCO 10的數(shù)位粗調(diào)輸入端ct_Val。除了粗調(diào)回路以外，數(shù)位回路控制器100也提供一增益校準(zhǔn)回路。校準(zhǔn)有限狀態(tài)機(jī)(FSM)的狀態(tài)決定粗調(diào)或是增益校準(zhǔn)回路被開啟。有限狀態(tài)機(jī)FSM 130的輸入是各種可編程信號，該等可編程信號可以是來自微處理器、微控制器或者場可編程間陣列 (field-programmable gate array,FPGA)。第二減法器 182 除了輸出信號給粗調(diào) FLL 回路濾波器/控制器120以外，還輸出給增益校準(zhǔn)FLL回路濾波器/控制器110。增益校準(zhǔn)FLL 回路濾波器/控制器110輸出補(bǔ)償電壓輸出信號給數(shù)位模擬轉(zhuǎn)換器50。數(shù)位模擬轉(zhuǎn)換器 50將接收到的補(bǔ)償電壓輸出信號轉(zhuǎn)換成模擬信號，然后藉由開關(guān)SWl將該模擬信號傳送至 VCO 10的模擬輸入端(Vtime)。在另一種實(shí)施方式中，該補(bǔ)償電壓輸出信號也可以是一個預(yù)先設(shè)定的定電壓或者是可編程電壓，用于加速第二反饋回路的鎖相時間。
如上所述，在退出FLL模式并進(jìn)入PLL模式之前，粗調(diào)回路和增益校準(zhǔn)回路都不必將VCO的輸出頻率相位設(shè)置在最佳的位置。以下對第二反饋回路進(jìn)行說明。該DAC 50除提供模擬信號給VCO 10的Vtime端以外，還提供同樣的模擬信號給比較器30。比較器30 接收來自DAC 50的信號和來自LPF 80的信號，然后將DAC 50的輸出電壓與LPF的輸出電壓作比較。然后，比較器30將比較的結(jié)果輸出至數(shù)位回路控制器100用以改變除數(shù)。在其他的實(shí)施例中，用模擬數(shù)位轉(zhuǎn)換器取代該比較器30，這將使得第二反饋回路將會比一個簡單的比較器所能提供的兩個輸出準(zhǔn)位有更低的量化。VCO 10輸出至N倍分頻器90，N倍分頻器90根據(jù)除數(shù)產(chǎn)生信號Fv。該除數(shù)可在大范圍的整數(shù)值N內(nèi)任意設(shè)定，其藉由Δ Σ調(diào)制器150調(diào)整，從而實(shí)現(xiàn)分?jǐn)?shù)型的除數(shù)。N倍分頻器90接收Fvco信號，產(chǎn)生Fv信號并輸出至PFD 60，然后到CP 70以及回路濾波器80。開關(guān)SW2在粗調(diào)期間是斷開的，因此在這段時間內(nèi)回路濾波器80不輸出信號至VCO 10，僅輸出至比較器30。數(shù)位回路控制器100包括一有限狀態(tài)機(jī)(finite state machine，F(xiàn)SM) 130。該有限狀態(tài)機(jī)130產(chǎn)生不同的控制信號(圖10中用FSM信號表示)控制每個回路。藉由控制開關(guān)SW1、SW2，有限狀態(tài)機(jī)130控制哪個信號會被傳輸至VCO 10的Vtime模擬輸入端。在 FLL模式下，有限狀態(tài)機(jī)130將開關(guān)SWl閉合并將開關(guān)SW2斷開；而在PLL模式下，將開關(guān) Sffl斷開并將開關(guān)SW2閉合。有限狀態(tài)機(jī)130還藉由控制與門190來控制數(shù)位頻率檢測器。 有限狀態(tài)機(jī)130藉由發(fā)送各別的控制信號至粗調(diào)FLL回路濾波器/控制器120、增益校準(zhǔn) FLL回路濾波器/控制器110以及相位校準(zhǔn)控制器140，來進(jìn)一步控制上述的各個回路。在較佳的實(shí)施方式中，DAC輸出與LPF輸出的比較結(jié)果是對應(yīng)+1和_1的單位元的數(shù)位信號(phsalignupdn)。這個信號被發(fā)送至數(shù)位單元183，數(shù)位單元183將此信號與來自相位校準(zhǔn)控制器140的信號phS_align_gain相乘。在VCO粗調(diào)與VCO增益的FLL校準(zhǔn)其月間，數(shù)位單元183基于phsalignupdn的值禾口 phs_align_gain產(chǎn)生phs_align_dev值。 如圖11下方部分所示，phsalignupdn不是+1就是-1，因此，phs_align_dev僅有兩個有效值 “+phs_align_gain” 和 “-phs_align_gain”。phs_align_dev 輸送至加法器 184，然后與控制目標(biāo)頻率的N. num信號相加。VCO輸出頻率Fvco與參考頻率Fr的比值為N. num。N為比值的整數(shù)部分，num為小數(shù)部分，由此可得Fvco = FrXN. num。phs_align_dev和N. num 的合成信號輸入至Δ Σ調(diào)制器150，最終控制加載至N倍分頻器90的除數(shù)序列。Δ Σ調(diào)制器150除了影響N. num的整數(shù)部分N以外，還影響到小數(shù)部分num，其還會產(chǎn)生一連串的整數(shù)值，在一段長時間下，其平均等于小數(shù)部分num。因此，藉由整合對N及num的操作，Δ Σ 調(diào)制器150控制N倍分頻器90長時間而言在平均值N. num下操作。這樣，便可利用DAC輸出和LPF輸出電壓之間的誤差來調(diào)節(jié)N倍分頻器90。由于VCO是藉由FLL來進(jìn)行鎖相，N倍分頻器的輸出頻率應(yīng)與參考頻率相等。由于VCO的頻率因?yàn)镕LL的鎖定而保持相對一致，調(diào)節(jié)N. num將會跟著使N倍分頻器90的輸出頻率在應(yīng)有的頻率值附近變化，該頻率值與參考頻率Fr相等。這調(diào)節(jié)會導(dǎo)致Fv信號的頻率偏移，并且會促使第二反饋回路將相位加速或者減速，直到PFD 60的輸入端達(dá)到相位鎖定。當(dāng)電荷泵輸送的平均電流降為零時，增益校準(zhǔn)回路的鎖定條件將會達(dá)成，該條件與微調(diào)PLL回路所需的鎖定條件相同。因此，如圖11最上方的圖所示，在FLL校準(zhǔn)期間，第二反饋回路促使PFD 60的輸入端的Fv和Fr信號達(dá)到適當(dāng)?shù)南辔魂P(guān)系，因此，當(dāng)FLL關(guān)閉，PLL啟動的時候，鎖相時間可以縮到最短。當(dāng)LPF的輸出信號與DAC的輸出信號之間的差異，也就是上述的比較結(jié)果最小時，從FLL模式切換到PLL模式便已完成。理想情況下，切換在比較結(jié)果為零時完成；此外，還可藉由預(yù)先設(shè)置一個門檻值或者將門檻值設(shè)為可編程， 來決定比較的結(jié)果是否達(dá)到可接受值范圍。根據(jù)第二反饋回路的特性，回路濾波器80也預(yù)先充電到鎖定電壓值。在分?jǐn)?shù)型合成器中，通常的做法是利用一個漏電流來避開PFD的死區(qū)(dead zone)，以提高電荷泵的線性。在這種方式下，當(dāng)在電荷泵的輸出增加一漏電流時，所需的Fv/Fr關(guān)系不是零相位偏移。這種靜態(tài)的相位偏移與系統(tǒng)使用的漏電流的量、上拉/下拉電壓的不一致程度以及PFD 的重置延遲有關(guān)。在這種漏電流存在的情形下，本發(fā)明的相位校準(zhǔn)系統(tǒng)也會鎖定到所需的靜態(tài)相位偏移。上述的情況可以達(dá)成是因?yàn)樵撓到y(tǒng)使PFD的輸入有適當(dāng)?shù)南辔魂P(guān)系，以致進(jìn)入回路濾波器的電荷泵的平均輸出電流為零。藉由改變除數(shù)N的調(diào)節(jié)持續(xù)時間，可以進(jìn)一步調(diào)整調(diào)諧的性能。在其他的實(shí)施方式中，系統(tǒng)從FLL模式切換進(jìn)入PLL模式后，可以繼續(xù)調(diào)節(jié)除數(shù)N，從而實(shí)現(xiàn)從FLL/相位校準(zhǔn)模式進(jìn)入PLL模式的軟式切換。上述的比較器、數(shù)位回路控制器與N倍分頻器類似于PLL中的VC0，因此，第二反饋回路是個在反饋回路上具有量化器的PLL，這并不難想象，只要從上位一點(diǎn)的角度來看，LPF 的輸出電壓仍然被轉(zhuǎn)化為頻率(在N倍分頻器的輸出端)。比較器可以被視為一個2階的量化器。在其他的實(shí)施方式中，其中，2階的量化器可以用ADC替代，相位校準(zhǔn)設(shè)置仍然可以實(shí)現(xiàn)，但是因?yàn)轭l率至電壓的轉(zhuǎn)換可以被更清楚地定義，相位校準(zhǔn)設(shè)置更容易被視為是 PLL0在沒有使用DAC的增益校準(zhǔn)的系統(tǒng)中，本發(fā)明仍可以對LPF預(yù)充電至一參考電壓，該參考電壓用以粗調(diào)VC0。雖然本發(fā)明已以若干較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何熟悉本技術(shù)領(lǐng)域者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書界定為準(zhǔn)。
權(quán)利要求
1.一種鎖相回路，包括一分頻器，用以根據(jù)一除數(shù)產(chǎn)生一除頻頻率；一相頻檢測器，耦接于該分頻器，用以接收該除頻頻率和一參考頻率，并藉由對該除頻頻率與該參考頻率作比較，以產(chǎn)生一相頻檢測器輸出信號；一電荷泵，耦接于該相頻檢測器，用以接收該相頻檢測器輸出信號并產(chǎn)生一電荷泵輸出信號；一回路濾波器，耦接于該電荷泵，用以接收該電荷泵輸出信號，并產(chǎn)生一回路濾波器輸出信號；一壓控振蕩器，耦接于該回路濾波器和該分頻器，用以產(chǎn)生一壓控振蕩器信號； 一控制電路，耦接于該壓控振蕩器和該分頻器，用以接收該壓控振蕩器信號、該除頻頻率以及該參考頻率，以產(chǎn)生一個補(bǔ)償電壓輸出信號；及一比較器，耦接于該控制電路與該回路濾波器，用以比較該補(bǔ)償電壓輸出信號與該回路濾波器輸出信號，以產(chǎn)生一比較結(jié)果；其中，該控制電路根據(jù)該比較結(jié)果對該除數(shù)進(jìn)行調(diào)節(jié)。
2.如權(quán)利要求1所述的鎖相回路，其特征在于，該補(bǔ)償電壓輸出信號為一預(yù)定電壓或者一可編程電壓。
3.如權(quán)利要求1所述的鎖相回路，其特征在于，該控制電路進(jìn)一步產(chǎn)生一粗調(diào)信號，用以粗調(diào)該壓控振蕩器。
4.如權(quán)利要求3所述的鎖相回路，其特征在于，該控制電路包括一數(shù)位頻率檢測器，用以接收該壓控振蕩器信號與該參考頻率，并根據(jù)該壓控振蕩器信號和該參考頻率產(chǎn)生一頻率誤差信號；一粗調(diào)FLL回路濾波器/控制器，用以接收該頻率誤差信號，并產(chǎn)生該粗調(diào)信號；以及一增益校準(zhǔn)FLL回路濾波器/控制器，用以接收該頻率誤差信號，并產(chǎn)生該補(bǔ)償電壓輸出信號與一電荷泵補(bǔ)償信號。
5.如權(quán)利要求1所述的鎖相回路，其特征在于，該控制電路還耦接于該電荷泵，并產(chǎn)生一補(bǔ)償該電荷泵的電荷泵補(bǔ)償信號。
6.如權(quán)利要求5所述的鎖相回路，其特征在于，該控制電路包括一數(shù)位頻率檢測器，用以接收該壓控振蕩器信號與該參考頻率，并根據(jù)該壓控振蕩器信號與該參考頻率產(chǎn)生一頻率誤差信號；一粗調(diào)FLL回路濾波器/控制器，用以接收該頻率誤差信號，并產(chǎn)生該粗調(diào)信號；及一增益校準(zhǔn)FLL補(bǔ)償回路濾波器/控制器，用以接收該頻率誤差信號，并產(chǎn)生該補(bǔ)償電壓輸出信號和該電荷泵補(bǔ)償信號。
7.如權(quán)利要求1所述的鎖相回路，其特征在于，還包括第一開關(guān)，耦接于該控制電路與該壓控振蕩器之間，用以接收該補(bǔ)償電壓輸出信號，并輸出該補(bǔ)償電壓輸出信號至該壓控振蕩器；以及第二開關(guān)，耦接于該回路濾波器與該壓控振蕩器之間，用以接收該回路濾波器輸出信號，并輸出該回路濾波器輸出信號至該壓控振蕩器。
8.如權(quán)利要求7所述的鎖相回路，其特征在于，該控制電路在一粗調(diào)模式下控制該第一開關(guān)閉合且該第二開關(guān)斷開，以傳輸該補(bǔ)償電壓輸出信號至該壓控振蕩器；在一微調(diào)模式下，控制該第二開關(guān)閉合，該第一開關(guān)斷開，以傳輸該回路濾波器輸出信號至該壓控振蕩器。
9.如權(quán)利要求1所述的鎖相回路，其特征在于，該控制電路在一頻率鎖定回路模式下根據(jù)該比較結(jié)果調(diào)整該除數(shù)。
10.如權(quán)利要求1所述的鎖相回路，其特征在于，在一頻率鎖定回路模式及一相位鎖定回路模式下，該控制電路根據(jù)該比較結(jié)果調(diào)整該除數(shù)。
11.如權(quán)利要求1所述的鎖相回路，其特征在于，該比較器由一模擬數(shù)位轉(zhuǎn)換器來實(shí)現(xiàn)。
12.一種增強(qiáng)鎖相回路相位鎖定的方法，其特征在于，該鎖相回路包括一分頻器、一相頻檢測器、一電荷泵、一回路濾波器、以及一壓控振蕩器，該方法包括如下步驟利用該分頻器根據(jù)一除數(shù)產(chǎn)生一除頻頻率；利用該相頻檢測器比較該除頻頻率與一參考頻率，以產(chǎn)生一相頻檢測器輸出信號； 以該電荷泵接收該相頻檢測器輸出信號；根據(jù)該相頻檢測器輸出信號，利用該電荷泵產(chǎn)生一電荷泵輸出信號； 以該回路濾波器接收該電荷泵輸出信號；根據(jù)該電荷泵輸出信號，利用該回路濾波器產(chǎn)生一回路濾波器輸出信號； 利用該壓控振蕩器產(chǎn)生一壓控振蕩器信號；根據(jù)該壓控振蕩器信號、該除頻頻率以及該參考頻率，產(chǎn)生一補(bǔ)償電壓輸出信號； 比較該補(bǔ)償電壓輸出信號與該回路濾波器輸出信號并產(chǎn)生一比較結(jié)果； 其中，該除數(shù)根據(jù)該比較結(jié)果進(jìn)行調(diào)整。
13.如權(quán)利要求12所述的方法，其特征在于，還包括下列步驟 根據(jù)該壓控振蕩器信號和該參考頻率產(chǎn)生一粗調(diào)信號；以及將該粗調(diào)信號傳輸給該壓控振蕩器，以對該壓控振蕩器進(jìn)行粗調(diào)。
14.如權(quán)利要求12所述的方法，其特征在于，還包括如下列步驟 根據(jù)該壓控振蕩器信號和該參考頻率，產(chǎn)生一電荷泵補(bǔ)償信號；以及將該電荷泵補(bǔ)償信號傳輸給該電荷泵，以對其進(jìn)行補(bǔ)償。
15.如權(quán)利要求12所述的方法，其特征在于，該補(bǔ)償電壓輸出信號為一預(yù)定電壓或一可編程電壓。
16.如權(quán)利要求12所述的方法，其特征在于，還包括下列步驟在一粗調(diào)模式下，控制該補(bǔ)償電壓輸出信號被傳輸至該壓控振蕩器，同時控制該回路濾波器輸出信號不被傳輸至該壓控振蕩器；在一微調(diào)模式下，控制該回路濾波器輸出信號被傳輸至該壓控振蕩器，同時控制該補(bǔ)償電壓輸出信號不被傳輸至該壓控振蕩器。
17.如權(quán)利要求12所述的方法，其特征在于，在該鎖相回路的一頻率鎖定回路模式下， 該除數(shù)根據(jù)該比較結(jié)果而調(diào)整。
18.如權(quán)利要求12所述的方法，其特生在于，在該鎖相回路的一頻率鎖定回路模式和一相位鎖定回路模式下，該除數(shù)根據(jù)該比較結(jié)果而調(diào)整。
全文摘要
本發(fā)明涉及一種自動校準(zhǔn)分?jǐn)?shù)型鎖相回路的快速鎖相系統(tǒng)，針對目前的FLL(頻率鎖定回路)提供一個第二反饋回路，使得信號在頻率鎖定回路切斷，系統(tǒng)進(jìn)入相位鎖定回路模式前依循N倍分頻器-相頻檢測器-電荷泵-回路濾波器的路徑傳輸，直到到達(dá)所需的鎖定條件。該回路將FLL DAC輸出電壓與回路濾波器輸出電壓比較，根據(jù)比較結(jié)果去調(diào)整分頻器的除數(shù)。第二反饋回路穩(wěn)定后，回路濾波器輸出的電壓將與驅(qū)動壓控振蕩器達(dá)到鎖頻所需的電壓值相等，相頻檢測器輸入端的相位差對電荷泵產(chǎn)生一個零平均電流。當(dāng)此情況達(dá)成，該回路已經(jīng)處于相位鎖定，且從頻率鎖定回路模式到相位鎖定回路模式的鎖定過渡時間將達(dá)最短。
文檔編號H03L7/08GK102291125SQ20101025715
公開日2011年12月21日 申請日期2010年8月11日 優(yōu)先權(quán)日2010年6月15日
發(fā)明者萊恩·李·龐區(qū) 申請人:開曼晨星半導(dǎo)體公司, 晨星半導(dǎo)體股份有限公司, 晨星法國有限公司, 晨星軟件研發(fā)(深圳)有限公司