一種電源切換電路及信號(hào)傳遞方法
【專利摘要】本發(fā)明公開了一種電源切換電路，包括比較器、第一反相器、第二反相器、第一緩沖器、第二緩沖器、第一PMOS開關(guān)管、第二PMOS開關(guān)管、第三PMOS開關(guān)管、第四PMOS開關(guān)管，比較器包括片外輸入電源的電阻串聯(lián)采樣電路、偏置電流產(chǎn)生電路、比較器主體、備份電源的電阻串聯(lián)采樣電路，本發(fā)明還公開了一種電源切換電路的信號(hào)傳輸方法，采用本發(fā)明，具有如下技術(shù)效果：1.切換閾值精準(zhǔn)；本發(fā)明的切換邏輯是需要通過判定片外輸入電源和備份電源的高低得到。2電源切換的可靠性；本發(fā)明的正反饋電路避免了電源電壓在閾值點(diǎn)附近時(shí)造成的比較器輸出的抖動(dòng)引起的整個(gè)電源切換電路的抖動(dòng)和不穩(wěn)定。
【專利說明】
一種電源切換電路及信號(hào)傳遞方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及電源切換電路，尤其涉及電池待機(jī)的S0C和MCU類電路的電源切換電路 及信號(hào)傳遞方法。
【背景技術(shù)】
[0002] 在很多需要待機(jī)模式的芯片設(shè)計(jì)中，電池壽命是必須要仔細(xì)研究和考量的指標(biāo)， 比如很多S0C和MCU芯片中都有RTC(real time clock)待機(jī)計(jì)時(shí)功能。為了提高電池壽命， 除了其負(fù)載電路的功耗本身需要降低之外，及時(shí)有效的電源切換也是必須的。比如在開機(jī) 情況下，即芯片有外部電源輸入的情況下，芯片中的RTC模塊電源切換到片外輸入電源;在 片外輸入電源撤掉的情況下，RTC模塊的電源再自動(dòng)及時(shí)的切換到電池電源。
[0003] 現(xiàn)有的電源切換電路要么很粗糙，不能設(shè)定電源切換的閾值，要么切換閾值不固 定，造成電源切換電路震蕩，甚至引起待機(jī)功能模塊邏輯的錯(cuò)亂。
[0004]如目前很多公司采用的并聯(lián)二極管電源切換電路參見附圖1，在片外輸入電源 VDDIN大于備用電池 BATT電壓時(shí)。電源選擇電路選擇片外輸入電源VDDIN作為RTC或者其他 待機(jī)模塊的電源，在VDDIN撤掉或者VDDIN小于BATT電壓時(shí)，電源選擇電路選擇BATT電源作 為RTC或者其他待機(jī)模塊的電源。該架構(gòu)很致命的缺陷在于不能適用于VDDIN本身就是低于 BATT的應(yīng)用場(chǎng)合，比如BATT電壓正常3.0V，而芯片要求VDDIN在2.5V時(shí)仍需要正常工作。而 該二極管電源選擇架構(gòu)在這種應(yīng)用中會(huì)自動(dòng)將RTC等待機(jī)模塊的電源選擇為BATT，從而縮 短了電池壽命。另外二極管自身的壓降也會(huì)增加功耗或者降低電池電壓可用范圍。
[0005] 對(duì)于二極管電源切換架構(gòu)，在片外輸入電源VDDIN低于備用電池 BATT時(shí)，架構(gòu)會(huì)自 動(dòng)選擇BATT作為電源輸入，這對(duì)于低電壓的應(yīng)用場(chǎng)合很致命。舉例來講，目前的紐扣電池電 壓一般為3.0V，而現(xiàn)在的很多S0C和M⑶電路要求的低電壓工作范圍下探至2.0V左右。在這 種應(yīng)用場(chǎng)合中，二極管電源選擇電路明顯不適用。另外二極管自身的壓降也會(huì)極大降低可 用電池電壓范圍。
[0006] 另外一種電源切換電路為開關(guān)切換電源選擇電路參見附圖2,該電路解決的二極 管壓降問題，但是仍然沒有完全解決電源切換閾值問題。比如在正常3.3V的片外輸入電源 VDDIN電源域中，即使在VDDIN降低到1.5V時(shí)，邏輯門組成的電源切換判斷電路可能仍然會(huì) 認(rèn)為VDDIN有效。
[0007] 在開關(guān)切換電源選擇電路中，電源切換的閾值不合理，該電源切換電路在片外輸 入電源VDD IN較低時(shí)，例如VDD IN為1.5 V時(shí)，仍然會(huì)選擇VDD IN作為電源輸入，這會(huì)對(duì)負(fù)載邏 輯造成影響，甚至導(dǎo)致負(fù)載邏輯值的反轉(zhuǎn)和清零。另外，該電路在片外輸入電源VDDIN緩慢 下降過程中，由于回踢噪聲的影響，會(huì)造成電源切換電路的抖動(dòng)，這會(huì)對(duì)負(fù)載電路造成惡劣 影響。
[0008] 現(xiàn)有的技術(shù)都不能解決電源切換的閾值固定問題。

【發(fā)明內(nèi)容】

[0009] 為解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提出了一種采用比較器的電源切換電 路，本發(fā)明提供的技術(shù)方案如下：一種采用比較器的電源切換電路，包括比較器、第一反相 器、第二反相器、第一緩沖器、第二緩沖器、第一 PM0S開關(guān)管、第二PM0S開關(guān)管、第三PM0S開 關(guān)管、第四PM0S開關(guān)管；比較器的正端接片外輸入電源，負(fù)端接備份電源，輸出端連接到第 一反相器、第二反相器、第一緩沖器以及第二緩沖器的輸入端;所述的第一反相器的電源連 接片外輸入電源，所述的第二反相器的電源連接電源切換電路的輸出，所述的第一緩沖器 的電源連接電源切換電路的輸出，所述的第二緩沖器的電源連接備份電源;第一 PM0S開關(guān) 管的源端和襯底連接片外輸入電源，漏端連接第二PM0S開關(guān)管的源端，柵端連接第一反相 器的輸出；第二PM0S開關(guān)管的源端連接第一 PM0S開關(guān)管的漏端，漏端和襯底連接電源切換 電路的輸出，柵端連接第二反相器的輸出；第三PM0S開關(guān)管的源端和襯底連接電源切換電 路的輸出，漏端連接第四PM0S開關(guān)管的源端，柵端連接第一緩沖器的輸出；第四PM0S開關(guān)管 的源端連接第三PM0S開關(guān)管的漏端，漏端和襯底連接備份電源，柵端連接第二緩沖器輸出 端;所述的比較器包括片外輸入電源的電阻串聯(lián)采樣電路、偏置電流產(chǎn)生電路、比較器主 體、備份電源的電阻串聯(lián)采樣電路。
[0010] 第一反相器、第二反相器、第一緩沖器、第二緩沖器設(shè)計(jì)時(shí)需要滿足其能驅(qū)動(dòng)后級(jí) 的第一PM0S開關(guān)管、第二PM0S開關(guān)管、第三PM0S開關(guān)管和第四PM0S開關(guān)管，其中第一反相 器、第二反相器、第一緩沖器、第二緩沖器在設(shè)計(jì)內(nèi)部器件尺寸時(shí)，還需要保證漏電參數(shù)符 合整體芯片的設(shè)計(jì)指標(biāo)。
[0011] 本發(fā)明的技術(shù)方案解決了采用電池待機(jī)的MCU和S0C類電路中電源切換閾值固定 問題，特別是需要在低壓工作情況下。
[0012] 其進(jìn)一步的技術(shù)方案為：
[0013] 比較器采樣輸入電源和備份電源電壓來判斷電源是否切換。
[0014] 其進(jìn)一步的技術(shù)方案為：
[0015] 比較器還包括正反饋電路，正反饋電路具有遲滯功能。
[0016] 其進(jìn)一步的技術(shù)方案為：
[0017] 片外輸入電源的電阻串聯(lián)采樣電路包括第一分壓電阻、第二分壓電阻和第三NM0S 開關(guān)管，第一分壓電阻一端與片外輸入電源相連接，另外一端與第二分壓電阻相連接;第二 分壓電阻的另外一端與第三NM0S管的漏極相連接;第三匪0S管的柵極連接片外輸入電源， 源極連接地線;片外輸入電源的電阻串聯(lián)采樣電路采樣比例取決于比較器中的第一分壓電 阻和第二分壓電阻。
[0018] 其進(jìn)一步的技術(shù)方案為：
[0019] 偏置電流產(chǎn)生電路用于給比較器主體提供直流工作點(diǎn)，偏置電流產(chǎn)生電路包括第 三分壓電阻和偏置電流管，第三分壓電阻的一端連接片外輸入電源，第三分壓電阻另一端 和偏置電流管的漏極以及柵極均相連接，偏置電流管的源極接地線。
[0020] 其進(jìn)一步的技術(shù)方案為：
[0021] 比較器主體包括第一PM0S管、第二PM0S管、第一 NM0S管、第二NM0S管、電流鏡管;第 一 PM0S管的柵極和第二PM0S管的柵極連接，第一 PM0S管的源極和第二PM0S管的源極相且均 連接到片外輸入電源VDDIN，漏極和第一 PM0S管、第二PM0S管的柵極以及第一 NM0S管的漏極 均相連接，第二PM0S管的漏極和第二匪0S管的漏極相連接，第一匪0S管和第二NM0S管的源 極以及電流鏡管的漏極均相連接，第二NMOS管的柵極和備份電源采樣電路連接；電流鏡管 的柵極和偏置電流產(chǎn)生電路連接，電流鏡管的源極接地線。
[0022]其進(jìn)一步的技術(shù)方案為：
[0023] 備份電源的電阻串聯(lián)采樣電路包括第四分壓電阻、第五分壓電阻和第四匪0S管， 第四分壓電阻一端與備份電源相連接，另一端與第五分壓電阻的一端相連接;第五分壓電 阻的另外一端接第四匪0S管的漏極;第四匪0S管的柵極連接片外輸入電源，源極連接地線； 備份電源的電阻串聯(lián)采樣電路采樣比例取決于比較器中的第一分壓電阻和第二分壓電阻； 備份電源的電阻串聯(lián)采樣電路通過第四NM0S管由片外輸入電源控制，在片外輸入電源有效 的情況下開啟對(duì)備份電源的采樣通道，在無效的情況下關(guān)閉對(duì)備份電源的采樣通道。
[0024]正反饋電路是施密特觸發(fā)器，施密特觸發(fā)器包括第三PM0S管、第四PM0S管、第五 PM0S管、第六PM0S管、第五NM0S管、第六NM0S管、第七NM0S管和第八NM0S管;第三PM0S管和第 六PM0S管的源極連接片外輸入電源，第三PM0S管的漏極和第四PM0S管的源極連接，并且連 接到片外輸入電源VDDIN，漏極和第四PM0S管的源極以及第五PM0S管的源極均相連接;第四 PM0S管的漏極和第六NM0S管的漏極以及第五PM0S管、第六PM0S管、第七NM0S管第八NM0S管 的柵極均相連接；第六匪0S管的源極和第五匪0S管的漏極以及第七NM0S管的源極均相連 接;第五匪0S管的源極接地，第五PM0S管的漏極接地，第七匪0S管的漏極接片外輸入電源 VDDIN，第三PM0S管、第四PM0S管、第六NM0S管和第五匪0S管的柵極均相連接，并且連接到比 較器主體的輸出端，比較器主體的輸出端為第二匪0S管漏極和第二PM0S管的漏極的連接 點(diǎn);第六PM0S管和第八NM0S管的漏極相連接，連接點(diǎn)為比較器頂層的輸出端。
[0025]其進(jìn)一步的技術(shù)方案為：
[0026]正反饋電路包括第六分壓電阻、開關(guān)、第一比價(jià)器和第二比價(jià)器，第六分壓電阻一 端和備用電池采樣電路連接，另一端和開關(guān)連接;開關(guān)的另一端和比較器頂層的輸出端連 接;第一比價(jià)器的輸入端連接比較器主體的輸出端，第一比價(jià)器的輸出端連接第二比價(jià)器 的輸入端，第二比價(jià)器的輸出端為比較器頂層的輸出端；第一比價(jià)器和第二比價(jià)器主要起 到波形整形的作用。
[0027] 本發(fā)明還公開了一種信號(hào)傳遞方法，采用了如上所述的電源切換電路，其信號(hào)傳 遞方法如下；
[0028] (1)當(dāng)片外輸入電源以及備份電源同時(shí)存在，片外輸入電源的采樣電路輸入的電 壓高于備份電源的采樣電路輸入電壓時(shí)，比較器主體輸出端的電壓升高，經(jīng)過正反饋電路 輸出VDD IN_VALID的值為1，此時(shí)片外輸入電源電壓已經(jīng)高于比較器設(shè)定的閾值，比較器輸 出1，通過第一反相器和第二反相器打開第一 PM0S開關(guān)管和第二PM0S開關(guān)管，同時(shí)通過第一 緩沖器和第二緩沖器關(guān)閉第三PM0S開關(guān)管和第四PM0S開關(guān)管，從而實(shí)現(xiàn)選擇片外輸入電源 作為后續(xù)負(fù)載電源的功能；
[0029] (2)當(dāng)片外輸入電源以及備份電源同時(shí)存在，片外輸入電源的采樣電路輸入的電 壓低于備份電源的采樣電路輸入電壓時(shí)，比較器主體輸出端的電壓降低，經(jīng)過正反饋電路 輸出VDDIN_VALID的值為0,此時(shí)片外輸入電源電壓低于比較器設(shè)定的閾值時(shí)，比較器輸出 0,通過第一反相器和第二反相器關(guān)閉第一 PM0S開關(guān)管和第二PM0S開關(guān)管，同時(shí)通過第一緩 沖器和第二緩沖器打開第三PM0S開關(guān)管和第四PM0S開關(guān)管，從而實(shí)現(xiàn)選擇備份電源作為后 續(xù)負(fù)載電源的功能；
[0030] (3)當(dāng)只存在片外輸入電源而備份電源不存在的情況下，由于比較器負(fù)端采樣值 此時(shí)為〇,因此比較器輸出1，通過第一反相器和第二反相器打開第一PM0S開關(guān)管和第二 PM0S開關(guān)管，同時(shí)通過第一緩沖器關(guān)閉第三PM0S開關(guān)管，從而達(dá)到選擇片外輸入電源的功 能；
[0031] (4)當(dāng)只有備份電源存在的情況下，由于比較器采用的電源為片外輸入電源，而此 時(shí)不存在，因此比較器輸出0，通過第一緩沖器和第二緩沖器分別開啟第三PM0S開關(guān)管和第 四PM0S開關(guān)管，同時(shí)通過第二反相器關(guān)閉了第二PM0S開關(guān)管，從而達(dá)到選擇備份電源的功 能。
[0032] 整個(gè)比較器的頂層采用片外輸入電源VDDIN作為電源，比較器的輸出"VDDIN_ VALID"的邏輯值表明了片外輸入電源VDDIN是否有效，當(dāng)輸出"VDDIN_VALID"為1時(shí)，說明片 外輸入電源有效，電源切換電路會(huì)根據(jù)比較器的輸出邏輯值選擇片外輸入電源作為后續(xù)負(fù) 載的電源輸入;否則片外輸入電源無效，電源切換電路會(huì)根據(jù)比較器的輸出邏輯選擇備份 電源BATT作為后續(xù)負(fù)載的電源輸入。
[0033] 同時(shí)比較器的正反饋電路具有遲滯功能，快速響應(yīng)，避免了片外輸入電源電壓在 比較器設(shè)定的閾值附近造成的電源切換電路的抖動(dòng)或者震蕩的可能性，保證了電源切換電 路的穩(wěn)定和可靠。
[0034] 根據(jù)不同芯片系統(tǒng)的要求，可以任意調(diào)節(jié)第一分壓電阻和第二分壓電阻，以及第 四分壓電阻和第五分壓電阻，從而得到比較器設(shè)定的閾值。
[0035] 另外，由于備份電源BATT的第四分壓電阻和第五分壓電阻的開啟受到片外輸入電 源VDDIN的控制，在VDDIN不存在的情況下，備份電源BATT的采樣電阻并不工作，從而進(jìn)一步 減小備份電源BATT的電能損耗。
[0036]在MCU和S0C類電路中其電源切換電路采用本發(fā)明，具有以下技術(shù)效果：
[0037] 1.超低功耗。由于本發(fā)明中的邏輯判斷電路即比較器采用的是片外輸入電源，因 此不會(huì)額外浪費(fèi)備份電源的能量。在合理設(shè)計(jì)比較器中第四分壓電阻和第五分壓電阻的絕 對(duì)值的情況下，我們可以將備份電源的功耗降低至納安(nA)級(jí)別。另外，第四分壓電阻和第 五分壓電阻的采樣通路還受到片外輸入電源VDDIN的控制，在片外輸入電源VDDIN不存在的 情況下，該采樣通道并不會(huì)打開，因此并不會(huì)造成備份電源能量的損失。
[0038] 2.切換閾值精準(zhǔn)。由于本發(fā)明的切換邏輯是需要通過判定片外輸入電源和備份電 源的高低得到的。在合理設(shè)計(jì)比較器中第一分壓電阻和第二分壓電阻的比例以及第四分壓 電阻和第五分壓電阻的比例之后，電源切換的閾值電壓是固定的。因此本發(fā)明可以做到電 源切換的閾值的精確性。
[0039] 3.電源切換的可靠性。本發(fā)明在合理設(shè)計(jì)切換閾值的基礎(chǔ)上，在比較器的輸出端 加入施密特觸發(fā)器，通過合理設(shè)計(jì)施密特觸發(fā)器的器件尺寸，能夠得到需要的符合設(shè)計(jì)指 標(biāo)的遲滯電壓。從而避免了電源電壓在閾值點(diǎn)附近時(shí)造成的比較器輸出的抖動(dòng)引起的整個(gè) 電源切換電路的抖動(dòng)和不穩(wěn)定。
[0040] 4.適用工藝范圍廣。由于本發(fā)明采用的是目前主流的M0S工藝設(shè)計(jì)，因此本發(fā)明適 用于一切M0S工藝。
[0041] 5.對(duì)于電源上電、掉電時(shí)序沒有要求。本發(fā)明采用的是閾值電壓判斷方法，在片外 輸入電源VDDIN以及備份電源BATT達(dá)到閾值點(diǎn)時(shí)即會(huì)做出相應(yīng)的切換判斷。因此對(duì)于片外 輸入電源以及備份電源BATT的上電以及掉電時(shí)間長(zhǎng)度沒有要求。這極大了增加了本發(fā)明的 適用環(huán)境，因?yàn)椴煌漠a(chǎn)品會(huì)有不同的電源上電、掉電時(shí)長(zhǎng)，相同的芯片在不同的應(yīng)用場(chǎng)合 中也會(huì)出現(xiàn)不同的上電、掉電時(shí)長(zhǎng)，而本發(fā)明可以無視這些上電、掉電方面時(shí)間上的差異。
【附圖說明】
[0042] 圖1為現(xiàn)有技術(shù)中并聯(lián)二極管電源切換電路的連接圖；
[0043] 圖2為現(xiàn)有技術(shù)中開關(guān)切換電源選擇電路的連接圖；
[0044] 圖3為采用比較器的電源切換電路連接圖；
[0045] 圖4為采用施密特觸發(fā)器作正反饋電路的比較器電路連接圖；
[0046] 圖5為采用包括電阻和開關(guān)的正反饋電路的比較器電路連接圖。
【具體實(shí)施方式】
[0047] 下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做進(jìn)一步說明。
[0048] 實(shí)施例一
[0049] 如附圖3所示，電源切換電路連接說明：
[0050] 一種采用比較器的電源切換電路，包括比較器CMP、第一反相器INV1、第二反相器 INV2、第一緩沖器BUFF1、第二緩沖器BUFF2、第一 PM0S開關(guān)管PFET1、第二PM0S開關(guān)管PFET2、 第三PM0S開關(guān)管PFET3、第四PM0S開關(guān)管PFET4;比較器CMP的正端接片外輸入電源VDDIN，負(fù) 端接備份電源BATT，輸出端連接到第一反相器INV1、第二反相器INV2、第一緩沖器BUFF1以 及第二緩沖器BUFF2的輸入端；第一反相器INV1的電源連接片外輸入電源VDDIN，第二反相 器INV2的電源連接電源切換電路的輸出VDD0UT，第一緩沖器BUFF1的電源連接電源切換電 路的輸出VDD0UT，第二緩沖器BUFF2的電源連接備份電源BATT;第一 PM0S開關(guān)管PFET1的源 端和襯底連接片外輸入電源VDDIN，漏端連接第二PM0S開關(guān)管PFET2的源端，柵端連接第一 反相器INV1的輸出；第二PM0S開關(guān)管PFET2的源端連接第一 PM0S開關(guān)管PFET1的漏端，漏端 和襯底連接電源切換電路的輸出VDD0UT，柵端連接第二反相器INV2的輸出；第三PM0S開關(guān) 管PFET3的源端和襯底連接電源切換電路的輸出VDD0UT，漏端連接第四PM0S開關(guān)管PFET4的 源端，柵端連接第一緩沖器BUFF1的輸出；第四PM0S開關(guān)管PFET4的源端連接第三PM0S開關(guān) 管PFET3的漏端，漏端和襯底連接備份電源BATT，柵端連接第二緩沖器BUFF2的輸出端。 [0051]如圖4所示，比較器電路連接說明：
[0052]比較器采樣輸入電源和備份電源電壓來判斷電源是否切換，比較器包括片外輸入 電源VDD IN的電阻串聯(lián)采樣電路、偏置電流產(chǎn)生電路、比較器主體、備份電源BATT的電阻串 聯(lián)采樣電路和施密特觸發(fā)器。
[0053] 片外輸入電源VDDIN的電阻串聯(lián)采樣電路包括第一分壓電阻R1、第二分壓電阻R2 和第三NM0S開關(guān)管N3，第一分壓電阻R1-端與片外輸入電源VDDIN相連，另外一端與第二分 壓電阻R2相連;第二分壓電阻R2的另外一端與第三NM0S開關(guān)管N3的漏極相連;第三NM0S開 關(guān)管N3的柵極連接片外輸入電源VDDIN，源極連接地線GND。
[0054]偏置電流產(chǎn)生電路用于給比較器主體提供直流工作點(diǎn)，偏置電流產(chǎn)生電路包括第 三分壓電阻R3和偏置電流管Nil組成，第三分壓電阻R3的一端接片外輸入電源VDDIN，第三 分壓電阻R3另一端接偏置電流管Nil的漏極和柵極，偏置電流管Nil的源極接地。
[0055]比較器主體包括第一 PM0S管P1的柵極和第二PM0S管P2的柵極連接，第一 PM0S管PI 的源極和第二PM0S管P2源極連接到片外輸入電源VDDIN，第一 PM0S管P1的漏極和第一 PM0S 管P1、第二PM0S管P2的柵極相連，同時(shí)連接到第一 NM0S管N1的漏極，第二PM0S管P2的漏極和 第二NM0S管N2的漏極相連，第一匪0S管N1和第二NM0S管N2的源極連接到電流鏡管N0的漏 極，電流鏡管N0的柵極和偏置電流管Nl 1的柵極連接，電流鏡管N0的源極接地，第二NM0S管 N2的柵極與第三分壓電阻R3和第四分壓電阻R3連接點(diǎn)相連。
[0056] 備份電源電阻串聯(lián)采樣電路包括第四分壓電阻R4、第五分壓電阻R5和第四匪0S管 N4,第五分壓電阻R4-端與備份電源BATT相連接，另一端與第五分壓電阻R5的一端相連接； 第五分壓電阻R5的另外一端連接第四匪0S管N4的漏極;第四NM0S管N4的柵極連接片外輸入 電源VDDIN，源極連接地線GND;備份電源采樣電路通過第四NM0S管N4受片外輸入電源VDDIN 控制，在片外輸入電源VDDIN有效的情況下開啟對(duì)備份電源的采樣通道，在VDDIN無效的情 況下關(guān)閉對(duì)備份電源的采樣通道。
[0057] 施密特觸發(fā)器包括第三PM0S管P3、第四PM0S管P4、第五PM0S管P5、第六PM0S管P6、 第五NM0S管N5、第六NM0S管N6、第七NM0S管N7和第八NM0S管N8;第三PM0S管P3和第六PM0S管 P6的源極相連接，并連接到片外輸入電源，漏極和第四PM0S管P4的源極以及第五PM0S管P5 的源極均相連接；第四PM0S管P4的漏極和第六匪0S管N6的漏極以及第五PM0S管P5、第六 PM0S管P6、第七NM0S管N7、第八NM0S管N8的柵極均相連接;第六NM0S管N6的源極和第五NM0S 管N5的漏極以及第七匪0S管N7的源極均相連接;第五匪0S管N5的源極連接地線GND，第五 PM0S管P5的漏極連接地線GND，第七匪0S管N7的漏極連接片外輸入電源VDDIN，第三PM0S管 P3、第四PM0S管P4、第六匪0S管N6以及第五NM0S管N5的柵極均相連接，并且連接到比較器主 體的輸出端，比較器主體的輸出端為第二NM0S管N2漏極和第二PM0S管P2的漏極的連接點(diǎn)； 第六PM0S管P6和第八NM0S管N8的漏極相連接，連接點(diǎn)為比較器頂層的輸出端VDDIN_VALID。 [0058]若電源切換電路的電源組合是片外輸入電源VDDIN以及備份電源BATT同時(shí)存在， 片外輸入電源VDDIN的電阻串聯(lián)采樣電路輸入的電壓高于備份電源BATT的電阻串聯(lián)采樣電 路輸入電壓，其電路信號(hào)傳遞方法如下：
[0059]比較器主體輸出端的電壓升高，經(jīng)過正反饋電路輸出VDDIN_VALID的值為1，此時(shí) 片外輸入電源電壓已經(jīng)高于比較器設(shè)定的閾值，比較器輸出1，通過第一反相器INV1和第二 反相器INV2打開第一PM0S開關(guān)管PFET1和第二PM0S開關(guān)管PFET2,同時(shí)通過第一緩沖器 BUFF1和第二緩沖器BUFF2關(guān)閉第三PM0S開關(guān)管PFET3和第四PM0S開關(guān)管PFET4,從而實(shí)現(xiàn)選 擇片外輸入電源VDDIN作為后續(xù)負(fù)載電源的功能。
[0060] 整個(gè)比較器的頂層采用片外輸入電源VDDIN作為電源，比較器的輸出"VDDIN_ VALID"的邏輯值表明了片外輸入電源VDDIN是否有效，當(dāng)輸出"VDDIN_VALID"為1時(shí)，說明片 外輸入電源有效，當(dāng)輸出"VDDIN_VALID"為0時(shí)，說明片外輸入電源無效，電源切換電路會(huì)根 據(jù)比較器的輸出邏輯值選擇備份電源BATT還是片外輸入電源VDDIN作為后續(xù)負(fù)載的電源輸 入。
[0061] 根據(jù)不同芯片系統(tǒng)的要求，可以任意調(diào)節(jié)第一分壓電阻R1和第二分壓電阻R2的比 例，以及第四分壓電阻R4和第五分壓電阻R5的比例，從而得到需要的電源切換閾值點(diǎn)。比如 我們需要在時(shí)切換電源選擇電路至片外輸入電源VDDIN，則可以設(shè)定 0
[0062] 在分壓電阻R1/R2以及R4/R5的比例決定之后，如果比較器正端輸入電壓即第一 NM0S管N1的柵極電壓高于負(fù)端輸入電壓即第二NM0S管N2的柵極電壓，此時(shí)第一 NM0S管N1漏 電流Idsl大于第二NM0S管N2漏電流Ids2,而第一 PM0S管P1和第二PM0S管P2由于是電流鏡架 構(gòu)，因此漏電流相同，都同于第一匪0S管N1的漏電流Idsl，因此比較器主體輸出端即第二 匪0S管N2的漏極電壓升高，經(jīng)過正反饋電路輸出VDDIN_VALID的值為1，表明此時(shí)片外輸入 電源電壓已經(jīng)高于比較器設(shè)定的閾值，電源選擇電路切換到片外輸入電源VDDIN;反之電源 切換電路切換到備份電源BATT。
[0063]另外，由于備份電源BATT的第四分壓電阻R4和第五分壓電阻R5的開啟通過第四 匪0S管N4受到片外輸入電源VDDIN的控制，在VDDIN不存在的情況下，備份電源BATT的采樣 電阻并不工作，從而進(jìn)一步減小備份電源BATT的電能損耗。
[0064] 比較器的輸出采用施密特邏輯，從而避免了片外輸入電源在閾值點(diǎn)附近時(shí)電源切 換電路抖動(dòng)或者震蕩的可能性，保證了電源切換電路的穩(wěn)定和可靠。
[0065] 實(shí)施例二
[0066] 電源切換電路的電路連接圖如附圖3所示，已在實(shí)施例1進(jìn)行了說明。
[0067]如圖5所示，比較器電路連接說明：
[0068]比較器采樣輸入電源和備份電源電壓來判斷片外電源是否有效，所述的比較器包 括片外輸入電源VDDIN的電阻串聯(lián)采樣電路、偏置電流產(chǎn)生電路、比較器主體、備份電源 BATT的電阻串聯(lián)采樣電路和施密特觸發(fā)器。
[0069] 片外輸入電源VDDIN的電阻串聯(lián)米樣電路包括第一分壓電阻R1/、第二分壓電阻 R2'和第三匪0S開關(guān)管咖，第一分壓電阻Rf-端與片外輸入電源VDDIN相連，另外一端與 第二分壓電阻R2'相連;第二分壓電阻R2'的另外一端與第三NM0S開關(guān)管N3'的漏極相連;第 三NM0S開關(guān)管N3'的柵極連接片外輸入電源VDDIN，源極連接地線GND。
[0070] 偏置電流產(chǎn)生電路用于給比較器主體提供直流工作點(diǎn)，偏置電流產(chǎn)生電路包括第 三分壓電阻R3'和偏置電流管N1V，第三分壓電阻R3'的一端連接片外輸入電源VDDIN，第三 分壓電阻R3'另一端和偏置電流管Nil'的漏極以及柵極均相連接，偏置電流管Nil'的源極 接地線GND。
[0071] 比較器主體包括第一PM0S管P1'、第二PM0S管P2'、第一匪0S管N1'、第二匪0S管 N2'、電流鏡管N(T ;第一PM0S管PV的柵極和第二PM0S管P2'的柵極連接，第一PM0S管Pf的 源極和第二PM0S管P2'的源極相且均連接到片外輸入電源VDDIN，漏極和第一PM0S管PV、第 二PM0S管P2'的柵極以及第一匪0S管Nf的漏極均相連接，第二PM0S管P2'的漏極和第二 NM0S管N2'的漏極相連接，第一NM0S管NV和第二NM0S管N2'的源極以及電流鏡管的漏極 均相連接，第二匪0S管N2'的柵極和備份電源電阻串聯(lián)采樣電路連接；電流鏡管N(T的柵極 和偏置電流產(chǎn)生電路連接，電流鏡管的源極接地線GND。
[0072]備份電源的電阻串聯(lián)采樣電路包括第四分壓電阻R4\第五分壓電阻R5'和第四 NM0S管N4'，第五分壓電阻R4' -端與備份電源BATT相連接，另一端與第五分壓電阻R5'的一 端相連接;第五分壓電阻R5'的另外一端連接第四NMOS管Nf的漏極;第四NMOS管Nf的柵極 連接片外輸入電源VDDIN，源極連接地線GND;備份電源采樣電路通過第四NM0S管Nf受片外 輸入電源VDDIN控制，在片外輸入電源VDDIN有效的情況下開啟對(duì)備份電源的采樣通道，在 VDDIN無效的情況下關(guān)閉對(duì)備份電源的采樣通道。
[0073] 正反饋電路包括第六分壓電阻R6、開關(guān)K1、第一比價(jià)器INVC1和第二比價(jià)器INVC2， 第六分壓電阻R6-端和備用電池采樣電路連接，另一端和開關(guān)K1連接;開關(guān)K1的另一端和 比較器頂層的輸出端VDDIN_VALID連接；電阻R6和開關(guān)K1加上比較器的輸出VDDIN_VALID即 可構(gòu)成一個(gè)反饋，當(dāng)VDDI N_VAL ID有效（=1)時(shí)，開關(guān)K1打開，將比較器的負(fù)端輸入即M0S管 N2的柵極進(jìn)一步拉低，這也相當(dāng)于給比較器加了一個(gè)遲滯電壓。第一比價(jià)器INVC1的輸入端 連接比較器主體的輸出端(第二匪0S管N2的漏端），第一比價(jià)器INVC1的輸出端連接第二比 價(jià)器INVC2的輸入端，第二比價(jià)器INVC2的輸出端為比較器頂層的輸出端VDDIN_VALID;第一 比價(jià)器INVC1和第二比價(jià)器INVC2主要起到波形整形的作用。
[0074]若電源切換電路的電源組合是片外輸入電源VDDIN以及備份電源BATT同時(shí)存在， 且片外輸入電源VDDIN的采樣電路輸入的電壓低于備份電源BATT的采樣電路輸入電壓，其 電源切換電路的信號(hào)傳遞方法如下：
[0075]比較器主體輸出端的電壓降低，經(jīng)過正反饋電路輸出VDDIN_VALID的值為0,此時(shí) 片外輸入電源電壓低于比較器設(shè)定的閾值時(shí)，比較器輸出〇,通過第一反相器INV1和第二反 相器INV2關(guān)閉第一PM0S開關(guān)管PFET1和第二PM0S開關(guān)管PFET2,同時(shí)通過第一緩沖器BUFF1 和第二緩沖器BUFF2打開第三PM0S開關(guān)管PFET3和第四PM0S開關(guān)管PFET4,從而實(shí)現(xiàn)選擇備 份電源BATT作為后續(xù)負(fù)載電源的功能。
[0076] 整個(gè)比較器的頂層采用片外輸入電源VDDIN作為電源，比較器的輸出"VDDIN_ VALID"的邏輯值表明了片外輸入電源VDDIN是否有效，當(dāng)輸出"VDDIN_VALID"為1時(shí)，說明片 外輸入電源有效，當(dāng)輸出"VDDIN_VALID"為0時(shí)，說明片外輸入電源無效，電源切換電路會(huì)根 據(jù)比較器的輸出邏輯值選擇備份電源BATT還是片外輸入電源VDDIN作為后續(xù)負(fù)載的電源輸 入。
[0077] 根據(jù)不同芯片系統(tǒng)的要求，可以任意調(diào)節(jié)第一分壓電阻R1'和第二分壓電阻R2'的 比例，以及第四分壓電阻R4'和第五分壓電阻R5'的比例，從而得到需要的電源切換閾值點(diǎn)。 比如我們需要在
'時(shí)切換電源選擇電路至片外輸入電源VDDIN，則可以設(shè)定
t
[0078] 在分壓電阻?
-的比例決定之后，如果比較器正端輸入電壓即第一NM0S 管Nf的柵極電壓高于負(fù)端輸入電壓即第二匪0S管N2'的柵極電壓，此時(shí)第一匪0S管NV漏 電流Idsl大于第二NM0S管N2'漏電流Ids2,而第一PM0S管Pf和第二PM0S管P2'由于是電流 鏡架構(gòu)，因此漏電流相同，都同于第一NM0S管NV的漏電流Idsl，因此比較器主體輸出端即 第二NM0S管N21 勺漏極電壓升高，經(jīng)過正反饋電路輸出VDDIN_VALID的值為1，表明此時(shí)片外 輸入電源電壓已經(jīng)高于比較器設(shè)定的閾值，電源選擇電路切換到片外輸入電源VDDIN;反之 電源切換電路切換到備份電源BATT。
[0079]另外，由于備份電源BATT的第四分壓電阻Rf和第五分壓電阻R5'的開啟通過第四 NM0S管Nf受到片外輸入電源VDDIN的控制，在VDDIN不存在的情況下，備份電源BATT的采樣 電阻并不工作，從而進(jìn)一步減小備份電源BATT的電能損耗。
[0080] 若電源切換電路的電源組合是只存在片外輸入電源VDDN而備份電源BATT不存在 的情況下，由于比較器采用的電源為片外輸入電源VDDIN，電源切換電路的通信方法如下：
[0081] 由于比較器負(fù)端采樣值此時(shí)為0,因此比較器輸出1，通過第一反相器INV1和第二 反相器INV2打開第一PM0S開關(guān)管PFET1和第二PM0S開關(guān)管PFET2,同時(shí)通過第一緩沖器 BUFF1關(guān)閉第三PM0S開關(guān)管PFET3,從而達(dá)到選擇片外輸入電源VDDIN的功能；
[0082] 若電源切換電路的電源組合是只有備份電源BATT存在的情況下，由于比較器采用 的電源為片外輸入電源VDDIN，電源切換電路的信號(hào)傳遞方法如下：
[0083] 此時(shí)VDDIN不存在，因此比較器輸出0,通過第一緩沖器BUFF1和第二緩沖器BUFF2 分別開啟第三PM0S開關(guān)管PFET3和第四PM0S開關(guān)管PFET4,同時(shí)通過第二反相器INV2關(guān)閉了 第二PM0S開關(guān)管PFET2，從而達(dá)到選擇備份電源BATT的功能。
[0084]以上所述僅為本發(fā)明的實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人 員來說，比較器內(nèi)部的電路組合凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替 換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種電源切換電路，其特征在于：包括比較器、第一反相器、第二反相器、第一緩沖 器、第二緩沖器、第一 PMOS開關(guān)管、第二PMOS開關(guān)管、第三PMOS開關(guān)管、第四PMOS開關(guān)管;所 述的比較器的正端連接片外輸入電源，負(fù)端連接備份電源，輸出端連接到第一反相器、第二 反相器、第一緩沖器以及第二緩沖器的輸入端;所述的第一反相器的電源連接片外輸入電 源，所述的第二反相器的電源連接電源切換電路的輸出，所述的第一緩沖器的電源連接電 源切換電路的輸出，所述的第二緩沖器的電源連接備份電源;所述的第一 PMOS開關(guān)管的源 端和襯底連接片外輸入電源，漏端連接第二PMOS開關(guān)管的源端，柵端連接第一反相器的輸 出；所述的第二PMOS開關(guān)管的源端連接第一 PMOS開關(guān)管的漏端，漏端和襯底連接電源切換 電路的輸出，柵端接第二反相器的輸出端;所述的第三PMOS開關(guān)管的源端和襯底接電源切 換電路的輸出，漏端連接第四PMOS開關(guān)管的源端，柵端連接第一緩沖器的輸出端;所述的第 四PMOS開關(guān)管的源端接第三PMOS開關(guān)管的漏端，漏端和襯底連接備份電源，柵端連接第二 緩沖器的輸出端;所述的比較器包括片外輸入電源的電阻串聯(lián)采樣電路、偏置電流產(chǎn)生電 路、比較器主體、備份電源的電阻串聯(lián)采樣電路。2. 如權(quán)利要求1所述的一種電源切換電路，其特征在于:所述的比較器采樣片外輸入電 源和備份電源電壓來判斷是否切換。3. 如權(quán)利要求1所述的一種電源切換電路，其特征在于:所述的比較器還包括正反饋電 路，所述的正反饋電路具有遲滯功能。4. 如權(quán)利要求1所述的一種電源切換電路，其特征在于:所述的片外輸入電源的電阻串 聯(lián)米樣電路包括第一分壓電阻、第二分壓電阻和第三NMOS開關(guān)管;所述的第一分壓電阻一 端與片外輸入電源相連接，另外一端與第二分壓電阻相連接;所述的第二分壓電阻的另外 一端與第三NMOS管的漏極相連接;所述的第三NMOS管的柵極連接片外輸入電源，源極連接 地線;所述的片外輸入電源的電阻串聯(lián)電路采樣比例取決于比較器中的第一分壓電阻和第 二分壓電阻。5. 如權(quán)利要求1所述的一種電源切換電路，其特征在于:所述的備份電源的電阻串聯(lián)采 樣電路包括第四分壓電阻、第五分壓電阻和第四匪OS管，第四分壓電阻一端與備份電源相 連接，另一端與第五分壓電阻的一端相連接;第五分壓電阻的另外一端接第四NMOS管的漏 極;第四NMOS管的柵極連接片外輸入電源，源極連接地線;所述的備份電源的電阻串聯(lián)采樣 電路采樣比例取決于比較器中的第四分壓電阻和第五分壓電阻;所述的備份電源的電阻串 聯(lián)采樣電路通過第四NMOS管由片外輸入電源控制，在片外輸入電源有效的情況下開啟對(duì)備 份電源的采樣通道，在無效的情況下關(guān)閉對(duì)備份電源的采樣通道。6. 如權(quán)利要求2所述的一種電源切換電路，其特征在于:所述的偏置電流產(chǎn)生電路用于 給所述的比較器主體提供直流工作點(diǎn)，所述的偏置電流產(chǎn)生電路包括第三分壓電阻和偏置 電流管組成;所述的第三分壓電阻的一端連接片外輸入電源;所述的第三分壓電阻另一端 和偏置電流管的漏極以及柵極均相連接;所述的偏置電流管的源極接地線。7. 如權(quán)利要求2所述的一種電源切換電路，其特征在于：所述的比較器主體包括第一 PMOS管、第二PMOS管、第一 NMOS管、第二NMOS管、電流鏡管;所述的第一 PMOS管的柵極和第二 PMOS管的柵極連接，源極和第二PMOS管的源極相連接且均連接到片外輸入電源，漏極和第 一 PMOS管、第二PMOS管的柵極以及第一匪OS管的漏極均相連接;所述的第二PMOS管的漏極 和第二NMOS管的漏極相連接，所述的第一 NMOS管和第二匪OS管的源極以及電流鏡管的漏極 均相連接;所述的第二NMOS管的柵極和備份電源采樣電路連接;所述的電流鏡管的柵極和 偏置電流產(chǎn)生電路連接，源極接地線。8. 如權(quán)利要求3至7所述的任意一種電源切換電路，其特征在于:所述的正反饋電路是 施密特觸發(fā)器，所述的施密特觸發(fā)器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS 管、第五匪OS管、第六匪OS管、第七匪OS管和第八匪OS管；所述的第三PMOS管源極和第六 PMOS管的源極相連接，并且連接到片外輸入電源，漏極和第四PMOS管的源極以及第五PMOS 管的源極均相連接;所述的第四PMOS管的漏極和第六WOS管的漏極以及第五PMOS管、第六 PMOS管、第七NMOS管、第八NMOS管的柵極均相連接;所述的第六NMOS管的源極和第五NMOS管 的漏極以及第七NMOS管的源極均相連接;所述的第五匪OS管的源極連接地線，所述的第五 PMOS管的漏極連接地線，所述的第七NMOS管的漏極連接片外輸入電源;所述的第三PMOS管、 第四PMOS管、第六匪OS管以及第五匪OS管的柵極均相連接，并且連接到比較器主體的輸出 端，比較器主體的輸出端為第二匪OS管漏極和第二PMOS管的漏極的連接點(diǎn)；所述的第六 PMOS管和第八NMOS管的漏極相連接，連接點(diǎn)為比較器頂層的輸出端。9. 如權(quán)利要求3至7所述的任意的一種電源切換電路，其特征在于:所述的正反饋電路 包括第六分壓電阻、開關(guān)、第一比價(jià)器和第二比價(jià)器，所述的第六分壓電阻一端和備用電池 的電阻串聯(lián)采樣電路連接，另一端和開關(guān)連接;所述的開關(guān)的另一端和比較器頂層的輸出 端連接;第一比價(jià)器的輸入端連接比較器主體的輸出端，第一比價(jià)器的輸出端連接第二比 價(jià)器的輸入端，第二比價(jià)器的輸出端為比較器頂層的輸出端;第一比價(jià)器和第二比價(jià)器起 到波形整形的作用。10. -種信號(hào)傳遞方法，應(yīng)用于如權(quán)利要求1-7所述的電源切換電路，其特征在于:所述 的信號(hào)傳遞方法如下； (1) 當(dāng)片外輸入電源以及備份電源同時(shí)存在，片外輸入電源的的電阻串聯(lián)采樣電路輸 入的電壓高于備份電源的的電阻串聯(lián)采樣電路輸入電壓時(shí)，比較器主體輸出端的電壓升 高，經(jīng)過正反饋電路輸出VDDIN_VALID的值為1，此時(shí)片外輸入電源電壓已經(jīng)高于比較器設(shè) 定的閾值，比較器輸出1，通過第一反相器和第二反相器打開第一 PMOS開關(guān)管和第二PMOS開 關(guān)管，同時(shí)通過第一緩沖器和第二緩沖器關(guān)閉第三PMOS開關(guān)管和第四PMOS開關(guān)管，從而實(shí) 現(xiàn)選擇片外輸入電源作為后續(xù)負(fù)載電源的功能； (2) 當(dāng)片外輸入電源以及備份電源同時(shí)存在，片外輸入電源的電阻串聯(lián)采樣電路輸入 的電壓低于備份電源的電阻串聯(lián)采樣電路輸入電壓時(shí)，比較器主體輸出端的電壓降低，經(jīng) 過正反饋電路輸出VDDIN_VALID的值為0,此時(shí)片外輸入電源電壓低于比較器設(shè)定的閾值 時(shí)，比較器輸出0，通過第一反相器和第二反相器關(guān)閉第一PMOS開關(guān)管和第二PMOS開關(guān)管， 同時(shí)通過第一緩沖器和第二緩沖器打開第三PMOS開關(guān)管和第四PMOS開關(guān)管，從而實(shí)現(xiàn)選擇 備份電源作為后續(xù)負(fù)載電源的功能； (3) 當(dāng)只存在片外輸入電源而備份電源不存在的情況下，由于比較器負(fù)端采樣值此時(shí) 為0,因此比較器輸出1，通過第一反相器和第二反相器打開第一PMOS開關(guān)管和第二PMOS開 關(guān)管，同時(shí)通過第一緩沖器關(guān)閉第三PMOS開關(guān)管，從而達(dá)到選擇片外輸入電源的功能； (4) 當(dāng)只有備份電源存在的情況下，由于比較器采用的電源為片外輸入電源，而此時(shí)不 存在，因此比較器輸出0,通過第一緩沖器和第二緩沖器分別開啟第三PMOS開關(guān)管和第四 PMOS開關(guān)管，同時(shí)通過第二反相器關(guān)閉了第二PMOS開關(guān)管，從而達(dá)到選擇備份電源的功能。
【文檔編號(hào)】H02J9/06GK105958632SQ201610423151
【公開日】2016年9月21日
【申請(qǐng)日】2016年6月16日
【發(fā)明人】賈金輝, 周毅, 孫進(jìn)軍, 陳冬冬
【申請(qǐng)人】蘇州微控智芯半導(dǎo)體科技有限公司