一種具有p型埋層的積累型dmos的制作方法
【專(zhuān)利摘要】本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種具有P型埋層的積累型DMOS。本發(fā)明的一種具有P型埋層結(jié)構(gòu)的積累型DMOS，其特征在于通過(guò)引入積累型區(qū)域，降低閾值電壓和導(dǎo)通電阻；該結(jié)構(gòu)體內(nèi)有P型埋層，可以在體內(nèi)場(chǎng)板的基礎(chǔ)上進(jìn)一步優(yōu)化橫向電場(chǎng)，提高器件的擊穿電壓；槽型柵電極底部采用的厚氧結(jié)構(gòu)，柵漏電容可以得到有效的降低。采用本發(fā)明可以在反向擊穿電壓相同的情況下，具有較小的閾值電壓、較小的導(dǎo)通電阻等優(yōu)良特性。
【專(zhuān)利說(shuō)明】
一種具有P型埋層的積累型DMOS
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種具有P型埋層的積累型DM0S。
【背景技術(shù)】
[0002]功率MOS器件的發(fā)展是在MOS器件自身優(yōu)點(diǎn)的基礎(chǔ)上，努力提高耐壓和降低損耗的過(guò)程。
[0003]功率DMOS是在MOS集成電路工藝基礎(chǔ)上發(fā)展起來(lái)的新一代電力電子開(kāi)關(guān)器件，在微電子工藝基礎(chǔ)上實(shí)現(xiàn)電子設(shè)備高功率大電流的要求。
[0004]功率MOSFET是多子導(dǎo)電器件，具有開(kāi)關(guān)速度快、輸入阻抗高、易驅(qū)動(dòng)等優(yōu)點(diǎn)。理想的MOS應(yīng)具有較低的導(dǎo)通電阻、開(kāi)關(guān)損耗和較高的阻斷電壓。但是導(dǎo)通電阻和擊穿電壓、導(dǎo)通電阻和開(kāi)關(guān)損耗之間存在著牽制作用，限制了功率MOS的發(fā)展。為了提高功率MOSFET的性能，國(guó)外提出了分柵結(jié)構(gòu)(Split-gate)等新型結(jié)構(gòu)。Split-gate結(jié)構(gòu)可利用其第一層多晶層(Shield)作為“體內(nèi)場(chǎng)板”來(lái)降低漂移區(qū)的電場(chǎng)，所以Split-gate結(jié)構(gòu)通常具有更低的導(dǎo)通電阻和更高的擊穿電壓，并可用于較高電壓(20V-250V)的TRENCH MOS產(chǎn)品。
[0005]雖然國(guó)內(nèi)外公司在優(yōu)化導(dǎo)通電阻和柵電荷方面取得了較大的進(jìn)展，但是近年來(lái)，激烈的市場(chǎng)競(jìng)爭(zhēng)對(duì)器件的性能要求越來(lái)越高，所以如何采用先進(jìn)的MOSFET結(jié)構(gòu)設(shè)計(jì)同時(shí)降低器件Rds(on)及Qg仍然是各個(gè)廠家努力的方向。本發(fā)明提出的結(jié)構(gòu)可以進(jìn)一步改善器件的通態(tài)損耗和開(kāi)關(guān)損耗。

【發(fā)明內(nèi)容】

[0006]本發(fā)明針對(duì)上述問(wèn)題，提出一種在DMOS中引入積累型區(qū)域，同時(shí)結(jié)合體內(nèi)場(chǎng)板和P型埋層的優(yōu)點(diǎn)，使得DMOS的閾值電壓較低、導(dǎo)通電阻較小且柵漏電容較小的具有P型埋層的積累型DMOS。
[0007]本發(fā)明的技術(shù)方案:一種具有P型埋層結(jié)構(gòu)的積累型DM0S，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極12;所述N-漂移區(qū)3上層具有N-型輕摻雜區(qū)8、P型摻雜區(qū)9、P+重?fù)诫s區(qū)10和N+重?fù)诫s區(qū)11;所述P+重?fù)诫s區(qū)10和N+重?fù)诫s區(qū)11的上表面與金屬化源極12接觸，所述N+重?fù)诫s區(qū)11位于兩側(cè)的P+重?fù)诫s區(qū)10之間并與其相互接觸;所述P型摻雜區(qū)9位于P+重?fù)诫s區(qū)10的正下方并與其相互接觸;所述N-型輕摻雜區(qū)8位于N+重?fù)诫s區(qū)11的正下方并與其相互接觸;所述N-漂移區(qū)3還具有槽型柵電極和體內(nèi)場(chǎng)板6，所述槽型柵電極沿垂直方向依次貫穿N+重?fù)诫s區(qū)11和N-型輕摻雜區(qū)8后延伸入N-漂移區(qū)3中；所述槽型柵電極由柵氧化層51和位于柵氧化層51中的柵電極4組成，其中柵氧化層51的上表面與金屬化源極12接觸，柵氧化層5的底部形成厚氧化層;所述體內(nèi)場(chǎng)板6沿垂直方向依次貫穿P+重?fù)诫s區(qū)10和P型摻雜區(qū)9后延伸入N-漂移區(qū)3中；所述體內(nèi)場(chǎng)板6的上表面與金屬化源極12接觸，體內(nèi)場(chǎng)板6的側(cè)面和底部被氧化層5包圍；其特征在于，所述N-漂移區(qū)3中還包括多個(gè)浮空的P型埋層7，所述P型埋層7位于柵氧化層51和氧化層5的正下方；當(dāng)器件正向?qū)〞r(shí)，柵電極4接正電位，金屬化漏極I接正電位，金屬化源極12接零電位；當(dāng)器件反向阻斷時(shí)，柵電極4和金屬化源極12短接且接零電位，金屬化漏極I接正電位。
[0008]進(jìn)一步的，所述氧化層5采用的材料為二氧化硅或者二氧化硅和氮化硅的復(fù)合材料。
[0009]進(jìn)一步的，所述柵電極4采用的材料為多晶硅。
[0010]進(jìn)一步的，所述體內(nèi)場(chǎng)板6采用的材料為多晶硅或者金屬。
[0011]本發(fā)明的有益效果為，具有閾值電壓較小、導(dǎo)通電阻進(jìn)一步優(yōu)化、以及較小的柵漏電容等優(yōu)良特性。
【附圖說(shuō)明】
[0012]圖1是本發(fā)明提供的一種具有P型埋層的積累型DMOS的剖面結(jié)構(gòu)示意圖；
[0013]圖2是本發(fā)明提供的一種具有P型埋層的積累型DMOS在外加零電壓時(shí)，耗盡線示意圖；
[0014]圖3是本發(fā)明提供的一種具有P型埋層的積累型DMOS外加電壓到達(dá)閾值電壓時(shí)的電流路徑不意圖；
[0015]圖4是不含P型埋層的普通DMOS的積累型DMOS的擊穿電流電壓圖；
[0016]圖5是不含P型埋層的積累型DMO的積累型DMOS的擊穿電流電壓圖；
[0017]圖6是具有P型埋層的積累型DMOS的擊穿電流電壓圖；
[0018]圖7是不含P型埋層的普通DMOS的積累型DMOS的擊穿電流路徑圖；
[0019]圖8是不含P型埋層的積累型DMOS的積累型DMOS的擊穿電流路徑圖；
[0020]圖9是具有P型埋層的積累型DMOS的擊穿電流路徑圖；
[0021]圖10是不含P型埋層的普通DMOS的積累型DMOS的導(dǎo)通電阻圖；
[0022]圖11是不含P型埋層的積累型DMOS的積累型DMOS的導(dǎo)通電阻圖；
[0023]圖12是具有P型埋層的積累型DMOS的導(dǎo)通電阻圖；
[0024]圖13是不含P型埋層的普通DMOS的積累型DMOS的導(dǎo)通電流路徑圖；
[0025]圖14是不含P型埋層的積累型DMO的導(dǎo)通電流路徑圖；
[0026]圖15是具有P型埋層的積累型DMOS的導(dǎo)通電流路徑圖；
[0027]圖16是不含P型埋層的普通DMOS的積累型DMOS的閾值電壓圖；
[0028]圖17是不含P型埋層的積累型DMOS的積累型DMOS的閾值電壓圖；
[0029]圖18是具有P型埋層的積累型DMOS的閾值電壓圖；
[0030]圖19至圖28是本發(fā)明提供的一種具有P型埋層的積累型DMOS的一種制造工藝流程的示意圖。
【具體實(shí)施方式】
[0031]下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述
[0032]如圖1所示，本發(fā)明的一種具有P型埋層結(jié)構(gòu)的積累型DM0S，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極12;所述N-漂移區(qū)3上層具有N-型輕摻雜區(qū)8、P型摻雜區(qū)9、P+重?fù)诫s區(qū)10和N+重?fù)诫s區(qū)11;所述P+重?fù)诫s區(qū)10和N+重?fù)诫s區(qū)11的上表面與金屬化源極12接觸，所述N+重?fù)诫s區(qū)11位于兩側(cè)的P+重?fù)诫s區(qū)10之間并與其相互接觸;所述P型摻雜區(qū)9位于P+重?fù)诫s區(qū)10的正下方并與其相互接觸;所述N-型輕摻雜區(qū)8位于N+重?fù)诫s區(qū)11的正下方并與其相互接觸;所述N-漂移區(qū)3還具有槽型柵電極和體內(nèi)場(chǎng)板6，所述槽型柵電極沿垂直方向依次貫穿N+重?fù)诫s區(qū)11和N-型輕摻雜區(qū)8后延伸入N-漂移區(qū)3中；所述槽型柵電極由柵氧化層51和位于柵氧化層51中的柵電極4組成，其中柵氧化層51的上表面與金屬化源極12接觸，柵氧化層5的底部形成厚氧化層;所述體內(nèi)場(chǎng)板6沿垂直方向依次貫穿P+重?fù)诫s區(qū)10和P型摻雜區(qū)9后延伸入N-漂移區(qū)3中；所述體內(nèi)場(chǎng)板6的上表面與金屬化源極12接觸，體內(nèi)場(chǎng)板6的側(cè)面和底部被氧化層5包圍；其特征在于，所述N-漂移區(qū)3中還包括多個(gè)浮空的P型埋層7，所述P型埋層7位于柵氧化層51和氧化層5的正下方；當(dāng)器件正向?qū)〞r(shí)，柵電極4接正電位，金屬化漏極I接正電位，金屬化源極12接零電位；當(dāng)器件反向阻斷時(shí)，柵電極4和金屬化源極12短接且接零電位，金屬化漏極I接正電位。
[0033]本發(fā)明的工作原理為:
[0034](I)器件的正向?qū)?br>[0035]本發(fā)明所提供的一種具有P型埋層的積累型DM0S，其正向?qū)〞r(shí)的電極連接方式為:槽型柵電極4接正電位，金屬化漏極I接正電位，金屬化源極12接零電位。當(dāng)槽型柵電極4為零電壓或所加正電壓非常小時(shí)，由于P型摻雜區(qū)9的摻雜濃度大于N-型輕摻雜區(qū)8的摻雜濃度，P型摻雜區(qū)9和N-型輕摻雜區(qū)8所構(gòu)成的PN結(jié)的內(nèi)建電勢(shì)會(huì)使得P型摻雜區(qū)9和柵氧化層5之間的N-型輕摻雜區(qū)8耗盡，電子通道被阻斷，如圖2所示，此時(shí)積累型DMOS仍處于關(guān)閉狀態(tài)。
[0036]隨著槽型柵電極4所加正電壓的增加，P型摻雜區(qū)9和N-型輕摻雜區(qū)8所構(gòu)成的PN結(jié)的內(nèi)建勢(shì)皇區(qū)逐漸縮小。由于N-型輕摻雜區(qū)8的存在，器件更容易開(kāi)啟，從而降低了閾值電壓。當(dāng)槽型柵電極4所加正電壓等于或大于開(kāi)啟電壓之后，由于柵氧化層5側(cè)面處的N-型輕摻雜區(qū)8內(nèi)產(chǎn)生多子電子的積累層，這為多子電流的流動(dòng)提供了一條低阻通路，導(dǎo)通電阻從而得到降低，如圖3所示，此時(shí)積累型DMOS導(dǎo)通，多子電子在金屬化漏極I正電位的作用下從N+重?fù)诫s區(qū)11流向金屬化漏極I。另外，由于槽型柵電極4底部的柵氧化層51采取厚氧工藝，所以柵漏電容Cgd得到較大的改善。
[0037](2)器件的反向阻斷
[0038]本發(fā)明所提供的一種具有P型埋層的積累型DM0S，其反向阻斷時(shí)的電極連接方式為:槽型柵電極4和金屬化源極12短接且接零電位，金屬化漏極I接正電位。
[0039]由于零偏壓時(shí)P型摻雜區(qū)9和柵氧化層5之間的N-型輕摻雜區(qū)8已經(jīng)被完全耗盡，多子電子的導(dǎo)電通路被夾斷。增大反向電壓時(shí)，由于體內(nèi)場(chǎng)板6的存在，體內(nèi)場(chǎng)板6和N-漂移區(qū)3構(gòu)成橫向電場(chǎng)，體內(nèi)場(chǎng)板6和柵氧化層5之間的N-漂移區(qū)3首先耗盡，承受反向電壓。繼續(xù)增大反向電壓時(shí)，由于P型埋層7的存在，P型埋層7和N-漂移區(qū)構(gòu)成橫向電場(chǎng)，器件的擊穿電壓進(jìn)一步提高。隨著反向電壓的進(jìn)一步增大，耗盡層邊界將向靠近金屬化漏極I 一側(cè)的N-漂移區(qū)3擴(kuò)展以承受反向電壓。此時(shí)與僅具有體內(nèi)場(chǎng)板結(jié)構(gòu)的DMOS相比，在N-漂移區(qū)3摻雜濃度相同的情況下，由于P型埋層7的存在，N-漂移區(qū)3體內(nèi)的橫向電場(chǎng)進(jìn)一步優(yōu)化，在擊穿電壓相同時(shí)，一種具有P型埋層的積累型DMOS的導(dǎo)通電阻進(jìn)一步減小。
[0040]綜上所述，本發(fā)明所提供的一種具有P型埋層的積累型DM0S，具有閾值電壓較小、導(dǎo)通電阻進(jìn)一步優(yōu)化、以及較小的柵漏電容等優(yōu)良特性。
[0041]為了驗(yàn)證本發(fā)明的有益效果，對(duì)本發(fā)明的具有P型埋層的積累型DMOS和不含P型埋層的普通DM0S、不含P型埋層的積累型DMOS進(jìn)行了對(duì)比仿真。三種結(jié)構(gòu)中，除了是否是積累型以及是否含P型埋層外，其他器件參數(shù)都相同。如圖4至圖18所示，具有P型埋層的積累型DMOS的綜合性能最佳，不僅閾值電壓較小，同時(shí)有著較高的擊穿電壓和較低的比導(dǎo)通電阻值。
[0042]本發(fā)明的一種具有P型埋層的積累型DMOS的一種制造工藝流程如下:
[0043]1、單晶硅準(zhǔn)備及外延生長(zhǎng)。如圖19，采用N型重?fù)诫s單晶硅襯底2，晶向?yàn)椤?00〉。采用氣相外延VPE等方法生長(zhǎng)一定厚度和摻雜濃度的N-漂移區(qū)3，利用光刻板進(jìn)行離子注入，形成P型埋層7，繼續(xù)外延N-漂移區(qū)。
[0044]2、離子注入。如圖20，利用光刻板進(jìn)行P型柱區(qū)硼注入，形成P型摻雜區(qū)9，進(jìn)行N型柱區(qū)磷注入，此處磷的注入劑量應(yīng)較低，形成N型輕摻雜區(qū)8。
[0045]3、刻槽。如圖21，淀積硬掩膜(如氮化硅)，利用光刻板刻蝕硬掩膜，進(jìn)行深槽刻蝕，刻蝕出槽柵區(qū)和體內(nèi)場(chǎng)板區(qū)，具體刻蝕工藝可以使用反應(yīng)離子刻蝕或等離子刻蝕。
[0046]4、二氧化硅的填充。如圖22，用二氧化硅填充槽柵區(qū)和體內(nèi)場(chǎng)板區(qū)。
[0047]5、體內(nèi)場(chǎng)板中二氧化硅的刻蝕。如圖23，利用光刻板先對(duì)體內(nèi)場(chǎng)板區(qū)中的二氧化娃進(jìn)行刻蝕。
[0048]6、二氧化硅的刻蝕。如圖24，移去光刻板，對(duì)槽柵區(qū)和體內(nèi)場(chǎng)板區(qū)中的二氧化硅同時(shí)進(jìn)行刻蝕，去掉硬掩膜，此時(shí)槽柵區(qū)中仍留有較厚的二氧化硅51。
[0049]7、氧化層熱生長(zhǎng)。如圖25，對(duì)槽柵區(qū)和體內(nèi)場(chǎng)板區(qū)側(cè)壁進(jìn)行氧化層熱生長(zhǎng)，其中槽柵區(qū)形成側(cè)壁柵氧化層5。
[0050]8、多晶硅的淀積與刻蝕。如圖26，淀積多晶硅，多晶硅的厚度要保證能夠填滿槽型區(qū)域。利用光刻板對(duì)槽柵區(qū)的多晶硅刻蝕，并槽柵區(qū)上方淀積二氧化硅，并刻蝕表面二氧化娃。
[0051 ] 9、離子注入。如圖27，P型重?fù)诫s區(qū)硼注入，形成P+重?fù)诫s區(qū)1，N型重?fù)诫s區(qū)砷注入，形成N+重?fù)诫s區(qū)7。
[0052]10、金屬化。如圖28正面金屬化，金屬刻蝕，背面金屬化，鈍化等等。
[0053]制作器件時(shí)，還可用碳化硅、砷化鎵或鍺硅等半導(dǎo)體材料替代體硅。
[0054]采用本發(fā)明的一種具有P型埋層的積累型DM0S，具有閾值電壓較小、導(dǎo)通電阻降低以及較小的柵漏電容等優(yōu)良特性。
【主權(quán)項(xiàng)】
1.一種具有P型埋層結(jié)構(gòu)的積累型DMOS，包括從下至上依次層疊設(shè)置的金屬化漏極(1)、N+襯底(2)、N-漂移區(qū)(3)和金屬化源極(12);所述N-漂移區(qū)(3)上層具有N-型輕摻雜區(qū)(8)、P型摻雜區(qū)(9)、P+重?fù)诫s區(qū)(10)和N+重?fù)诫s區(qū)(11);所述P+重?fù)诫s區(qū)(10)和N+重?fù)诫s區(qū)(11)的上表面與金屬化源極(12)接觸，所述N+重?fù)诫s區(qū)(11)位于兩側(cè)的P+重?fù)诫s區(qū)(10)之間并與其相互接觸;所述P型摻雜區(qū)(9)位于P+重?fù)诫s區(qū)(10)的正下方并與其相互接觸；所述N-型輕摻雜區(qū)(8)位于N+重?fù)诫s區(qū)(11)的正下方并與其相互接觸;所述N-漂移區(qū)(3)還具有槽型柵電極和體內(nèi)場(chǎng)板(6)，所述槽型柵電極沿垂直方向依次貫穿N+重?fù)诫s區(qū)(11)和N-型輕摻雜區(qū)(8)后延伸入N-漂移區(qū)(3)中；所述槽型柵電極由柵氧化層(51)和位于柵氧化層(51)中的柵電極(4)組成，其中柵氧化層(51)的上表面與金屬化源極(12)接觸，柵氧化層(5)的底部形成厚氧化層;所述體內(nèi)場(chǎng)板(6)沿垂直方向依次貫穿P+重?fù)诫s區(qū)(10)和P型摻雜區(qū)(9)后延伸入N-漂移區(qū)(3)中；所述體內(nèi)場(chǎng)板(6)的上表面與金屬化源極(12)接觸，體內(nèi)場(chǎng)板(6)的側(cè)面和底部被氧化層(5)包圍；其特征在于，所述N-漂移區(qū)(3)中還包括多個(gè)浮空的P型埋層(7)，所述P型埋層(7)位于柵氧化層(51)和氧化層(5)的正下方；當(dāng)器件正向?qū)〞r(shí)，柵電極(4)接正電位，金屬化漏極(I)接正電位，金屬化源極(12)接零電位；當(dāng)器件反向阻斷時(shí)，柵電極(4)和金屬化源極(12)短接且接零電位，金屬化漏極(I)接正電位。2.根據(jù)權(quán)利要求1所述的一種具有P型埋層結(jié)構(gòu)的積累型DM0S，其特征在于，所述氧化層(5)采用的材料為二氧化硅或者二氧化硅和氮化硅的復(fù)合材料。3.根據(jù)權(quán)利要求2所述的一種具有P型埋層結(jié)構(gòu)的積累型DM0S，其特征在于，所述柵電極(4)采用的材料為多晶硅。4.根據(jù)權(quán)利要求3所述的一種具有P型埋層結(jié)構(gòu)的積累型DM0S，其特征在于，所述體內(nèi)場(chǎng)板(6)采用的材料為多晶硅或者金屬。
【文檔編號(hào)】H01L29/78GK106057906SQ201610705723
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年8月22日
【發(fā)明人】李澤宏, 曹曉峰, 陳哲, 李爽, 陳文梅, 林育賜, 謝馳, 任敏
【申請(qǐng)人】電子科技大學(xué)