一種高壓功率器件終端結構的制作方法
【專利摘要】本發(fā)明屬于半導體技術，特別涉及一種高壓功率器件終端結構。本發(fā)明的結構，具有位于硅片體內的槽和P型保護環(huán)，體內槽與保護環(huán)結構的結合使得電場峰值從硅片表面轉移到體內，終端區(qū)域的擊穿點由硅片表面轉移到槽內的介質層的兩側。由于介質層的臨界擊穿電場(約1e7V/cm)遠高于硅的臨界擊穿電場(約1e5V/cm)，同時，與P型保護環(huán)交錯排列的P型浮空島使得P型保護環(huán)兩側的電場峰值降低而不減小終端區(qū)的反向阻斷電壓，避免了硅片體內PN結的提前擊穿。
【專利說明】
一種高壓功率器件終端結構
技術領域
[0001]本發(fā)明屬于半導體技術，特別是涉及一種高壓功率器件終端結構。
【背景技術】
[0002]高壓功率半導體器件近年來在供電領域有較為廣泛的應用，例如IGBT(絕緣柵雙極型晶體管)、FRD(快恢復二極管)應用在汽車驅動、感應加熱等領域，高壓MOSEFT應用在LLC(邏輯鏈路控制)拓撲結構中。為了提高高壓功率器件的性能，國內外研究者們相繼提出了各種結構，例如超結結構，溝槽MOS結合P型保護環(huán)結構等。這些結構用來提高N-漂移區(qū)的摻雜濃度，以減小MOSFET的正向導通電阻。
[0003]高壓功率器件的設計要考慮的一個重要問題是結終端結構設計，好的終端設計結構能有效提高器件的耐壓、降低漏電和提高器件可靠性。傳統(tǒng)終端結構中，為了使電場集中效應被削弱，通常采用了場限環(huán)、場板等技術使耗盡線在器件表面擴展，以提高擊穿電壓。但與此同時，這種終端結構也使得終端表面電場峰值非常高。這些高峰值電場使終端擊穿發(fā)生在器件表面，當大量雪崩擊穿電流流經器件表面時，對硅一二氧化硅表面產生影響，因而不利于高壓功率器件的穩(wěn)定性和長期可靠性。在高溫反偏的條件下，電荷積累在終端區(qū)域，改變峰值電場形狀，使反向泄露電流增大，降低功率器件的反向阻斷電壓。
【發(fā)明內容】
[0004]本發(fā)明的目的，就是為了解決高壓領域中半導體功率器件反向阻斷狀態(tài)下，終端區(qū)域表面電場峰值較高的問題，提出一種具有低表面電場的高壓功率器件終端結構，避免擊穿點出現(xiàn)在半導體表面。
[0005]本發(fā)明技術方案:一種高壓功率器件終端結構，包括器件過渡終端區(qū)和器件終端；所述器件過渡終端區(qū)和器件終端從下至上依次層疊設置的陰極電極9、重摻雜單晶硅襯底
1、N-摻雜區(qū)2和N型區(qū)3;器件過渡終端區(qū)的N型區(qū)3和部分器件終端的N型區(qū)3上層具有P型重摻雜區(qū)4;器件過渡終端區(qū)中具有第一溝槽11，所述第一溝槽11沿器件過渡終端區(qū)上表面垂直向下依次貫穿P型重摻雜區(qū)4和N型區(qū)3并延伸至N-摻雜區(qū)2中；所述第一溝槽11中填充有介質8，在介質8中具有多晶硅7，所述器件過渡終端區(qū)的P型重摻雜區(qū)4上表面具有多晶硅層10，所述多晶硅7與多晶硅層10連接;器件終端中具有多個第二溝槽8，所述第二溝槽8沿器件終端上表面垂直向下依次貫穿P型重摻雜區(qū)4和N型區(qū)3并延伸至N-摻雜區(qū)2中；所述第二溝槽8中填充有介質8，在介質8中具有多晶硅7;所述第二溝槽8的底部具有P型保護環(huán)6，所述P型保護環(huán)6將第二溝槽8位于N-摻雜區(qū)2中的部分包圍；器件終端的N-摻雜區(qū)2中還具有多個浮空P型島結構5，所述浮空P型島結構5位于相鄰的兩個P型保護環(huán)6之間的下方，浮空P型島結構5與P型保護環(huán)6呈交錯設置;器件終端與器件過渡終端區(qū)相連部分的第二溝槽8及其下方的P型保護環(huán)6，一半位于器件終端中，一半位于器件過渡終端區(qū)中，該第二溝槽8中的多晶硅7與多晶硅層10接觸;完全位于器件終端中的第二溝槽8，其中的多晶硅7部分與位于P型重摻雜區(qū)4上表面的分段的部分多晶硅接觸;器件終端的N型區(qū)3上層遠離器件過渡終端區(qū)一端具有N型重摻雜區(qū)12;所述N型區(qū)3的摻雜濃度大于N-摻雜區(qū)2的摻雜濃度三個數(shù)量級;所述P型重摻雜區(qū)4的摻雜濃度大于N型區(qū)3的摻雜濃度一到兩個數(shù)量級。
[0006]進一步的，所述浮空P型島結構5可為多層結構。
[0007]所述槽內填充介質層8采用二氧化娃、氮化物、高K介質，其厚度為600nm-900nmo
[0008]本發(fā)明的有益效果為:本發(fā)明的結構，具有位于硅片體內的槽11和P型保護環(huán)6，體內槽與保護環(huán)結構的結合使得電場峰值從硅片表面轉移到體內，終端區(qū)域的擊穿點由硅片表面轉移到槽內的介質層8的兩側。由于介質層8的臨界擊穿電場(約le7V/cm)遠高于娃的臨界擊穿電場(約le5V/cm)，同時，與P型保護環(huán)6交錯排列的P型浮空島5使得P型保護環(huán)6兩側的電場峰值降低而不減小終端區(qū)的反向阻斷電壓，避免了硅片體內PN結的提前擊穿。
【附圖說明】
[0009]圖1是實施例1所提供的一種具有低表面電場的高壓功率器件終端結構的剖面結構示意圖；
[0010]圖2是傳統(tǒng)場限環(huán)終端結構在外加反偏電壓時的表面橫向電場分布示意圖；
[0011]圖3是實施例1所提供的一種具有低表面電場的高壓功率器件終端結構在外加反偏電壓時表面橫向電場分布不意圖；
[0012]圖4是實施例1所提供的一種具有低表面電場的高壓功率器件終端結構在外加反向電壓時耗盡線示意圖以及漂移區(qū)內表面電場分布示意圖；
[0013]圖5是在實施例1結構中不包含浮空P型島結構在外加反偏電壓時漂移區(qū)內的縱向電場分布不意圖；
[0014]圖6是實施例2所提供的一種具有低表面電場的高壓功率器件終端結構的剖面結構示意圖；
[0015]圖7-圖9是實施例1所提供的一種具有低表面電場的高壓功率器件終端結構的制作過程中的結構示意圖。
【具體實施方式】
[0016]下面結合附圖和實施例對本發(fā)明的結構和原理進行詳細說明。
[0017]實施例1
[0018]如圖1所示，本例包括器件過渡終端區(qū)和器件終端;所述器件過渡終端區(qū)和器件終端從下至上依次層疊設置的陰極電極9、重摻雜單晶硅襯底1、N_摻雜區(qū)2和N型區(qū)3;器件過渡終端區(qū)的N型區(qū)3和部分器件終端的N型區(qū)3上層具有P型重摻雜區(qū)4;器件過渡終端區(qū)中具有第一溝槽11，所述第一溝槽11沿器件過渡終端區(qū)上表面垂直向下依次貫穿P型重摻雜區(qū)4和N型區(qū)3并延伸至N-摻雜區(qū)2中；所述第一溝槽11中填充有介質8，在介質8中具有多晶硅7，所述器件過渡終端區(qū)的P型重摻雜區(qū)4上表面具有多晶硅層10，所述多晶硅7與多晶硅層10連接;器件終端中具有多個第二溝槽8，所述第二溝槽8沿器件終端上表面垂直向下依次貫穿P型重摻雜區(qū)4和N型區(qū)3并延伸至N-摻雜區(qū)2中；所述第二溝槽8中填充有介質8，在介質8中具有多晶硅7;所述第二溝槽8的底部具有P型保護環(huán)6，所述P型保護環(huán)6將第二溝槽8位于N-摻雜區(qū)2中的部分包圍;器件終端的N-摻雜區(qū)2中還具有多個浮空P型島結構5，所述浮空P型島結構5位于相鄰的兩個P型保護環(huán)6之間的下方，浮空P型島結構5與P型保護環(huán)6呈交錯設置;器件終端與器件過渡終端區(qū)相連部分的第二溝槽8及其下方的P型保護環(huán)6，一半位于器件終端中，一半位于器件過渡終端區(qū)中，該第二溝槽8中的多晶硅7與多晶硅層10接觸;完全位于器件終端中的第二溝槽8，其中的多晶硅7部分與位于P型重摻雜區(qū)4上表面的分段的部分多晶硅接觸;器件終端的N型區(qū)3上層遠離器件過渡終端區(qū)一端具有N型重摻雜區(qū)12;所述N型區(qū)3的摻雜濃度大于N-摻雜區(qū)2的摻雜濃度三個數(shù)量級;所述P型重摻雜區(qū)4的摻雜濃度大于N型區(qū)3的摻雜濃度一到兩個數(shù)量級。
[0019]本例的工作原理為:
[0020]器件工作于阻斷狀態(tài)時，元胞區(qū)和終端區(qū)的耐壓原理是不同的，元胞區(qū)只需要考慮垂直方向的耐壓，而終端區(qū)既要考慮垂直方向的耐壓，又要考慮水平方向的耐壓。
[0021 ]垂直方向上，由于槽11內的多晶硅8與表面的多晶硅10相連，因此，槽11內的多晶硅8與硅片表面的電勢一致。進一步地，由于硅片表面的P型重摻雜區(qū)4，使得電場從硅片表面轉移到了槽11內介質層8的側壁。如圖2所示，是實施例1的表面橫向電場分布圖，與圖3中所不傳統(tǒng)的場限環(huán)表面橫向電場分布圖相比，實施例1的娃片表面電場峰值大大降低，大部分電勢的下降由介質層8承擔。由于介質層8的臨界擊穿電場(約Ie7V/cm)遠高于娃的臨界擊穿電場(約le5V/cm)，這使得終端區(qū)的臨界擊穿電場得以提高。同時，P型保護環(huán)6在槽11拐角的周圍，保護了槽11的拐角處，避免拐角處的電場集中效應。進一步地，浮空P島5交錯排列在P型保護環(huán)6的下方，N型漂移區(qū)內的耗盡線分布及縱向電場分布如圖4所示，相較于沒有浮空P島5的終端結構，如圖5所示，E點的電場峰值提高，電場分布圖形由CBID變成了CBGHID，斜率不變，電場線圍成的面積增大，從而提高了終端區(qū)域的擊穿電壓。因此，在相同的終端耐壓條件下，A點的電場峰值可以降低，避免了體內PN結和槽拐角處的提前擊穿。為了實現(xiàn)更好的耐壓，浮空P島5在反向耐壓下設計為完全耗盡狀態(tài)。
[0022]水平方向上，從耗盡區(qū)邊緣到元胞區(qū)的源電極(圖中沒有示出)，電勢由Vds下降到0V。由于重摻雜P型區(qū)的位于硅片表面，表面電場較為平坦，峰值出現(xiàn)在槽與重摻雜P型區(qū)的交界處，如圖6所示。
[0023]實施例2
[0024]如圖4所示，本例的結構為在實施例1的基礎上，將浮島結構作為多層，可進一步降低終端結構的P型保護環(huán)兩側的電場峰值。
[0025]以實施例1為例，本發(fā)明的一種具有低表面電場的高壓功率器件終端結構可以用以下方法制備得到，工藝步驟為:
[0026]1、單晶硅準備。采用N型重摻雜單晶硅襯底2，晶向為〈100>。
[0027]2、外延生長。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N型外延層。
[0028]3、浮空P型島5注入。如圖7所示，刻出浮空P型島5的圖形然后高能硼離子注入，通過調整注入能量和劑量改變摻雜濃度和結深。
[0029]4、外延生長。采用氣相外延VPE等方法生長一定厚度和摻雜濃度更高的N型區(qū)3。
[0030]5、槽11刻蝕。如圖8所示，采用離子刻蝕等方法在N型外延層上刻蝕出一定深度和寬度的槽。
[0031]6、P型保護環(huán)6注入。如圖9所示。
[0032]7、槽11內介質層淀積。
[0033]8、多晶硅7回填。
[0034]9、化學機械拋光。
[0035]10、P型重摻雜區(qū)4注入。光刻出P型重摻雜區(qū)4的圖形然后高能硼離子注入，注入角度可根據(jù)要求改變，通過調整注入能量和劑量改變摻雜濃度和結深。
[0036]11、N型重摻雜區(qū)12。光刻出N型重摻雜區(qū)12的圖形然后高能砷離子注入。
[0037]12、終端區(qū)場板制備。在娃片表面淀積一層多晶娃，光刻、刻蝕形成多晶娃場板1。
[0038]13、背面減薄、金屬化，形成陰極I。
[0039]制作器件時，還可用碳化硅、砷化鎵或鍺硅等半導體材料替代體硅。
【主權項】
1.一種高壓功率器件終端結構，包括器件過渡終端區(qū)和器件終端;所述器件過渡終端區(qū)和器件終端從下至上依次層疊設置的陰極電極(9)、重摻雜單晶硅襯底(1)、N-摻雜區(qū)(2)和N型區(qū)(3);器件過渡終端區(qū)的N型區(qū)(3)和部分器件終端的N型區(qū)(3)上層具有P型重摻雜區(qū)(4);器件過渡終端區(qū)中具有第一溝槽(11)，所述第一溝槽(11)沿器件過渡終端區(qū)上表面垂直向下依次貫穿P型重摻雜區(qū)(4)和N型區(qū)(3)并延伸至N-摻雜區(qū)(2)中；所述第一溝槽(11)中填充有介質(8)，在介質(8)中具有多晶硅(7)，所述器件過渡終端區(qū)的P型重摻雜區(qū)(4)上表面具有多晶硅層(10)，所述多晶硅(7)與多晶硅層(10)連接;器件終端中具有多個第二溝槽(8)，所述第二溝槽(8)沿器件終端上表面垂直向下依次貫穿P型重摻雜區(qū)(4)和N型區(qū)(3)并延伸至N-摻雜區(qū)(2)中；所述第二溝槽(8)中填充有介質(8)，在介質(8)中具有多晶硅(7);所述第二溝槽(8)的底部具有P型保護環(huán)(6)，所述P型保護環(huán)(6)將第二溝槽(8)位于N-摻雜區(qū)(2)中的部分包圍；器件終端的N-摻雜區(qū)(2)中還具有多個浮空P型島結構(5)，所述浮空P型島結構(5)位于相鄰的兩個P型保護環(huán)(6)之間的下方，浮空P型島結構(5)與P型保護環(huán)(6)呈交錯設置;器件終端與器件過渡終端區(qū)相連部分的第二溝槽(8)及其下方的P型保護環(huán)(6)，一半位于器件終端中，一半位于器件過渡終端區(qū)中，該第二溝槽(8)中的多晶硅(7)與多晶硅層(10)接觸;完全位于器件終端中的第二溝槽(8)，其中的多晶硅(7)部分與位于P型重摻雜區(qū)(4)上表面的分段的部分多晶硅接觸;器件終端的N型區(qū)(3)上層遠離器件過渡終端區(qū)一端具有N型重摻雜區(qū)(12);所述N型區(qū)(3)的摻雜濃度大于N-摻雜區(qū)(2)的摻雜濃度三個數(shù)量級;所述P型重摻雜區(qū)(4)的摻雜濃度大于N型區(qū)(3)的摻雜濃度一到兩個數(shù)量級。2.根據(jù)權利要求1所述的一種高壓功率器件終端結構，其特征在于，所述浮空P型島結構(5)可為多層結構。
【文檔編號】H01L29/06GK106024863SQ201610480723
【公開日】2016年10月12日
【申請日】2016年6月27日
【發(fā)明人】李澤宏, 李爽, 陳文梅, 陳哲, 曹曉峰, 李家駒, 羅蕾, 任敏
【申請人】電子科技大學