本申請(qǐng)涉及半導(dǎo)體工藝，具體而言，涉及一種cmos器件的制備方法及cmos器件。

背景技術(shù)：

1、隨著cmos（互補(bǔ)金屬氧化物半導(dǎo)體）器件不斷向尺寸更小的納米器件拓展，對(duì)晶體管柵極和源漏電極的接觸工藝提出了更高要求，即晶體管柵極和源漏電極的接觸電阻率更低，且長(zhǎng)期穩(wěn)定性高、易于工藝實(shí)現(xiàn)等特點(diǎn)。為適應(yīng)微小型cmos器件的接觸工藝要求，現(xiàn)有技術(shù)中通?；诳焖贌崽幚恚╮tp）的自對(duì)準(zhǔn)硅化物工藝（salicide)，通過(guò)金屬和硅的固相反應(yīng)，在晶體管柵極和源漏電極區(qū)域形成金屬硅化物的接觸層薄膜，例如硅化鎳（nisi）薄膜。然而，硅化鎳具有較低的熱穩(wěn)定性，會(huì)導(dǎo)致金屬硅化物工藝形成的硅化鎳薄膜與硅襯底之間接面粗糙、接面漏電流增大，進(jìn)而導(dǎo)致晶體管柵極和源漏電極的接觸電阻率增加，難以達(dá)到微小型cmos器件的接觸電阻率的工藝要求。因此，亟需一種改進(jìn)的工藝來(lái)解決上述技術(shù)問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本申請(qǐng)?zhí)岢鲆环Ncmos器件的制備方法及cmos器件，可以顯著降低cmos器件的晶體管柵極和源漏電極的接觸層的接觸電阻率，滿足微小型cmos器件對(duì)接觸電阻率的工藝要求。

2、第一方面，本申請(qǐng)實(shí)施例提出一種cmos器件的制備方法，所述方法包括：

3、在硅襯底上形成由隔離區(qū)隔離出的nmos區(qū)和pmos區(qū)，在所述nmos區(qū)生長(zhǎng)形成第一柵極和在所述pmos區(qū)生長(zhǎng)形成第二柵極；

4、通過(guò)離子注入分別在所述第一柵極的兩側(cè)形成高摻雜n型擴(kuò)散區(qū)和低摻雜n型擴(kuò)散區(qū)，在所述第二柵極的兩側(cè)形成高摻雜p型擴(kuò)散區(qū)和低摻雜p型擴(kuò)散區(qū)；

5、在所述第一柵極和第二柵極的上表面和所述高摻雜n型擴(kuò)散區(qū)、低摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)、低摻雜p型擴(kuò)散區(qū)的上表面均依次沉積第一厚度的第一過(guò)渡金屬層、第二厚度的第一鎳金屬層、第三厚度的氮化鈦保護(hù)層，通過(guò)第一快速熱處理工藝形成第一鎳硅化物合金層；

6、在所述第一柵極、第二柵極的上表面和所述高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)對(duì)應(yīng)的第一鎳硅化物合金層之上均依次沉積第四厚度的第二過(guò)渡金屬層、第五厚度的第二鎳金屬層、第六厚度的氮化鈦保護(hù)層，通過(guò)第二快速熱處理工藝形成第二鎳硅化物合金層，其中所述第二鎳硅化物合金層的厚度大于所述第一鎳硅化物合金層的厚度。

7、在一些實(shí)施方式中，所述高摻雜n型擴(kuò)散區(qū)的摻雜濃度大于所述低摻雜n型擴(kuò)散區(qū)的摻雜濃度，所述高摻雜p型擴(kuò)散區(qū)的摻雜濃度大于所述低摻雜p型擴(kuò)散區(qū)的摻雜濃度。

8、在一些實(shí)施方式中，所述第一過(guò)渡金屬和第二過(guò)渡金屬為選自鋱（tb）金屬、鈥（ho）金屬之一。

9、在一些實(shí)施方式中，所述第一厚度、第二厚度之間以及所述第四厚度、第五厚度之間滿足1:3至1:5的比例關(guān)系；所述第一厚度、第三厚度之間以及所述第四厚度、第六厚度之間滿足1:2至1:3的比例關(guān)系。

10、在一些實(shí)施方式中，所述通過(guò)第一快速熱處理工藝形成第一鎳硅化物合金層包括：在快速熱處理反應(yīng)室中在450-500℃的溫度條件下進(jìn)行快速退火30-40秒，使得所述第一過(guò)渡金屬層、所述第一鎳金屬層與所述第一柵極、第二柵極、高摻雜n型擴(kuò)散區(qū)、低摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)、低摻雜p型擴(kuò)散區(qū)中的硅元素發(fā)生硅化反應(yīng)，形成所述第一鎳硅化物合金層。

11、在一些實(shí)施方式中，所述通過(guò)第二快速熱處理工藝形成第二鎳硅化物合金層包括：在快速熱處理反應(yīng)室中在500-600℃的溫度條件下進(jìn)行快速退火40-60秒，使得所述第二過(guò)渡金屬層、所述第二鎳金屬層與所述第一柵極、第二柵極、高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)中的硅元素發(fā)生硅化反應(yīng)，形成所述第二鎳硅化物合金層。

12、在一些實(shí)施方式中，所述高摻雜n型擴(kuò)散區(qū)的結(jié)深大于所述低摻雜n型擴(kuò)散區(qū)的結(jié)深，所述高摻雜p型擴(kuò)散區(qū)的結(jié)深大于所述低摻雜p型擴(kuò)散區(qū)的結(jié)深。

13、在一些實(shí)施方式中，所述第二鎳硅化物合金層的厚度與所述第一鎳硅化物合金層的厚度之比滿足：，其中表示所述第一鎳硅化物合金層的厚度，表示所述第二鎳硅化物合金層的厚度，表示所述高摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述高摻雜p型擴(kuò)散區(qū)的結(jié)深，表示所述低摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述低摻雜p型擴(kuò)散區(qū)的結(jié)深，表示比例系數(shù)，取值[1,2]區(qū)間。

14、第二方面，本申請(qǐng)實(shí)施例提出一種cmos器件，所述cmos器件包括：

15、形成于硅襯底上的由隔離區(qū)隔離出的nmos區(qū)和pmos區(qū)，所述nmos區(qū)包括第一柵極，所述pmos區(qū)包括第二柵極；

16、所述nmos區(qū)包括所述第一柵極兩側(cè)的高摻雜n型擴(kuò)散區(qū)和低摻雜n型擴(kuò)散區(qū)，所述pmos區(qū)包括所述第二柵極兩側(cè)的高摻雜p型擴(kuò)散區(qū)和低摻雜p型擴(kuò)散區(qū)；

17、所述nmos區(qū)和pmos區(qū)分別包括覆蓋于所述低摻雜n型擴(kuò)散區(qū)、所述低摻雜p型擴(kuò)散區(qū)的上表面的第一鎳硅化物合金層，以及覆蓋于所述第一柵極和第二柵極的上表面、所述高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)的上表面的第二鎳硅化物合金層，其中所述第二鎳硅化物合金層的厚度大于所述第一鎳硅化物合金層的厚度。

18、在一些實(shí)施方式中，所述第二鎳硅化物合金層的厚度與所述第一鎳硅化物合金層的厚度之比滿足：，其中表示所述第一鎳硅化物合金層的厚度，表示所述第二鎳硅化物合金層的厚度，表示所述高摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述高摻雜p型擴(kuò)散區(qū)的結(jié)深，表示所述低摻雜型n擴(kuò)散區(qū)的結(jié)深或者所述低摻雜p型擴(kuò)散區(qū)的結(jié)深，表示比例系數(shù)，取值[1,2]區(qū)間。

19、本申請(qǐng)至少可以達(dá)到如下有益效果：

20、本申請(qǐng)實(shí)施例的cmos器件的制備方法及cmos器件，一方面，通過(guò)在cmos器件的高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)的上表面形成厚度更大的第二鎳硅化物合金層，在低摻雜n型擴(kuò)散區(qū)和低摻雜p型擴(kuò)散區(qū)的上表面形成厚度更小的第一鎳硅化物合金層，第一鎳硅化物合金層和第二鎳硅化物合金層是在硅化鎳的金屬硅化反應(yīng)中摻雜過(guò)渡金屬的硅化鎳合金相，與所述第一柵極、第二柵極的上表面和所述高摻雜n型擴(kuò)散區(qū)、低摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)、低摻雜p型擴(kuò)散區(qū)的上表面之間的接面更加平滑，大大減少了接觸層的接面漏電流，從而也顯著降低了接觸層的接觸電阻率。另一方面，厚度更小的所述第一鎳硅化物合金層可以在降低源漏電極的接觸電阻率的基礎(chǔ)上，不會(huì)損壞所述低摻雜n型擴(kuò)散區(qū)和低摻雜p型擴(kuò)散區(qū)構(gòu)成的淺層溝道的導(dǎo)通性能，而厚度更大的所述第二鎳硅化物合金層也可以更顯著地降低柵極和源漏電極的接觸電阻率，并且也不會(huì)影響所述高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)構(gòu)成的深層溝道的導(dǎo)通性能。

技術(shù)特征：

1.一種cmos器件的制備方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的cmos器件的制備方法，其特征在于，所述高摻雜n型擴(kuò)散區(qū)的摻雜濃度大于所述低摻雜n型擴(kuò)散區(qū)的摻雜濃度，所述高摻雜p型擴(kuò)散區(qū)的摻雜濃度大于所述低摻雜p型擴(kuò)散區(qū)的摻雜濃度。

3.根據(jù)權(quán)利要求1所述的cmos器件的制備方法，其特征在于，所述第一過(guò)渡金屬和第二過(guò)渡金屬為選自鋱（tb）金屬、鈥（ho）金屬之一。

4.根據(jù)權(quán)利要求3所述的cmos器件的制備方法，其特征在于，所述第一厚度、第二厚度之間以及所述第四厚度、第五厚度之間滿足1:3至1:5的比例關(guān)系；所述第一厚度、第三厚度之間以及所述第四厚度、第六厚度之間滿足1:2至1:3的比例關(guān)系。

5.根據(jù)權(quán)利要求4所述的cmos器件的制備方法，其特征在于，所述通過(guò)第一快速熱處理工藝形成第一鎳硅化物合金層包括：在快速熱處理反應(yīng)室中在450-500℃的溫度條件下進(jìn)行快速退火30-40秒，使得所述第一過(guò)渡金屬層、所述第一鎳金屬層與所述第一柵極、第二柵極、高摻雜n型擴(kuò)散區(qū)、低摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)、低摻雜p型擴(kuò)散區(qū)中的硅元素發(fā)生硅化反應(yīng)，形成所述第一鎳硅化物合金層。

6.根據(jù)權(quán)利要求5所述的cmos器件的制備方法，其特征在于，所述通過(guò)第二快速熱處理工藝形成第二鎳硅化物合金層包括：在快速熱處理反應(yīng)室中在500-600℃的溫度條件下進(jìn)行快速退火40-60秒，使得所述第二過(guò)渡金屬層、所述第二鎳金屬層與所述第一柵極、第二柵極、高摻雜n型擴(kuò)散區(qū)、高摻雜p型擴(kuò)散區(qū)中的硅元素發(fā)生硅化反應(yīng)，形成所述第二鎳硅化物合金層。

7.根據(jù)權(quán)利要求2所述的cmos器件的制備方法，其特征在于，所述高摻雜n型擴(kuò)散區(qū)的結(jié)深大于所述低摻雜n型擴(kuò)散區(qū)的結(jié)深，所述高摻雜p型擴(kuò)散區(qū)的結(jié)深大于所述低摻雜p型擴(kuò)散區(qū)的結(jié)深。

8.根據(jù)權(quán)利要求7所述的cmos器件的制備方法，其特征在于，所述第二鎳硅化物合金層的厚度與所述第一鎳硅化物合金層的厚度之比滿足：，其中表示所述第一鎳硅化物合金層的厚度，表示所述第二鎳硅化物合金層的厚度，表示所述高摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述高摻雜p型擴(kuò)散區(qū)的結(jié)深，表示所述低摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述低摻雜p型擴(kuò)散區(qū)的結(jié)深，表示比例系數(shù)，取值[1,2]區(qū)間。

9.一種cmos器件，其特征在于，所述cmos器件包括：

10.根據(jù)權(quán)利要求9所述的cmos器件，其特征在于，所述第二鎳硅化物合金層的厚度與所述第一鎳硅化物合金層的厚度之比滿足：，其中表示所述第一鎳硅化物合金層的厚度，表示所述第二鎳硅化物合金層的厚度，表示所述高摻雜n型擴(kuò)散區(qū)的結(jié)深或者所述高摻雜p型擴(kuò)散區(qū)的結(jié)深，表示所述低摻雜型n擴(kuò)散區(qū)的結(jié)深或者所述低摻雜p型擴(kuò)散區(qū)的結(jié)深，表示比例系數(shù)，取值[1,2]區(qū)間。

技術(shù)總結(jié)
本申請(qǐng)公開一種CMOS器件的制備方法及CMOS器件，屬于半導(dǎo)體工藝技術(shù)領(lǐng)域，該方法在第一柵極和第二柵極和高摻雜N型擴(kuò)散區(qū)、低摻雜N型擴(kuò)散區(qū)、高摻雜P型擴(kuò)散區(qū)、低摻雜P型擴(kuò)散區(qū)的上表面依次沉積第一厚度的第一過(guò)渡金屬層、第二厚度的第一鎳金屬層、第三厚度的氮化鈦保護(hù)層形成第一鎳硅化物合金層；在第一柵極、第二柵極和高摻雜N型擴(kuò)散區(qū)、高摻雜P型擴(kuò)散區(qū)對(duì)應(yīng)的第一鎳硅化物合金層之上依次沉積第四厚度的第二過(guò)渡金屬層、第五厚度的第二鎳金屬層、第六厚度的氮化鈦保護(hù)層形成第二鎳硅化物合金層，其中第二鎳硅化物合金層的厚度大于第一鎳硅化物合金層的厚度。本申請(qǐng)可以顯著降低CMOS器件的晶體管柵極和源漏電極的接觸層的接觸電阻率。

技術(shù)研發(fā)人員：劉云潔,莊立強(qiáng),王永功,任杰,張翔,馬美玲,趙海紅,陳鑫,何成功
受保護(hù)的技術(shù)使用者：天水天光半導(dǎo)體有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21