本發(fā)明涉及半導(dǎo)體，尤其涉及一種降低柵極振蕩的sic?mosfet器件及制備方法。

背景技術(shù)：

1、在電力電子技術(shù)領(lǐng)域，功率器件一直都是各市場(chǎng)的主要產(chǎn)品，應(yīng)用范圍涵蓋了汽車、光伏、通訊、工業(yè)、消費(fèi)電子等各個(gè)領(lǐng)域。在應(yīng)用系統(tǒng)的整流側(cè)，一般采用兩種方案，一種是由二極管組成的整流橋進(jìn)行整流，另一種就是由開關(guān)型器件例如mosfet組成的同步整流橋臂進(jìn)行整流。兩者對(duì)比下來，二極管的整流橋由于自身存在導(dǎo)通壓降，因此使用損耗高，整機(jī)效率低，但是優(yōu)點(diǎn)在于成本低且穩(wěn)定。而mosfet的整流橋臂由于mosfet的開關(guān)特性導(dǎo)致其導(dǎo)通損耗小，帶來的整機(jī)效率高，但缺點(diǎn)是成本高且使用較為復(fù)雜。

2、mosfet器件由于自身存在電感及電容，因此在外部驅(qū)動(dòng)電壓對(duì)器件進(jìn)行開關(guān)過程中會(huì)發(fā)生柵極振蕩，這帶來的壞處就是容易發(fā)生器件誤開啟，從而影響整個(gè)系統(tǒng)的使用，甚至還會(huì)使器件發(fā)生擊穿失效。為了降低mosfet器件的柵極振蕩現(xiàn)象，通用的辦法是在器件柵極外串聯(lián)一門極電阻rg，以在器件開關(guān)過程中減弱振蕩能量，但是額外使用一個(gè)電阻毋庸置疑會(huì)增加整個(gè)系統(tǒng)的器件使用數(shù)量和器件成本，因此若能將門極電阻內(nèi)置于mosfet器件內(nèi)部，就會(huì)避免這一問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明在sic?mosfet器件內(nèi)部的柵極gate?pad區(qū)通過淀積介質(zhì)層以在內(nèi)部串聯(lián)一介質(zhì)電阻層，從而提高器件內(nèi)部的柵極電阻，降低在開關(guān)過程中的柵極振蕩能量，避免器件發(fā)生誤開啟。

2、本發(fā)明的技術(shù)方案是：

3、s100，在sic?sub層上外延生長(zhǎng)sic?drift層；

4、s200，在sic?drift層的頂面通過al離子注入形成淺摻雜的p-body區(qū)；

5、s300，在p-body區(qū)的頂面通過n離子注入形成重?fù)诫s的np區(qū)；

6、s400，在p-body區(qū)的頂面通過al離子注入形成重?fù)诫s的pp區(qū)；

7、s500，在sic?drift層的頂面淀積形成一層阻擋介質(zhì)層，隔離柵極gate?bias處的柵電極和sic?drift層，避免此處存在使用風(fēng)險(xiǎn)；

8、s600，在sic?drift層的頂面生長(zhǎng)柵氧化層；

9、s700，在柵氧化層的頂面通過淀積形成poly層，作為器件的門電極；

10、s800，在np區(qū)和poly層的頂面淀積形成隔離介質(zhì)層，隔離器件源極處的門電極和源電極，避免兩者短接；

11、s900，在柵極gate?pad區(qū)通過氧化物淀積方式在poly層的頂面形成一層介質(zhì)電阻層，以提高器件的柵極電阻，降低柵極開關(guān)振蕩；

12、s1000，在np區(qū)和pp區(qū)的頂面通過ni金屬濺射后再通過快速熱退火形成歐姆接觸合金層；

13、s1100，在器件最上方通過alcu金屬濺射形成一層?xùn)艠O金屬層和源極金屬層，其中柵極金屬層作為器件的門電極，源極金屬層作為器件的源電極。

14、具體的，步驟s100中的sic?sub層和sic?drift層導(dǎo)電類型均為n型。

15、具體的，步驟s200中的p-body區(qū)摻雜濃度為1e17-3e18cm-2，

16、具體的，步驟s300中的np區(qū)摻雜濃度為1e18-1e19cm-2。

17、具體的，步驟s400中的pp區(qū)摻雜濃度為1e18-1e19cm-2。

18、具體的，步驟s500中的阻擋介質(zhì)層材料為sio2，厚度為0.8um-1um。

19、具體的，步驟s900中的介質(zhì)電阻層的材料為sio2或si3n4，厚度為1um-2um，隨厚度增加電阻值增加，可根據(jù)設(shè)計(jì)需要通過調(diào)節(jié)厚度以調(diào)節(jié)電阻值。

20、具體的，步驟s1000中的的ni金屬厚度在100nm。

21、具體的，步驟s1100中的alcu金屬厚度為5000nm。

22、一種降低柵極振蕩的sic?mosfet器件，包括從下而上依次設(shè)置sic?sub層和sicdrift層；

23、源極區(qū)和gate?pad區(qū)的所述sic?drift層設(shè)有向下延伸的p-body區(qū)；

24、所述源極區(qū)的p-body區(qū)內(nèi)設(shè)有向下延伸的np區(qū)和pp區(qū)；所述np區(qū)和pp區(qū)側(cè)部相連；

25、所述gate?pad區(qū)的p-body區(qū)頂面設(shè)有延伸至gate?bias區(qū)的阻擋介質(zhì)層；

26、所述gate?bias區(qū)的阻擋介質(zhì)層側(cè)部設(shè)有與之連接的柵氧化層，并向所述源極區(qū)延伸；

27、所述阻擋介質(zhì)層和柵氧化層上設(shè)有poly層；

28、所述源極區(qū)的poly層頂面設(shè)有從poly層側(cè)部向下延伸并與所述np區(qū)連接的隔離介質(zhì)層；所述隔離介質(zhì)層延伸至gate?bias區(qū)的poly層上；

29、所述源極區(qū)的隔離介質(zhì)層側(cè)部設(shè)有分別與np區(qū)和pp區(qū)頂面連接的歐姆接觸合金層；

30、所述gate?pad區(qū)的poly層頂面設(shè)有介質(zhì)電阻層；

31、所述介質(zhì)電阻層上設(shè)有柵極金屬層，并從側(cè)部向下延伸，與所述poly層的頂面連接；所述柵極金屬層向gate?bias區(qū)延伸，底部分別與所述gate?bias區(qū)內(nèi)poly層和隔離介質(zhì)層連接；

32、所述源極區(qū)設(shè)有覆蓋在隔離介質(zhì)層和歐姆接觸合金層頂面的源極金屬層，并延伸至gate?bias區(qū)中隔離介質(zhì)層的頂面。

33、本發(fā)明在sic?mosfet器件內(nèi)部的柵極gate?pad區(qū)通過淀積介質(zhì)層以在內(nèi)部串聯(lián)一介質(zhì)電阻層，從而提高器件內(nèi)部的柵極電阻，但由于柵極電阻會(huì)增加器件的開關(guān)損耗，因此過大的柵極電阻也會(huì)影響器件使用。而本發(fā)明的介質(zhì)電阻層可以通過調(diào)節(jié)厚度來改變電阻值，從而可根據(jù)實(shí)際設(shè)計(jì)需求來改變厚度，從而削弱振蕩能量，避免器件發(fā)生誤開啟。

技術(shù)特征：

1.一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，包括如下步驟：

2.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s100中的sic?sub層（1）和sic?drift層（2）導(dǎo)電類型均為n型。

3.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s200中的p-body區(qū)（3）摻雜濃度為1e17-3e18cm-2。

4.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s300中的np區(qū)（4）摻雜濃度為1e18-1e19cm-2。

5.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s400中的pp區(qū)（5）摻雜濃度為1e18-1e19cm-2。

6.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s500中的阻擋介質(zhì)層（6）的材料為sio2，厚度為0.8um-1um，。

7.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s900中的介質(zhì)電阻層（10）的材料為sio2或si3n4，厚度為1um-2um。

8.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s1000中的的ni金屬厚度在100nm。

9.根據(jù)權(quán)利要求1所述的一種降低柵極振蕩的sic?mosfet器件制備方法，其特征在于，步驟s1100中的alcu金屬厚度為5000nm。

10.一種降低柵極振蕩的sic?mosfet器件，通過權(quán)利要求任一1-9所述的一種降低柵極振蕩的sic?mosfet器件制備方法制備，其特征在于，包括從下而上依次設(shè)置sic?sub層（1）和sic?drift層（2）；

技術(shù)總結(jié)
一種降低柵極振蕩的SiC?MOSFET器件及制備方法，涉及半導(dǎo)體技術(shù)領(lǐng)域。在SiC?MOSFET器件內(nèi)部的柵極Gate?Pad區(qū)通過淀積介質(zhì)層以在內(nèi)部串聯(lián)一介質(zhì)電阻層，從而提高器件內(nèi)部的柵極電阻，但由于柵極電阻會(huì)增加器件的開關(guān)損耗，因此過大的柵極電阻也會(huì)影響器件使用。而本發(fā)明的介質(zhì)電阻層可以通過調(diào)節(jié)厚度來改變電阻值，從而可根據(jù)實(shí)際設(shè)計(jì)需求來改變厚度，從而削弱振蕩能量，避免器件發(fā)生誤開啟。

技術(shù)研發(fā)人員：王正,楊程,裘俊慶,王毅
受保護(hù)的技術(shù)使用者：揚(yáng)州揚(yáng)杰電子科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21