專利名稱：半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
背景技術(shù)：
通常,有使二極管和晶體管混合存在于SOI (Silicon On Insulator,絕緣體上娃結(jié)構(gòu))襯底上的半導(dǎo)體裝置。例如，在日本特開(kāi)2002-124657號(hào)公報(bào)中記載了使光電二極管和放大用晶體管混合存在于硅襯底上的CMOS圖像傳感器，該放大用晶體管放大在光電二極管中在硅襯底內(nèi)進(jìn)行光電變換而蓄積的信號(hào)電荷。

發(fā)明內(nèi)容
發(fā)明要解決的課題
在圖22中示出使二極管和晶體管混合存在于SOI襯底上的以往的半導(dǎo)體裝置的一個(gè)例子。再有，圖22中所示的半導(dǎo)體裝置是用于X射線等的檢測(cè)的傳感器。半導(dǎo)體裝置100在由N型半導(dǎo)體層114、隱埋氧化膜116以及P型半導(dǎo)體層1220構(gòu)成的SOI襯底上形成有MOS型晶體管182和二極管184。在用于X射線等的檢測(cè)的傳感器中，為了提高輻射線入射時(shí)的檢測(cè)靈敏度，需要對(duì)襯底使用低濃度高電阻襯底、或利用在襯底背面施加數(shù)百V的偏壓等方法使襯底整體耗盡?？墒?，在半導(dǎo)體裝置100中，為了使N型半導(dǎo)體層114耗盡而施加在N型半導(dǎo)體層114的背面的電壓還經(jīng)由隱埋氧化膜116傳遞至形成在隱埋氧化膜116上的P型半導(dǎo)體層1220。由于該現(xiàn)象導(dǎo)致在形成于P型半導(dǎo)體層1220的MOS型晶體管182中，在原本的由以多晶硅膜形成的柵極電極130控制的電流路徑之外，通過(guò)從N型半導(dǎo)體層114傳遞的偏置電壓，隱埋氧化膜116側(cè)的溝道區(qū)域也作為電流路徑進(jìn)行工作，因此存在與利用柵極電極130的控制無(wú)關(guān)地產(chǎn)生漏電流183的問(wèn)題。本發(fā)明是為了解決上述的問(wèn)題而提出的，其目的在于提供一種半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置使二極管和晶體管混合存在于同一襯底上，并能抑制與利用晶體管的柵極電極的控制無(wú)關(guān)地產(chǎn)生的漏電流。用于解決課題的方案
本發(fā)明第一方式的半導(dǎo)體裝置，具備第二導(dǎo)電型的半導(dǎo)體層，在一個(gè)面?zhèn)鹊念A(yù)先確定的第一區(qū)域形成有第一導(dǎo)電型的第一的第一導(dǎo)電型區(qū)域，并且在所述第一的第一導(dǎo)電型區(qū)域的一部分形成有使雜質(zhì)濃度比所述第一的第一導(dǎo)電型區(qū)域高的第二的第一導(dǎo)電型區(qū)域，并且在所述一個(gè)面?zhèn)鹊呐c所述第一區(qū)域鄰接的第二區(qū)域的一部分形成有提高了雜質(zhì)濃度的第一的第二導(dǎo)電型區(qū)域以及第三的第一導(dǎo)電型區(qū)域；氧化膜層，層疊于所述第二導(dǎo)電型的半導(dǎo)體層的所述一個(gè)面?zhèn)鹊乃龅谝粎^(qū)域和所述第二區(qū)域；MOS型晶體管，包含層疊于所述第一區(qū)域的所述氧化膜層上的第一導(dǎo)電型的半導(dǎo)體層；第一電極，連接于所述第二的第一導(dǎo)電型區(qū)域；第二電極，連接于所述第一的第二導(dǎo)電型區(qū)域；以及第三電極，連接于所述第三的第一導(dǎo)電型區(qū)域。
本發(fā)明第二方式的半導(dǎo)體裝置，在第一方式的半導(dǎo)體裝置中，具備電壓施加單元，該電壓施加單元向所述第二導(dǎo)電型的半導(dǎo)體層的與所述一個(gè)面對(duì)置的面和所述第二電極施加電壓，所述第一電極和所述第三電極接地。本發(fā)明第二方式的半導(dǎo)體裝置，在第一方式的半導(dǎo)體裝置中，在所述第一的第一導(dǎo)電型區(qū)域以與所述氧化膜層相接的方式形成第二導(dǎo)電型的第二的第二導(dǎo)電型區(qū)域，并且在所述第二的第二導(dǎo)電型區(qū)域的一部分以與所述氧化膜層相接的方式形成使雜質(zhì)濃度比所述第二的第二導(dǎo)電型區(qū)域高的第三的第二導(dǎo)電型區(qū)域，所述半導(dǎo)體裝置具備連接于所述第三的第二導(dǎo)電型區(qū)域的第四電極。本發(fā)明第四方式的半導(dǎo)體裝置，在第三方式的半導(dǎo)體裝置中，具備電壓施加單元，該電壓施加單元向所述第二導(dǎo)電型的半導(dǎo)體層的與所述一個(gè)面對(duì)置的面和所述第二電極施加電壓，所述第一電極、所述第三電極以及所述第四電極接地。本發(fā)明第五方式的半導(dǎo)體裝置的制造方法，具備在第二導(dǎo)電型的半導(dǎo)體層上依次層疊氧化膜層和第一導(dǎo)電型的半導(dǎo)體層的工序；在所述第一導(dǎo)電型的半導(dǎo)體層形成有源 區(qū)域的工序；在所述第一導(dǎo)電型的半導(dǎo)體層上形成絕緣膜的工序；基于所述有源區(qū)域的位置，在包含所述有源區(qū)域的下部的所述第二導(dǎo)電型的半導(dǎo)體層的第一區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第一的第一導(dǎo)電型區(qū)域的工序；在所述有源區(qū)域形成MOS型晶體管的工序；除去形成所述第一導(dǎo)電型半導(dǎo)體層的第一電極、第二電極、以及第三電極的預(yù)先確定的區(qū)域的所述氧化膜的工序；在所述第一的第一導(dǎo)電型區(qū)域中的除去了所述氧化膜的形成第一電極的預(yù)先確定的區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二的第一導(dǎo)電型區(qū)域，并且在形成第三電極的預(yù)先確定的區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第三的第一導(dǎo)電型區(qū)域的工序；在除去了氧化膜的形成第二電極的預(yù)先確定的區(qū)域使第二導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二導(dǎo)電型區(qū)域的工序；以及形成所述第一電極、所述第二電極、以及所述第三電極的工序。本發(fā)明第六方式的半導(dǎo)體裝置的制造方法，在第五方式的半導(dǎo)體裝置的制造方法中，在形成所述絕緣膜的工序和形成所述第一的第一導(dǎo)電型區(qū)域的工序之間具備基于所述有源區(qū)域的位置，在包含所述有源區(qū)域的下部的所述第二導(dǎo)電型的半導(dǎo)體層的第一區(qū)域使第二導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二的第二導(dǎo)電型區(qū)域的工序。發(fā)明效果
根據(jù)本發(fā)明，在使二極管和晶體管混合存在于同一襯底上的半導(dǎo)體裝置中，起到能抑制與利用晶體管的柵極電極的控制無(wú)關(guān)地產(chǎn)生的漏電流的效果。


圖I是表示第一實(shí)施方式的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。圖2是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的工序圖。圖3是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖2中示出的工序的下一工序的工序圖。圖4是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖3中示出的工序的下一工序的工序圖。圖5是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖4中示出的工序的下一工序的工序圖。圖6是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖5中示出的工序的下一工序的工序圖。圖7是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖6中示出的工序的下一工序的工序圖。圖8是用于說(shuō)明第一實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖7中示出的工序的下一工序的工序圖。圖9是表示第一實(shí)施方式的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。圖10是表示第二實(shí)施方式的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。圖11是用于說(shuō)明對(duì)第一實(shí)施方式的半導(dǎo)體裝置長(zhǎng)時(shí)間照射了 X射線的情況的說(shuō) 明圖。圖12是用于說(shuō)明對(duì)第二實(shí)施方式的半導(dǎo)體裝置長(zhǎng)時(shí)間照射了 X射線的情況的說(shuō)明圖。圖13是用于第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的工序圖。圖14是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖13中示出的工序的下一工序的工序圖。圖15是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖14中示出的工序的下一工序的工序圖。圖16是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖15中示出的工序的下一工序的工序圖。圖17是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖16中示出的工序的下一工序的工序圖。圖18是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖17中示出的工序的下一工序的工序圖。圖19是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖18中示出的工序的下一工序的工序圖。圖20是用于說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的一個(gè)例子的在圖19中示出的工序的下一工序的工序圖。圖21是表示第二實(shí)施方式的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。圖22是表示以往的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。
具體實(shí)施例方式[第一實(shí)施方式]
以下，參照附圖對(duì)本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置詳細(xì)地進(jìn)行說(shuō)明。再有，以下將場(chǎng)效應(yīng)晶體管稱為MOS型晶體管。首先，針對(duì)本實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。在圖I中示出本實(shí)施方式的半導(dǎo)體裝置的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。本實(shí)施方式的半導(dǎo)體裝置10在層疊有N型半導(dǎo)體層14、隱埋氧化膜16、以及P型半導(dǎo)體層22 (220、222、224)的SOI襯底上形成有N溝道MOS型晶體管82和二極管84。再有，為了便于說(shuō)明，將SOI襯底上的形成MOS晶體管82的區(qū)域稱為第一區(qū)域，另一方面，將形成二極管84的區(qū)域稱為第二區(qū)域。在N型半導(dǎo)體層14的表面(與隱埋氧化膜16相接的一側(cè)的面)的第一區(qū)域，形成有P型阱擴(kuò)散層28，在P型阱擴(kuò)散層28的表面形成有雜質(zhì)濃度比P型阱擴(kuò)散層28高的P型引出電極區(qū)域40。此外，在N型半導(dǎo)體層14的表面的第二區(qū)域，形成有作為二極管84的一部分的P型引出電極區(qū)域42和雜質(zhì)濃度比N型半導(dǎo)體層14高的N型引出電極區(qū)域50、52。在層疊于N型半導(dǎo)體層14的隱埋氧化膜16上，層疊有P型半導(dǎo)體層220、222、224。此外，在隱埋氧化膜16上的第一區(qū)域形成有MOS型晶體管82。MOS型晶體管82構(gòu)成為具備P型半導(dǎo)體層220 ;在源極、漏極和溝道之間設(shè)置的低濃度雜質(zhì)區(qū)域的LDD (Lightly Doped Drain,輕摻雜漏極)區(qū)域32 ;柵極氧化膜24 ;柵極電極30 ;以及形成MOS型晶體管82的源極和漏極的引出電極71、72。
進(jìn)而，在隱埋氧化膜16上，層疊有氧化膜17以及層間膜18。此外，作為P型阱電極的引出電極70連接于P型引出電極區(qū)域40，陽(yáng)極電極76連接于P型引出電極區(qū)域42，陰極電極74、78分別連接于N型引出電極區(qū)域50、52。電源電壓80對(duì)二極管84的陰極電極74、78、以及N型半導(dǎo)體層14的背面(未與隱埋氧化膜16相接的一側(cè)的面)施加用于使N型半導(dǎo)體層14耗盡的偏置電壓。在本實(shí)施方式中，作為具體的一個(gè)例子，施加數(shù)百V的偏置電壓。此外，形成在半導(dǎo)體裝置10上的電極70、以及二極管84的陽(yáng)極電極76接地。像這樣，在本實(shí)施方式的半導(dǎo)體裝置10中，在以高電阻N型襯底形成的N型半導(dǎo)體層14中，形成P型阱擴(kuò)散層28，固定于接地電位，由此在為了使N型半導(dǎo)體層14耗盡而利用電源電壓80對(duì)N型半導(dǎo)體層14的背面施加了高電壓的情況下，在P型阱擴(kuò)散層28和N型半導(dǎo)體層14的PN結(jié)面，耗盡層擴(kuò)展。由于該耗盡層中的向P型阱擴(kuò)散層28側(cè)擴(kuò)展的耗盡層未到達(dá)與隱埋氧化膜16的界面，所以P型阱擴(kuò)散層28的表面附近的電位保持為接地電位。因此，從電源電壓80對(duì)N型半導(dǎo)體層14的背面施加的電壓未傳遞到P型半導(dǎo)體層220的隱埋氧化膜16側(cè)的界面。如以上說(shuō)明的那樣，根據(jù)本實(shí)施方式的半導(dǎo)體裝置10，在從電源電壓80對(duì)N型半導(dǎo)體層14的背面以及陰極電極74、78施加了電壓的情況下，由于形成于P型半導(dǎo)體層220的MOS型晶體管82的隱埋氧化膜16側(cè)的溝道區(qū)域未進(jìn)行工作，所以能抑制與利用柵極電極30控制無(wú)關(guān)的漏電流83的產(chǎn)生。接著，針對(duì)本實(shí)施方式的半導(dǎo)體裝置10的制造方法進(jìn)行說(shuō)明。首先，如圖2所示那樣，準(zhǔn)備夾著隱埋氧化膜16在上側(cè)層疊有P型半導(dǎo)體層22、在下側(cè)層疊有N型半導(dǎo)體層14的SOI襯底。在本實(shí)施方式中，作為具體的一個(gè)例子，N型半導(dǎo)體層14使用厚度700 μ m左右的電阻率IOkQ ·cm的N型襯底，隱埋氧化膜16使用厚度2000A左右的SiO2氧化膜，P型半導(dǎo)體層22使用厚度880A左右的電阻率10 Ω · cm的P型襯底。在P型半導(dǎo)體層22的上表面，形成襯墊(pad)氧化膜(SiO2),在襯墊氧化膜上利用CVD等形成氮化膜(Si3N4)(省略圖示)。進(jìn)而，在要形成場(chǎng)(field)氧化膜的區(qū)域涂敷光致抗蝕劑，利用蝕刻除去氮化膜，之后利用L0C0S(Local Oxidization of Silicon,娃的局部氧化)形成法將氮化膜作為掩模，在場(chǎng)氧化膜17形成后，除去氮化膜和襯墊氧化膜。由此，如圖3所示那樣，形成作為有源區(qū)域(active area)的P型半導(dǎo)體層220、222、224。進(jìn)而，如圖4所示那樣，在P型半導(dǎo)體層220、222、224、以及場(chǎng)氧化膜17的表面(圖3中所示的上側(cè)整個(gè)表面)利用CVD等形成柵極氧化膜24，利用與作為MOS型晶體管82的有源區(qū)域的P型半導(dǎo)體層220進(jìn)行了位置對(duì)準(zhǔn)的光致抗蝕劑26覆蓋形成第一區(qū)域的P型阱擴(kuò)散層28的區(qū)域以外的區(qū)域。進(jìn)而，作為具體的一個(gè)例子，以注入能量lOOkeV、劑量
I.0E12 I. 0E13cnT2左右將B+ (B+27)作為P型雜質(zhì)注入。由此，成為向N型半導(dǎo)體層14注入了用于形成P型阱擴(kuò)散層28的雜質(zhì)的狀態(tài)。進(jìn)而，在除去了光致抗蝕劑26之后，堆積多晶硅膜，對(duì)以光致抗蝕劑進(jìn)行了構(gòu)圖的多晶硅膜進(jìn)行干法蝕刻(省略圖示)，如圖5所示那樣將柵極電極30形成在P型半導(dǎo)體層220的柵極氧化膜24上。進(jìn)而，如圖6所示那樣，對(duì)P型半導(dǎo)體層220較淺地低濃度地對(duì)源極/漏極的雜質(zhì) 離子進(jìn)行離子注入，形成LDD區(qū)域32。進(jìn)而，在以覆蓋柵極圖案的方式形成Si3N4膜等之后，進(jìn)行干法蝕刻，在柵極電極30的側(cè)壁部形成側(cè)壁間隔物(sidewall spacer)340之后，再次高濃度地注入漏極的離子，形成MOS型晶體管82。在MOS型晶體管82形成后，以光致抗蝕劑覆蓋要形成在N型半導(dǎo)體層14上、預(yù)先確定的N型和P型各自的引出電極(電極70、74、76,78)區(qū)域以外的區(qū)域，在將該光致抗蝕劑作為掩模蝕刻了氧化膜17和隱埋氧化膜16之后，除去該光致抗蝕劑。進(jìn)而，對(duì)形成兼作為二極管84的陰極電極的N型引出電極區(qū)域50、52的區(qū)域，作為具體的一個(gè)例子，以注入能量60keV、劑量5. 0E15cm_2左右將P+作為雜質(zhì)注入。由此，如圖7所示那樣，形成N型引出電極區(qū)域50、52。此外，在形成兼作為二極管84的陽(yáng)極電極的P型引出電極區(qū)域42以及P型引出電極區(qū)域40的區(qū)域，作為具體的一個(gè)例子，以注入能量40keV、劑量5. 0E15cnT2左右將B+作為雜質(zhì)注入。由此，如圖7所示那樣，形成P型引出電極區(qū)域42以及P型引出電極區(qū)域40。此外，P型引出電極區(qū)域40成為雜質(zhì)濃度比P型阱擴(kuò)散層28高的狀態(tài)。在P型引出電極區(qū)域40、42以及N型引出電極區(qū)域50、52形成后，如圖7所示那樣，使CVD膜堆積來(lái)形成層間膜18。進(jìn)而，通過(guò)利用光致抗蝕劑對(duì)預(yù)先確定的、形成MOS型晶體管82的電極(P型半導(dǎo)體層220的引出電極)的區(qū)域以及形成N型半導(dǎo)體層14的引出電極的區(qū)域以外的區(qū)域進(jìn)行遮擋(masking)并蝕刻,從而如圖8所示那樣,形成接觸孔(contact hole) 60、61、62、64、66、68。進(jìn)而,利用派射使金屬層堆積于接觸孔60、61、62、64、66、68。最后，通過(guò)對(duì)由濺射形成的金屬層的電極形成區(qū)域以外的部分進(jìn)行蝕刻，從而如圖9所示那樣，形成引出電極70、71、72、74、76、78。像這樣，通過(guò)上述的這些工序來(lái)制造本實(shí)施方式的半導(dǎo)體裝置10。像這樣，在本實(shí)施方式的半導(dǎo)體裝置10的制造方法中，在P型半導(dǎo)體層22形成了作為有源區(qū)域的P型半導(dǎo)體層220、222、224之后，形成P型阱擴(kuò)散層28，因此，在用于形成P型阱擴(kuò)散層28的雜質(zhì)注入前的光刻工序中，能使用有源區(qū)域(P型半導(dǎo)體層220)來(lái)進(jìn)行光刻的位置對(duì)準(zhǔn)。此外，在注入了 P型阱擴(kuò)散層28形成用的雜質(zhì)之后，在P型半導(dǎo)體層220形成MOS型晶體管82，因此，能對(duì)P型阱擴(kuò)散層28施加充分的熱處理。如以上說(shuō)明的那樣，根據(jù)本實(shí)施方式的半導(dǎo)體裝置10的制造方法，以對(duì)形成于P型半導(dǎo)體層22的有源區(qū)域(P型半導(dǎo)體層220)最小限度的光刻對(duì)準(zhǔn)偏離量形成P型阱擴(kuò)散層28，進(jìn)而，在為了形成P型阱擴(kuò)散層28而將雜質(zhì)注入于N型半導(dǎo)體層14之后，對(duì)注入了雜質(zhì)的區(qū)域施加較多的熱處理，因此能使P型阱擴(kuò)散層28形成到N型半導(dǎo)體層14內(nèi)部更深的位置。[第二實(shí)施方式]
以下，參照附圖對(duì)本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置詳細(xì)地進(jìn)行說(shuō)明。首先，對(duì)本實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說(shuō)明。在圖10中示出本實(shí)施方式的半導(dǎo)體裝置11的概略結(jié)構(gòu)的一個(gè)例子的剖面圖。再有，由于本實(shí)施方式的半導(dǎo)體裝置11與第一實(shí)施方式的半導(dǎo)體裝置10為大致相同的結(jié)構(gòu)，所以對(duì)相同的部分標(biāo)注相同的附圖標(biāo)記，并省略詳細(xì)的說(shuō)明。在本實(shí)施方式的半導(dǎo)體裝置11所具備的N型半導(dǎo)體層15中，在P型阱擴(kuò)散層28中以與隱埋氧化膜16相接的方式形成有N型阱擴(kuò)散層90，進(jìn)而，在N型阱擴(kuò)散層90的表面形成有雜質(zhì)濃度比N型阱擴(kuò)散層90高的N型引出電極區(qū)域92。此外，作為N型阱電極的電 極94連接于N型引出電極區(qū)域92。此外，電極94與作為P型阱電極的電極70和作為二極管84的陽(yáng)極電極的電極76 一起接地。通常，已知半導(dǎo)體裝置10在作為X射線傳感器使用的情況下，通過(guò)X射線的照射，絕緣膜(隱埋氧化膜16、氧化膜17、層間膜18)帶電為正(plus)，通過(guò)進(jìn)一步繼續(xù)照射X射線，蓄積的電荷量增加。例如，在第一實(shí)施方式的半導(dǎo)體裝置10中，存在由于通過(guò)X射線的照射而蓄積的正電荷中的特別是蓄積在隱埋氧化膜16和N型半導(dǎo)體層14的界面附近的電荷的影響，P型阱擴(kuò)散層28的表面(與隱埋氧化膜16相接的一側(cè)的面)耗盡的情況。在這樣的情況下，在由電源電壓80對(duì)N型半導(dǎo)體層14的背面施加了偏置電壓時(shí)，在從P型阱擴(kuò)散層28側(cè)擴(kuò)展的耗盡層和從P型阱擴(kuò)散層28與N型半導(dǎo)體層14的PN結(jié)面?zhèn)葦U(kuò)展的耗盡層連結(jié)起來(lái)的時(shí)間點(diǎn)，保持為接地電位的P型阱擴(kuò)散層28的表面附近的電位就不能再被保持。在耗盡層彼此連結(jié)的情況下，向N型半導(dǎo)體層14的背面施加的偏置電壓經(jīng)由隱埋氧化膜16傳遞至MOS型晶體管82，與利用柵極電極30的控制無(wú)關(guān)地產(chǎn)生漏電流83。進(jìn)而，由于通過(guò)長(zhǎng)時(shí)間照射X射線而蓄積的電荷的蓄積量增加，所以從P型阱擴(kuò)散層28表面起的耗盡層的擴(kuò)展量也在增加。在圖11中示出在對(duì)第一實(shí)施方式的半導(dǎo)體裝置10長(zhǎng)時(shí)間照射了X射線的情況下的電荷蓄積量和偏置電壓的關(guān)系。此外，在圖12中示出在對(duì)第二實(shí)施方式的半導(dǎo)體裝置11長(zhǎng)時(shí)間照射了 X射線的情況下的電荷蓄積量和偏置電壓的關(guān)系。如圖11、12所示那樣，在半導(dǎo)體裝置10中，隨著電荷蓄積量的增加，產(chǎn)生漏電流83，襯底偏壓降低。另一方面，在半導(dǎo)體裝置11中，即使電荷蓄積量增加，襯底偏壓也不會(huì)降低。像這樣，在本實(shí)施方式的半導(dǎo)體裝置11中，通過(guò)在以高電阻N型襯底形成的N型半導(dǎo)體層15中形成N型阱擴(kuò)散層90，從而即使在通過(guò)X射線的照射使電荷蓄積在隱埋氧化膜16和N型半導(dǎo)體層15的界面附近的情況下，由于在N型阱擴(kuò)散層90的表面蓄積許多作為載流子的電子，所以耗盡層也不會(huì)擴(kuò)展。此外，在本實(shí)施方式的半導(dǎo)體裝置11中，N型阱擴(kuò)散層90形成在P型阱擴(kuò)散層29中。即以覆蓋N型阱擴(kuò)散層90的方式形成P型阱擴(kuò)散層29，并將N型阱擴(kuò)散層90以及P型阱擴(kuò)散層29固定為接地電位，因此，在N型阱擴(kuò)散層90和P型阱擴(kuò)散層29之間耗盡層也不會(huì)擴(kuò)展。由此，在為了使N型半導(dǎo)體層15耗盡而向N型半導(dǎo)體層15的背面施加了高電壓的偏置電壓的情況下，由于在P型阱擴(kuò)散層29和N型半導(dǎo)體層15之間的PN結(jié)面擴(kuò)展的耗盡層中的向P型阱擴(kuò)散層29擴(kuò)展的耗盡層未到達(dá)與N型半導(dǎo)體層15的結(jié)面，所以與由X射線照射引起的電荷蓄積量無(wú)關(guān)地將P型阱擴(kuò)散層29的表面附近的電位保持為接地電位。因此，從電源電壓向N型半導(dǎo)體層15的背面施加的電壓不傳遞至P型半導(dǎo)體層220的隱埋氧化膜16側(cè)的界面。如以上說(shuō)明的那樣，根據(jù)本實(shí)施方式的半導(dǎo)體裝置11，即使在通過(guò)X射線的照射使電荷蓄積在隱埋氧化膜16和N型半導(dǎo)體層15的界面附近的情況下，由于形成于P型半導(dǎo)體層220的MOS型晶體管82的隱埋氧化膜16側(cè)的溝道區(qū)域未進(jìn)行工作，所以能抑制與利用柵極電極30的控制無(wú)關(guān)的漏電流83的產(chǎn)生。接著，針對(duì)本實(shí)施方式的半導(dǎo)體裝置11的制造方法進(jìn)行說(shuō)明。再有，由于本實(shí)施方式的半導(dǎo)體裝置11的制造方法與第一實(shí)施方式的半導(dǎo)體裝置10的制造方法是大致相同的工序,所以針對(duì)相同的工序省略詳細(xì)的說(shuō)明。再有，本實(shí)施方式的圖13對(duì)應(yīng)于第一實(shí)施方式的圖2，圖14對(duì)應(yīng)于圖3，圖16對(duì)應(yīng)于圖4，圖17對(duì)應(yīng)于圖5，圖18對(duì)應(yīng)于圖6，圖19對(duì)應(yīng)于圖7，圖20對(duì)應(yīng)于圖8。
首先，如圖13所示那樣，準(zhǔn)備夾著隱埋氧化膜16在上側(cè)層疊有P型半導(dǎo)體層22、在下側(cè)層疊有N型半導(dǎo)體層14的SOI襯底。進(jìn)而，利用LOCOS形成法形成場(chǎng)氧化膜17，如圖14所示那樣，形成作為有源區(qū)域的P 型半導(dǎo)體層 220、221、222、224。進(jìn)而如圖15所示那樣，在P型半導(dǎo)體層220、221、222、224以及場(chǎng)氧化膜17的表面形成柵極氧化膜24，利用與作為MOS型晶體管82的有源區(qū)域的P型半導(dǎo)體層220進(jìn)行了位置對(duì)準(zhǔn)的光致抗蝕劑25覆蓋形成第一區(qū)域的N型阱擴(kuò)散層90的區(qū)域以外的區(qū)域。進(jìn)而，作為具體的一個(gè)例子，以注入能量160keV、劑量I. 0E12 I. 0E13cnT2左右將P+ (P+89)作為N型雜質(zhì)以傾角7度注入。由此，成為向N型半導(dǎo)體層14注入了用于形成N型阱擴(kuò)散層90的雜質(zhì)的狀態(tài)。進(jìn)而，如圖16所示那樣，在除去了光致抗蝕劑25之后，以光致抗蝕劑26覆蓋也包含注入了 N型雜質(zhì)的區(qū)域的形成P型阱擴(kuò)散層29的區(qū)域以外的區(qū)域。用于形成P型阱擴(kuò)散層29的P型雜質(zhì)的注入以比為了形成N型阱擴(kuò)散層90而注入了 N型雜質(zhì)的情況深并在N型阱擴(kuò)散層90和P型阱擴(kuò)散層29之間形成結(jié)(juction)的方式進(jìn)行注入。在本實(shí)施方式中，作為具體的一個(gè)例子，以注入能量220keV、劑量1.0E12 I. 0E13cnT2左右將B+ (B+27)作為P型雜質(zhì)以傾角O度注入。由此，成為向N型半導(dǎo)體層14注入了用于形成P型阱擴(kuò)散層29的雜質(zhì)的狀態(tài)。進(jìn)而，在如圖17所示那樣形成了柵極電極30之后，如圖18所示那樣，對(duì)P型半導(dǎo)體層220以低濃度較淺地進(jìn)行離子注入，形成LDD區(qū)域32，進(jìn)而形成側(cè)壁間隔物34，注入高濃度的離子來(lái)形成MOS型晶體管82。在MOS型晶體管82形成后，以光致抗蝕劑覆蓋預(yù)先確定的N型以及P型各自的引出電極(電極70、74、76、78、94)區(qū)域以外的區(qū)域并進(jìn)行蝕刻，之后除去該光致抗蝕劑。進(jìn)而，在形成兼作為二極管84的陰極電極的N型引出電極區(qū)域50、52以及N型引出電極區(qū)域92的區(qū)域，注入N型雜質(zhì)。由此，如圖19所示那樣，形成N型引出電極區(qū)域50、52、92。此外，N型引出電極區(qū)域92成為雜質(zhì)濃度比N型阱擴(kuò)散層90高的狀態(tài)。此外，在形成兼作為二極管84的陽(yáng)極電極的P型引出電極區(qū)域42、以及P型引出電極區(qū)域41的區(qū)域，注入P型雜質(zhì)。由此，如圖19所示那樣，形成P型引出電極區(qū)域42以及P型引出電極區(qū)域41。此外，P型引出電極區(qū)域41成為雜質(zhì)濃度比P型阱擴(kuò)散層29高的狀態(tài)。在P型引出電極區(qū)域40、41以及N型引出電極區(qū)域50、52、92形成后，如圖19所示那樣形成層間膜18。進(jìn)而，通過(guò)對(duì)預(yù)先確定的形成MOS型晶體管82的電極(P型半導(dǎo)體層220的引出電極)的區(qū)域以及形成N型半導(dǎo)體層15的引出電極的區(qū)域以外的區(qū)域進(jìn)行蝕刻，從而如圖20所不那樣,形成接觸孔60、61、62、64、66、68、69，利用派射使金屬層堆積。最后，通過(guò)對(duì)利用濺射而形成的金屬層的電極形成區(qū)域外的部分進(jìn)行蝕刻，從而如圖21所示那樣，形成引出電極70、71、72、74、76、78、94。像這樣，通過(guò)上述的這些工序來(lái)制造本實(shí)施方式的半導(dǎo)體裝置11。像這樣，在本實(shí)施方式的半導(dǎo)體裝置11的制造方法中，在P型半導(dǎo)體層22形成了作為有源區(qū)域的P型半導(dǎo)體層220、221、222、224之后，形成N型阱擴(kuò)散層90以及P型阱擴(kuò)散層29，因此，在用于形成各個(gè)阱擴(kuò)散層的雜質(zhì)注入前的光刻工序中，能使用有源區(qū)域(P 型半導(dǎo)體層220)來(lái)進(jìn)行光刻的位置對(duì)準(zhǔn)。此外，在注入了各個(gè)阱擴(kuò)散層形成用的雜質(zhì)之后，在P型半導(dǎo)體層220形成MOS型晶體管82，因此，能對(duì)N型阱擴(kuò)散層90以及P型阱擴(kuò)散層29施加充分的熱處理。如以上說(shuō)明的那樣，根據(jù)本實(shí)施方式的半導(dǎo)體裝置11的制造方法，以對(duì)形成于P型半導(dǎo)體層22的有源區(qū)域(P型半導(dǎo)體層220)最小限度的光刻定位偏離量形成N型阱擴(kuò)散層90以及P型阱擴(kuò)散層29，進(jìn)而，在為了形成各個(gè)阱擴(kuò)散層而將雜質(zhì)注入于N型半導(dǎo)體層15之后，對(duì)注入了雜質(zhì)的區(qū)域施加較多的熱處理，因此能使N型阱擴(kuò)散層90以及P型阱擴(kuò)散層29形成到N型半導(dǎo)體層15內(nèi)部更深的位置。再有，在上述第一實(shí)施方式中，針對(duì)半導(dǎo)體裝置10詳細(xì)地進(jìn)行了說(shuō)明，該半導(dǎo)體裝置10將第一導(dǎo)電型設(shè)為P型、將第二導(dǎo)電型設(shè)為N型，在具備P型阱擴(kuò)散層28的N型半導(dǎo)體層14上隔著隱埋氧化膜16形成P型半導(dǎo)體層22，具備包含P型半導(dǎo)體層22的MOS型晶體管82，但并不僅限于此，也可以是如下這樣的半導(dǎo)體裝置，S卩，該半導(dǎo)體裝置將第一導(dǎo)電型設(shè)為N型、將第二導(dǎo)電型設(shè)為P型，在具備N型阱擴(kuò)散層的P型半導(dǎo)體層上隔著隱埋氧化膜形成N型半導(dǎo)體層，具備包含N型半導(dǎo)體層的MOS型晶體管。此外，針對(duì)第二實(shí)施方式也是同樣地，雖然對(duì)將第一導(dǎo)電型設(shè)為P型、將第二導(dǎo)電型設(shè)為N型并且隱埋氧化膜16帶電為正的情況進(jìn)行了說(shuō)明，但不僅限于此，也可以是以下這樣的半導(dǎo)體裝置，即，該半導(dǎo)體裝置在將第一導(dǎo)電型設(shè)為N型、將第二導(dǎo)電型設(shè)為P型并且隱埋氧化膜16帶電為負(fù)的情況下，在具備形成有P型阱擴(kuò)散層的N型阱擴(kuò)散層的P型半導(dǎo)體層上隔著隱埋氧化膜形成N型半導(dǎo)體層，具備包含N型半導(dǎo)體層的MOS型晶體管。日本特愿2010-052173公開(kāi)的整體內(nèi)容通過(guò)參照而被編入到本說(shuō)明書中。本說(shuō)明書所記載的全部文獻(xiàn)、專利申請(qǐng)、以及技術(shù)規(guī)范與具體地且逐個(gè)記述了各個(gè)文獻(xiàn)、專利申請(qǐng)、以及技術(shù)規(guī)范通過(guò)參照而被編入的情況相同程度地通過(guò)參照而被編入到本說(shuō)明書中。附圖標(biāo)記的說(shuō)明
10、11半導(dǎo)體裝置；
14、15 N型半導(dǎo)體層；
16隱埋氧化膜；22、220、221、222、224 P 型半導(dǎo)體層；28、29 P型阱擴(kuò)散層；
30柵極電極；
40、41、42 P型引出電極區(qū)域；50、52、92 N型引出電極區(qū)域；70、71、72、74、76、78、94 電極；
80電源電壓；
82 MOS型晶體管；
84 二極管；
90 N型阱擴(kuò)散層。
權(quán)利要求
1.一種半導(dǎo)體裝置，具備 第二導(dǎo)電型的半導(dǎo)體層，在一個(gè)面?zhèn)鹊念A(yù)先確定的第一區(qū)域形成有第一導(dǎo)電型的第一的第一導(dǎo)電型區(qū)域，并且在所述第一的第一導(dǎo)電型區(qū)域的一部分形成有使雜質(zhì)濃度比所述第一的第一導(dǎo)電型區(qū)域高的第二的第一導(dǎo)電型區(qū)域，并且在所述一個(gè)面?zhèn)鹊呐c所述第一區(qū)域鄰接的第二區(qū)域的一部分形成有提高了雜質(zhì)濃度的第一的第二導(dǎo)電型區(qū)域以及第三的第一導(dǎo)電型區(qū)域； 氧化膜層，層疊于所述第二導(dǎo)電型的半導(dǎo)體層的所述一個(gè)面?zhèn)鹊乃龅谝粎^(qū)域和所述第二區(qū)域； MOS型晶體管，包含層疊于所述第一區(qū)域的所述氧化膜層上的第一導(dǎo)電型的半導(dǎo)體層； 第一電極，連接于所述第二的第一導(dǎo)電型區(qū)域； 第二電極，連接于所述第一的第二導(dǎo)電型區(qū)域；以及 第三電極，連接于所述第三的第一導(dǎo)電型區(qū)域。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，具備電壓施加單元，該電壓施加單元向所述第二導(dǎo)電型的半導(dǎo)體層的與所述一個(gè)面對(duì)置的面和所述第二電極施加電壓，所述第一電極和所述第三電極接地。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，在所述第一的第一導(dǎo)電型區(qū)域以與所述氧化膜層相接的方式形成第二導(dǎo)電型的第二的第二導(dǎo)電型區(qū)域，并且在所述第二的第二導(dǎo)電型區(qū)域的一部分以與所述氧化膜層相接的方式形成使雜質(zhì)濃度比所述第二的第二導(dǎo)電型區(qū)域高的第三的第二導(dǎo)電型區(qū)域，所述半導(dǎo)體裝置具備連接于所述第三的第二導(dǎo)電型區(qū)域的第四電極。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，具備電壓施加單元，該電壓施加單元向所述第二導(dǎo)電型的半導(dǎo)體層的與所述一個(gè)面對(duì)置的面和所述第二電極施加電壓，所述第一電極、所述第三電極以及所述第四電極接地。
5.一種半導(dǎo)體裝置的制造方法，具備 在第二導(dǎo)電型的半導(dǎo)體層上依次層疊氧化膜層和第一導(dǎo)電型的半導(dǎo)體層的工序； 在所述第一導(dǎo)電型的半導(dǎo)體層形成有源區(qū)域的工序； 在所述第一導(dǎo)電型的半導(dǎo)體層上形成絕緣膜的工序； 基于所述有源區(qū)域的位置，在包含所述有源區(qū)域的下部的所述第二導(dǎo)電型的半導(dǎo)體層的第一區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第一的第一導(dǎo)電型區(qū)域的工序； 在所述有源區(qū)域形成MOS型晶體管的工序； 除去所述第一導(dǎo)電型半導(dǎo)體層的形成第一電極、第二電極、以及第三電極的預(yù)先確定的區(qū)域的所述氧化膜的工序； 在所述第一的第一導(dǎo)電型區(qū)域中的除去了所述氧化膜的形成第一電極的預(yù)先確定的區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二的第一導(dǎo)電型區(qū)域，并且在形成第三電極的預(yù)先確定的區(qū)域使第一導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第三的第一導(dǎo)電型區(qū)域的工序； 在除去了所述氧化膜的形成第二電極的預(yù)先確定的區(qū)域使第二導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二導(dǎo)電型區(qū)域的工序；以及 形成所述第一電極、所述第二電極、以及所述第三電極的工序。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，在形成所述絕緣膜的工序和形成所述第一的第一導(dǎo)電型區(qū)域的工序之間具備基于所述有源區(qū)域的位置，在包含所述有源區(qū)域的下部的所述第二導(dǎo)電型的半導(dǎo)體層的第一區(qū)域使第二導(dǎo)電型的雜質(zhì)擴(kuò)散來(lái)形成第二的第二導(dǎo)電型區(qū)域的工序。
全文摘要
提供一種使二極管和晶體管混合存在于同一襯底上，能抑制與利用晶體管的柵極電極的控制無(wú)關(guān)地產(chǎn)生的漏電流的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。在以高電阻N型襯底形成的N型半導(dǎo)體層中形成P型阱擴(kuò)散層和P型引出電極區(qū)域，并利用電極固定于接地電位。由于向P型阱擴(kuò)散層側(cè)擴(kuò)展的耗盡層未到達(dá)與隱埋氧化膜的界面，所以P型阱擴(kuò)散層的表面附近的電位保持為接地電位。在從電源電壓對(duì)N型半導(dǎo)體層的背面以及陰極電極施加了電壓的情況下，由于形成于P型半導(dǎo)體層的MOS型晶體管的隱埋氧化膜側(cè)的溝道區(qū)域未進(jìn)行工作，所以能抑制與利用柵極電極的控制無(wú)關(guān)的漏電流的產(chǎn)生。
文檔編號(hào)H01L27/088GK102792444SQ201180012891
公開(kāi)日2012年11月21日 申請(qǐng)日期2011年3月9日 優(yōu)先權(quán)日2010年3月9日
發(fā)明者沖原將生, 新井康夫, 葛西大樹 申請(qǐng)人:大學(xué)共同利用機(jī)關(guān)法人高能加速器研究機(jī)構(gòu), 拉碧斯半導(dǎo)體株式會(huì)社