專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
所公開的發(fā)明涉及使用半導(dǎo)體元件的半導(dǎo)體器件、以及用于制造半導(dǎo)體器件的方法。
背景技術(shù)：
使用半導(dǎo)體元件的存儲元件被寬泛地分成兩類當(dāng)停止供電時丟失存儲數(shù)據(jù)的易失性元件、以及即使在不供電時也保存存儲數(shù)據(jù)的非易失性元件。易失性存儲元件的典型示例是DRAM (動態(tài)隨機(jī)存取存儲器)。DRAM以選擇存儲元件中所包括的晶體管并且將電荷存儲在電容器中的方式存儲數(shù)據(jù)。當(dāng)從DRAM讀取數(shù)據(jù)時，電容器中的電荷根據(jù)上述原理丟失；由此，每當(dāng)讀出數(shù)據(jù)時就必需另ー寫入操作。此外，存儲元件中所包括的晶體管具有漏電流，并且電荷即使在不選擇晶體管時也流入或流出電容器，以使數(shù)據(jù)保持時間較短。為此，另ー寫入操作(刷新操作)按預(yù)定間隔進(jìn)行是必要的，并且難以充分地降低功耗。此外，由于存儲數(shù)據(jù)在停止供電時丟失，因此為了使數(shù)據(jù)保持較長時間，需要使用磁性材料或光學(xué)材料的附加存儲元件。易失性存儲元件的另ー示例是SRAM(靜態(tài)隨機(jī)存取存儲器)。SRAM通過使用諸如觸發(fā)器之類的電路來保存存儲數(shù)據(jù)，并且由此不需要刷新操作。這意味著SRAM具有優(yōu)于DRAM的優(yōu)點(diǎn)。然而，由于使用諸如觸發(fā)器之類的電路，每存儲容量的成本増大。此外，與 DRAM中一祥，SRAM中的存儲數(shù)據(jù)在停止供電時丟失。非易失性存儲元件的典型示例是閃存。閃存包括晶體管中的柵電極和溝道形成區(qū)之間的浮動?xùn)?，并且通過將電荷保持在浮動?xùn)胖衼泶鎯?shù)據(jù)。因此，閃存的優(yōu)點(diǎn)在干，數(shù)據(jù)保持時間極長(幾乎是永久的)，并且不需要在易失性存儲元件中是必要的刷新操作(例如，參見專利文獻(xiàn)1)。然而，存儲元件中所包括的柵絕緣層因?qū)懭霑r所生成的隧穿電流而劣化，從而存儲元件在預(yù)定次數(shù)的寫入操作之后停止其功能。為了減少該問題的不利影響，例如，采用了均衡對存儲元件的寫入操作的次數(shù)的方法。然而，需要復(fù)雜的外圍電路來實現(xiàn)該方法。此外，采用這種方法不解決壽命的根本問題。換句話說，閃存不適合于其中頻繁地重新寫入數(shù)據(jù)的應(yīng)用。另外，高電壓對于將電荷保持在浮動?xùn)胖谢蛉コ姾墒潜匾?。此外，要花費(fèi)相對較長的時間來保持或去除電荷，并且不容易以高速進(jìn)行寫入和擦除。[參考文獻(xiàn)][專利文獻(xiàn)1]日本公開專利申請No.S57-105889本發(fā)明的公開內(nèi)容在輸入信號需要保持在邏輯電路等中的情況下，上述存儲元件被添加到邏輯電路寸。然而，數(shù)據(jù)在上述易失性存儲元件中保持短時間段，并且問題在干，易失性存儲元件不適合于使輸入信號保持長時間段。此外，在停止向半導(dǎo)體器件供電、并且隨后重新開始繼續(xù)該操作的情況下，信號需要再次輸入到邏輯電路等。非易失性存儲元件適合于使信號保持長時間段，但是如果其用于其中頻繁地重新寫入數(shù)據(jù)的半導(dǎo)體器件(諸如邏輯電路)則在操作速度和元件使用期方面存在問題。鑒于以上內(nèi)容，本發(fā)明的一個實施例的目的在干，提供具有其中可保持輸入信號的新結(jié)構(gòu)的半導(dǎo)體器件。本發(fā)明的一個實施例是其中使用氧化物半導(dǎo)體而形成的晶體管、以及使用非氧化物半導(dǎo)體的材料而形成的晶體管相堆疊的半導(dǎo)體器件。例如，半導(dǎo)體器件可具有以下結(jié)構(gòu)。本發(fā)明的一個實施例是半導(dǎo)體器件，該半導(dǎo)體器件包括具有氧化物半導(dǎo)體層的晶體管；以及使用除氧化物半導(dǎo)體外的半導(dǎo)體材料而形成的邏輯電路。晶體管的源電極和漏電極之ー電連接到邏輯電路的至少ー個輸入，并且至少ー個輸入信號通過晶體管施加到邏輯電路。晶體管的截止電流優(yōu)選小于或等于1 X 10_13A。本發(fā)明的另ー實施例是半導(dǎo)體器件，該半導(dǎo)體器件包括具有第一柵電極、第一源電極和第一漏電極的第一晶體管；具有第二柵電極、第二源電極和第二漏電極的第二晶體管；以及具有第三柵電極、第三源電極和第三漏電極的第三晶體管。第一晶體管和第二晶體管使用包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底來形成；第三晶體管包括氧化物半導(dǎo)體層；第一漏電極和第二漏電極彼此電連接；并且第三源電極和第三漏電極之一、第一柵電極以及第ニ柵電極彼此電連接。在以上結(jié)構(gòu)中，電容器優(yōu)選被設(shè)置成電連接到第三源電極和第三漏電極之一、第 ー柵電極以及第ニ柵電扱。同樣，優(yōu)選第一晶體管是P溝道晶體管，而第二晶體管是η溝道晶體管。本發(fā)明的另ー實施例是半導(dǎo)體器件，該半導(dǎo)體器件包括具有第一柵電極、第一源電極和第一漏電極的第一晶體管；具有第二柵電極、第二源電極和第二漏電極的第二晶體管；以及具有第三柵電極、第三源電極和第三漏電極的第三晶體管。第一晶體管和第二晶體管使用包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底來形成；第三晶體管包括氧化物半導(dǎo)體層；第一漏電極和第二漏電極彼此電連接；第一源電極和第一柵電極彼此電連接；并且第三源電極和第三漏電極之一以及第ニ柵電極彼此電連接。在以上結(jié)構(gòu)中，電容器優(yōu)選被設(shè)置成電連接到第三源電極和第三漏電極之ー以及第二柵電扱。同樣，優(yōu)選第一晶體管是η溝道晶體管，并且第二晶體管是η溝道晶體管。同樣在以上結(jié)構(gòu)中，優(yōu)選第三源電極和第三漏電極中的另ー個電連接到信號輸入布線，第一漏電極和第二漏電極電連接到信號輸出布線，第三柵電極電連接到柵極信號輸入布線，第一源電極電連接到用于施加第一電位的布線，并且第二源電極電連接到用于施加第二電位的布線。第一晶體管優(yōu)選包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底中形成的第一溝道形成區(qū)；設(shè)置成夾持第一溝道形成區(qū)的第一雜質(zhì)區(qū)；第一溝道形成區(qū)上的第一柵絕緣層；第一柵絕緣層上的第一柵電極；以及電連接到第一雜質(zhì)區(qū)的第一源電極和第一漏電極。第二晶體管優(yōu)選包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底中形成的第 ニ溝道形成區(qū)；設(shè)置成夾持第二溝道形成區(qū)的第二雜質(zhì)區(qū)；第二溝道形成區(qū)上的第二柵絕緣層；第二柵絕緣層上的第二柵電極；以及電連接到第二雜質(zhì)區(qū)的第二源電極和第二漏電極。第三晶體管優(yōu)選包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底上的第三柵電極； 第三柵電極上的第三柵絕緣層；第三柵絕緣層上的氧化物半導(dǎo)體層；以及電連接到氧化物半導(dǎo)體層的第三源電極和第三漏電極。在以上結(jié)構(gòu)中，第三晶體管的截止電流優(yōu)選小于或等于1X10_13A。在以上結(jié)構(gòu)中，包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底優(yōu)選是單晶半導(dǎo)體襯底或SOI襯底。同樣，優(yōu)選使用硅作為除氧化物半導(dǎo)體外的半導(dǎo)體材料。在以上結(jié)構(gòu)中，氧化物半導(dǎo)體層優(yōu)選含有h-Ga-Si-O基氧化物半導(dǎo)體材料。另外，氧化物半導(dǎo)體層優(yōu)選包含L2Ga2SiO7晶體。在以上結(jié)構(gòu)中，氧化物半導(dǎo)體層中的氫濃度優(yōu)選小于或等于5X IO19原子/cm3。在以上結(jié)構(gòu)中，第三晶體管可設(shè)置在與第一晶體管或第二晶體管重疊的區(qū)域中。注意，在本說明書等中，諸如“上”或“下”之類的術(shù)語不一定是指組件直接置于另一組件之上或直接置于另一組件之下。例如，表達(dá)“第一柵絕緣層上的第一柵電極”不排除有組件置于柵絕緣層和柵電極之間的情況。此外，諸如“上”和“下”之類的術(shù)語只是為了方便描述，并且可包括顛倒組件的關(guān)系的情況，除非另外指明。另外，在本說明書等中，諸如“電極”和“布線”之類的術(shù)語不限制組件的功能。另外，諸如“電極”或“布線”之類的術(shù)語可彼此替代。此外，“電極”有時被用作“布線”的一部分，反之亦然。例如，當(dāng)使用相反極性的晶體管時、或當(dāng)在電路操作中改變電流流向吋，“源扱”和 “漏扱”的功能有時可彼此替代。因此，在本說明書中，術(shù)語“源扱”和“漏扱”可彼此替代。注意，在本說明書中，術(shù)語“電連接”包括組件通過具有任何電功能的物體連接的情況。只要可在通過該物體連接的組件之間發(fā)射和接收電信號，對具有任何電功能的物體就沒有具體限制。具有任何電功能的物體的示例是諸如晶體管之類的開關(guān)元件、電阻器、電感器、電容器、以及具有各種功能的元件以及電極和布線。一般而言，術(shù)語“S0I襯底”是指其中硅半導(dǎo)體層設(shè)置在絕緣表面上的襯底。在本說明書等中，術(shù)語“S0I襯底”在其范疇內(nèi)還包括其中使用除硅以外的材料而形成的半導(dǎo)體層設(shè)置在絕緣表面上的襯底。即，“S0I襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。 “S0I襯底”中的襯底不限于諸如硅晶片之類的半導(dǎo)體襯底，并且可以是諸如玻璃襯底、石英襯底、蘭寶石襯底、或金屬襯底之類的非半導(dǎo)體襯底。換句話說，“S0I襯底”在其范疇內(nèi)還包括具有絕緣表面的導(dǎo)電襯底或設(shè)置有半導(dǎo)體材料形成的層的絕緣襯底。另外，在本說明書等中，術(shù)語“半導(dǎo)體襯底”不僅指只使用半導(dǎo)體材料而形成的襯底，而且指包含半導(dǎo)體材料的所有襯底。即，在本說明書等中，“SOI襯底”也被包括在“半導(dǎo)體襯底”的范疇內(nèi)。本發(fā)明的一個實施例提供一種半導(dǎo)體器件，其中包含除氧化物半導(dǎo)體以外的材料的晶體管置于下部，而包含氧化物半導(dǎo)體的晶體管置于上部。由于包含氧化物半導(dǎo)體的晶體管的截止電流極低，因此存儲數(shù)據(jù)可通過使用該晶體管來保存極長的時間段。通過使用該性質(zhì)，有可能提供具有其中可保持輸入信號的新結(jié)構(gòu)的半導(dǎo)體器件。注意，根據(jù)所公開發(fā)明的一個實施例，輸入信號通過設(shè)置一個晶體管來保持，該晶體管與使用觸發(fā)器的等效電路相比防止電路配置復(fù)雜化。
7
此外，與使用易失性存儲元件的電路相比，功耗可充分地降低，因為刷新操作變得不必要，或者刷新操作的頻率可能極低。此外，即使在不供電(即，斷電)時也保存存儲數(shù)據(jù)。還有可能解決非易失性存儲元件的劣化問題、因?qū)懭牖虿脸斐傻牟僮魉俣葐栴}等。以此方式，具有新穎特征的半導(dǎo)體器件可通過包括包含除氧化物半導(dǎo)體以外的材料的晶體管、以及包含氧化物半導(dǎo)體的晶體管兩者來實現(xiàn)。附圖簡述在附圖中圖IA和IB是各自示出半導(dǎo)體器件的電路圖；圖2A至2D是各自示出半導(dǎo)體器件的電路圖；圖3A和加分別是示出半導(dǎo)體器件的截面圖和俯視圖；圖4A至4H是示出半導(dǎo)體器件的制造エ藝的截面圖；圖5A至5G是示出半導(dǎo)體器件的制造エ藝的截面圖；圖6A至6D是示出半導(dǎo)體器件的制造エ藝的截面圖；圖7是示出半導(dǎo)體器件的截面圖；圖8A和8B是各自示出半導(dǎo)體器件的截面圖；圖9A和9B是各自示出半導(dǎo)體器件的截面圖；圖IOA和IOB是各自示出半導(dǎo)體器件的截面圖；圖IlA至IlF是各自示出使用半導(dǎo)體器件的電子設(shè)備的示圖；

圖12是使用氧化物半導(dǎo)體的倒交錯晶體管的縱向截面圖；圖13A和1 是沿圖12的A-A'截面的能帶圖(示意圖)；圖14A示出向柵極(GEl)施加正電位(VG > 0)的狀態(tài)，而圖14B示出向柵極(GEl) 施加負(fù)電位(VG < 0)的狀態(tài)；以及圖15是示出真空能級、金屬的功函數(shù)(φΜ)、以及氧化物半導(dǎo)體的電子親和性 (X)之間的關(guān)系的示圖。用于實現(xiàn)本發(fā)明的最佳模式在下文中將參考附圖描述本發(fā)明的各個實施例。注意，本發(fā)明不限于以下描述，并且對本領(lǐng)域技術(shù)人員顯而易見的是，可以各種方式修改模式和細(xì)節(jié)，而不背離本發(fā)明的精神和范圍。因此，本發(fā)明不應(yīng)被解釋為限于以下給出的各個實施例的描述。注意，為了容易理解起見，附圖等所示的每ー結(jié)構(gòu)的位置、尺寸、范圍等在ー些情況下未準(zhǔn)確地表示。因此，所公開的發(fā)明不一定限于附圖等所公開的這種位置、尺寸、范圍等。注意，在本說明書等中，為了避免組件之間的混淆使用諸如“第一”、“第二”和“第三”之類的序號，而這些術(shù)語并不意味著對組件數(shù)量的限制。(實施例1)在本實施例中，將參考圖IA和1Β、圖2Α至2D、圖3Α和3Β、圖4Α至4Η、圖5Α至 5G、以及圖6Α至6D來描述根據(jù)本發(fā)明ー個實施例的半導(dǎo)體器件的結(jié)構(gòu)和制造ェ藝。注意， 所公開發(fā)明的一個實施例可應(yīng)用于其中需要保持輸入信號的任何半導(dǎo)體器件。所公開發(fā)明的一個實施例可應(yīng)用于例如邏輯電路(諸如NOT電路、OR電路、AND電路、或NOR電路)，從而可保持輸入信號。<半導(dǎo)體器件的示意性結(jié)構(gòu)>首先，將參考圖IA和IB來描述半導(dǎo)體器件的示意性結(jié)構(gòu)。圖IA示出其中使用氧化物半導(dǎo)體的晶體管180電連接到邏輯電路190的輸入的半導(dǎo)體器件。在該半導(dǎo)體器件中，輸入信號通過晶體管180施加到邏輯電路190。由于使用氧化物半導(dǎo)體的晶體管180具有低截止電流，因此可通過截止晶體管 180來保持?jǐn)?shù)據(jù)。在此，晶體管180的源電極和漏電極之一電連接到邏輯電路的輸入；由此， 可通過截止晶體管180來保持邏輯電路的輸入信號。注意，邏輯電路190具有ー個輸入。圖IB示出其中使用氧化物半導(dǎo)體的晶體管182電連接到邏輯電路192的輸入的半導(dǎo)體器件。當(dāng)使用氧化物半導(dǎo)體的晶體管電連接到其中需要保持信號的輸入端子吋，可保持必要數(shù)據(jù)。雖然在圖IB中邏輯電路192具有兩個輸入，但是所公開發(fā)明的一個實施例不限于此。另外，晶體管可電連接到邏輯電路的每ー輸入，或者晶體管可電連接到邏輯電路的ー個或多個輸入。<半導(dǎo)體器件的電路配置>圖2A至2D示出半導(dǎo)體器件的電路配置的特定示例。半導(dǎo)體器件包括各自使用除氧化物半導(dǎo)體以外的材料的第一晶體管和第二晶體管、以及使用氧化物半導(dǎo)體的第三晶體管。注意，在以下所述的半導(dǎo)體器件中，逆變器電路被用作其中保持輸入信號的電路的示例；然而，如上所述，所公開發(fā)明的一個實施例可應(yīng)用于其中需要保持輸入信號的任何電路。圖2A示出半導(dǎo)體器件的電路配置的第一示例。圖2A的半導(dǎo)體器件包括各自使用除氧化物半導(dǎo)體以外的材料的第一晶體管160和第二晶體管162、以及使用氧化物半導(dǎo)體的第三晶體管164。第一晶體管160的漏電極電連接到第二晶體管162的漏電極。此外，第一晶體管 160的柵電極和第二晶體管162的柵電極電連接到第三晶體管164的源電極和漏電極之一。 注意，第一晶體管160和第二晶體管162之一優(yōu)選是ρ溝道晶體管，而另ー個優(yōu)選是η溝道晶體管。在此，第一晶體管160是ρ溝道晶體管，而第二晶體管162是η溝道晶體管。這些晶體管的電極可電連接到各個布線。另外，優(yōu)選第三晶體管164的源電極和漏電極中的另ー個電連接到信號輸入布線，而第一晶體管160的漏電極和第二晶體管162 的漏電極電連接到信號輸出布線。此外，優(yōu)選第一晶體管160的源電極電連接到用于施加第一電位(例如，電源電位VDD)的布線，而第二晶體管162的源電極電連接到用于施加第 ニ電位(例如，地電位GND)的布線。同樣，優(yōu)選第三晶體管164的柵電極電連接到柵極信號輸入布線。上述半導(dǎo)體器件以如下方式操作。向第一晶體管160的源電極施加第一電位，而向第二晶體管162的源電極施加第 ニ電位。在此狀態(tài)中，向第三晶體管164的源電極和漏電極中的另ー個施加輸入信號，而向第三晶體管164的柵電極施加導(dǎo)通第三晶體管164的電位，由此向第一晶體管的柵電極和第二晶體管的柵電極施加上述輸入信號。根據(jù)施加到第一晶體管的柵電極和第二晶體管的柵電極的輸入信號，第一電位或第二電位從半導(dǎo)體器件輸出。
當(dāng)信號被輸入到第三晶體管164的源電極和漏電極中的另ー個吋，第三晶體管 164截止。然后，第一晶體管160的柵電極和第二晶體管162的柵電極保持為最后一個輸入信號的電位。換句話說，當(dāng)?shù)谌w管164處于截止?fàn)顟B(tài)時，即使輸入信號改變時輸出信號也不改變。這種操作通過將氧化物半導(dǎo)體用于第三晶體管164來實現(xiàn)。即，使用氧化物半導(dǎo)體有可能充分地減小第三晶體管164的截止電流，從而第一晶體管160的柵電極和第二晶體管162的柵電極的電位可保持長時間段。以此方式，根據(jù)所公開發(fā)明的一個實施例，可提供具有保持輸入信號的功能的半導(dǎo)體器件(在此為逆變器電路)。圖2B示出半導(dǎo)體器件的電路配置的第二示例。圖2B的半導(dǎo)體器件具有其中電容器166被添加到圖2A的半導(dǎo)體器件的結(jié)構(gòu)。電容器166電連接到第三晶體管164的源電極和漏電極之一、第一晶體管160的柵電極以及第ニ晶體管162的柵電扱。由此通過提供電容器166，可更容易地保持第一晶體管160的柵電極和第二晶體管162的柵電極的電位。圖2C示出半導(dǎo)體器件的電路配置的第三示例。圖2C的半導(dǎo)體器件具有其中設(shè)置有ニ極管接法的晶體管168來代替圖2A的半導(dǎo)體器件中的第一晶體管160的結(jié)構(gòu)。S卩，晶體管168的源電極和柵電極彼此電連接。注意，在此情況下，晶體管168和第二晶體管162 都是η溝道晶體管。替換地，晶體管168和第二晶體管162可以都是ρ溝道晶體管。圖2D示出半導(dǎo)體器件的電路配置的第四示例。圖2D的半導(dǎo)體器件具有其中設(shè)置 ニ極管接法的晶體管168來代替圖2Β的半導(dǎo)體器件中的第一晶體管160的結(jié)構(gòu)。S卩，晶體管168的源電極和柵電極彼此電連接。同樣，在此情況下，晶體管168和第二晶體管162兩者都是η溝道晶體管或P溝道晶體管。如上所述，當(dāng)使用氧化物半導(dǎo)體形成的晶體管被添加到施加有輸入信號的電極吋，可保持該輸入信號。因此，有可能實現(xiàn)具有其中可保持輸入信號的新結(jié)構(gòu)的半導(dǎo)體器件 (諸如各種邏輯電路)。<半導(dǎo)體器件的頂部結(jié)構(gòu)和截面結(jié)構(gòu)>圖3Α和加示出圖2Α所示的半導(dǎo)體器件的結(jié)構(gòu)的示例。圖3Α示出半導(dǎo)體器件的截面，而圖3Β示出半導(dǎo)體器件的俯視圖。在此，圖3Α對應(yīng)于沿圖;3Β中的線Α1-Α2和線 Β1-Β2的截面。圖3Α和;3Β所示的半導(dǎo)體器件在下部中包括使用除氧化物半導(dǎo)體外的材料的晶體管160和晶體管162，而在上部中包括使用氧化物半導(dǎo)體的晶體管164。注意，由于晶體管160和162具有類似的基本結(jié)構(gòu)，因此在下文中將主要描述晶體管160。晶體管160包括設(shè)置在包含半導(dǎo)體材料的襯底100中的溝道形成區(qū)116、設(shè)置成夾持溝道形成區(qū)116的雜質(zhì)區(qū)114和高濃度雜質(zhì)區(qū)120(這些區(qū)域可簡單地統(tǒng)稱為雜質(zhì)區(qū))、 設(shè)置在溝道形成區(qū)116上的柵絕緣層108a、設(shè)置在柵絕緣層108a上的柵電極110a、以及電連接到雜質(zhì)區(qū)114的源電極或漏電極130a和源電極或漏電極130b。側(cè)壁絕緣層118設(shè)置在柵電極IlOa的側(cè)面上。在俯視圖中觀察時高濃度雜質(zhì)區(qū) 120置于襯底100的不與側(cè)壁絕緣層118重疊的區(qū)域中。金屬化合物區(qū)IM置于高濃度雜質(zhì)區(qū)120上。元件隔離絕緣層106設(shè)置在襯底106上以包圍晶體管160。層間絕緣層1 和層間絕緣層1 被設(shè)置成覆蓋晶體管160。源電極或漏電極130a以及源電極或漏電極 130b各自通過在層間絕緣層1 和128中形成的開ロ電連接到金屬化合物區(qū)124。S卩，源電極或漏電極130a和130b各自通過金屬化合物區(qū)124電連接到高濃度雜質(zhì)區(qū)120和雜質(zhì)
10區(qū)114。以類似于源電極或漏電極130a和130b的方式而形成的電極130c電連接到柵電極 IlOa0晶體管164包括設(shè)置在層間絕緣層1 上的柵電極136d、設(shè)置在柵電極136d上的柵絕緣層138、設(shè)置在柵絕緣層138上的氧化物半導(dǎo)體層140、以及設(shè)置在氧化物半導(dǎo)體層 140上且電連接到氧化物半導(dǎo)體層140的源電極或漏電極14 和源電極或漏電極142b。在此，柵電極136d被設(shè)置成嵌入在層間絕緣層1 上形成的絕緣層132。類似于柵電極136d，電極136a、電極136b、以及電極136c形成為分別與源電極或漏電極130a、源電極或漏電極130b、以及電極130c接觸。保護(hù)絕緣層144設(shè)置在晶體管164上，從而與氧化物半導(dǎo)體層140的一部分接觸。 層間絕緣層146設(shè)置在保護(hù)絕緣層144上。在保護(hù)絕緣層144和層間絕緣層146中形成到達(dá)源電極或漏電極14 以及源電極或漏電極142b的開ロ。電極150d和電極150e形成為分別通過相應(yīng)開ロ與源電極或漏電極14 以及源電極或漏電極142b接觸。類似于電極 150d和電極150e，電極150a、電極150b、以及電極150c形成為分別通過設(shè)置在柵絕緣層 138、保護(hù)絕緣層144、以及層間絕緣層146中的開ロ與電極136a、電極136b、以及電極136c 接觸。在此，氧化物半導(dǎo)體層140優(yōu)選是充分去除雜質(zhì)(諸如氫)的高度提純的氧化物半導(dǎo)體層。具體地，氧化物半導(dǎo)體層140中的氫濃度小于或等于5 X IO19原子/cm3、優(yōu)選小于或等于5X IOw原子/cm3、更優(yōu)選小于或等于5X IO17原子/cm3?？赏ㄟ^使用通過氫濃度的充分降低而高度提純的這種氧化物半導(dǎo)體層140來獲取具有良好截止電流特性的晶體管164。例如，當(dāng)漏電壓Vd為+IV或+IOV而柵電壓Vg在-5V至-20V的范圍內(nèi)吋，截止電流小于或等于1X10—13。當(dāng)使用通過氫濃度的充分降低而高度提純的氧化物半導(dǎo)體層140 以使晶體管164的截止電流減小吋，可實現(xiàn)具有新結(jié)構(gòu)的半導(dǎo)體器件。注意，氧化物半導(dǎo)體層140中的氫濃度通過二次離子質(zhì)譜法(SIMQ來測量。絕緣層152設(shè)置在層間絕緣層146上。電極IMa、電極1Mb、電極lMc、以及電極154d被設(shè)置成嵌入絕緣層152。電極15 與電極150a接觸。電極154b與電極150b接觸。電極15 與電極150c和電極150d接觸。電極154d與電極150e接觸。S卩，在圖3A和加所示的半導(dǎo)體器件中，晶體管160(和晶體管162)的柵電極110 以及晶體管164的源電極或漏電極14 通過電極130C、136C、150C、1MC、以及150d電連接。<用于制造半導(dǎo)體器件的方法>接著，將描述用于制造上述半導(dǎo)體器件的方法的示例。首先，在下文中將參考圖4A 至4H來描述用于制造下部中的晶體管160的方法，并且隨后將參考圖5A至5G以及圖6A 至6D來描述用于制造上部中的晶體管164的方法。<用于制造下部中的晶體管的方法>首先，制備包含半導(dǎo)體材料的襯底100 (參見圖4A)?？墒褂糜晒?、碳化硅等制成的單晶半導(dǎo)體襯底或多晶半導(dǎo)體襯底、由硅鍺等制成的化合物半導(dǎo)體襯底、SOI襯底等作為包含半導(dǎo)體材料的襯底100。在此，描述其中使用單晶硅襯底作為包含半導(dǎo)體材料的襯底100 的示例。注意，一般而言，術(shù)語“S0I襯底”是指其中硅半導(dǎo)體層設(shè)置在絕緣表面上的襯底。 在本說明書等中，術(shù)語“S0I襯底”在其范疇內(nèi)還包括其中使用除硅以外的材料而形成的半導(dǎo)體層設(shè)置在絕緣表面上的襯底。即，“S0I襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。 此外，SOI襯底可以是具有其中半導(dǎo)體層隔著絕緣層設(shè)置在諸如玻璃襯底的絕緣襯底上的結(jié)構(gòu)的襯底。在襯底100上形成保護(hù)層102，用作用于形成元件隔離絕緣層的掩模(參見圖 4A)。例如，可使用使用氧化硅、氮化硅、氮氧化硅等所形成的絕緣層作為保護(hù)層102。注意， 在該步驟之前或之后，可將賦予η-型導(dǎo)電性的雜質(zhì)元素、或者賦予P-型導(dǎo)電性的雜質(zhì)元素添加到襯底110以控制半導(dǎo)體器件的閾值電壓。當(dāng)襯底100中所包含的半導(dǎo)體材料是硅吋， 可使用磷、砷等作為賦予η-型導(dǎo)電性的雜質(zhì)?？墒褂门?、鋁、鎵等作為賦予ρ-型導(dǎo)電性的雜質(zhì)。接著，通過使用保護(hù)層102作為掩模來蝕刻，去除襯底100在未用保護(hù)層102覆蓋的區(qū)域(S卩，露出區(qū)域)中的部分。由此，形成隔離的半導(dǎo)體區(qū)104(參見圖4Β)。作為蝕刻，優(yōu)選進(jìn)行干法蝕刻，但是可進(jìn)行濕法蝕刻?？筛鶕?jù)要蝕刻的層的材料來適當(dāng)?shù)剡x擇蝕刻氣體和蝕刻劑。然后，絕緣層被形成為覆蓋半導(dǎo)體區(qū)104，并且選擇性地去除與半導(dǎo)體區(qū)104重疊的區(qū)域中的絕緣層，從而形成元件隔離絕緣層106 (參見圖4B)。該絕緣層使用氧化硅、氮化硅、氮氧化硅等來形成?？刹捎梦g刻處理和拋光處理(諸如CMP)中的任一種作為用于去除絕緣層的方法。注意，在形成半導(dǎo)體區(qū)104之后、或者在形成元件隔離絕緣層106之后去除保護(hù)層102。接著，在半導(dǎo)體區(qū)104上形成絕緣層，并且在該絕緣層上形成包含導(dǎo)電材料的層。由于絕緣層后來用作柵絕緣層，因此絕緣層優(yōu)選具有使用通過CVD法、濺射法等所形成的包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等的膜的單層結(jié)構(gòu)或分層結(jié)構(gòu)。替換地，絕緣層可以通過高密度等離子體處理或熱氧化處理來氧化或氮化半導(dǎo)體區(qū) 104的表面的方式形成。例如，可使用諸如He、Ar、Kr、或Xe之類的稀有氣體、以及諸如氧、 氧化氮、氨、氮、或氫之類的氣體的混合氣體來進(jìn)行高密度等離子體處理。對絕緣層的厚度沒有具體限制；例如，絕緣層的厚度可以是Inm至lOOnm?？墒褂弥T如鋁、銅、鈦、鉭、或鎢之類的金屬材料來形成包含導(dǎo)電材料的層?？墒褂冒雽?dǎo)體材料(諸如包含導(dǎo)電材料的多晶硅)來形成包含導(dǎo)電材料的層。對用于形成包含導(dǎo)電材料的層的方法沒有具體限制，并且可采用各種膜形成方法，諸如蒸鍍法、CVD法、濺射法、或旋涂法。注意，本實施例示出其中使用金屬材料來形成包含導(dǎo)電材料的層的情況的示例。此后，選擇性地蝕刻絕緣層以及包含導(dǎo)電材料的層，從而形成柵絕緣層108和柵電極IlOa (參見圖4C)。接著，形成覆蓋柵電極IlOa的絕緣層112(參見圖4C)。然后，通過將硼(B)、鋁 (Al)等添加到半導(dǎo)體區(qū)104來形成具有淺結(jié)深度的雜質(zhì)區(qū)114(參見圖4C)。注意，在此添加硼或鋁來形成P溝道晶體管；然而，在形成η溝道晶體管的情況下(例如，在形成晶體管 162的情況下)添加諸如磷(P)或砷(As)之類的雜質(zhì)元素。在形成雜質(zhì)區(qū)114的情況下， 在柵絕緣層108a下的半導(dǎo)體區(qū)104中形成溝道形成區(qū)116 (參見圖4C)。在此，可適當(dāng)?shù)卦O(shè)置所添加雜質(zhì)的濃度；該濃度優(yōu)選在半導(dǎo)體元件的尺寸極大地減小時増加。在此采用其中在形成絕緣層112之后形成雜質(zhì)區(qū)114的步驟；替換地，可在形成雜質(zhì)區(qū)114之后形成絕緣層 112。接著，形成側(cè)壁絕緣層118(參見圖4D)。當(dāng)絕緣層被形成為覆蓋絕緣層112、并且隨后進(jìn)行高度各向異性的蝕刻時，側(cè)壁絕緣層118可以自對準(zhǔn)方式形成。此時，優(yōu)選部分地蝕刻絕緣層112，以使露出柵電極IlOa的頂面和雜質(zhì)區(qū)114的頂面。接著，絕緣層被形成為覆蓋柵電極110a、雜質(zhì)區(qū)114、側(cè)壁絕緣層118等。接著， 硼(B)、鋁(Al)等被添加到與雜質(zhì)區(qū)114接觸的區(qū)域，從而形成高濃度雜質(zhì)區(qū)120(參見圖 4E)。如上所述，在形成η溝道晶體管的情況下，可添加諸如磷(P)或砷(As)之類的雜質(zhì)元素。此后，去除絕緣層，并且金屬層122被形成為覆蓋柵電極110a、側(cè)壁絕緣層118、高濃度雜質(zhì)區(qū)120等(參見圖犯)?？刹捎弥T如真空蒸鍍法、濺射法、或旋涂法之類的各種膜形成方法來形成金屬層122。優(yōu)選使用與半導(dǎo)體區(qū)104中所包括的半導(dǎo)體材料反應(yīng)以成為低電阻金屬化合物的金屬材料來形成金屬層122。這種金屬材料的示例是鈦、鉭、鎢、鎳、鈷、以及鉬。接著，進(jìn)行熱處理以使金屬層122與半導(dǎo)體材料反應(yīng)。由此，形成與高濃度雜質(zhì)區(qū) 120接觸的金屬化合物區(qū)124(參見圖4F)。注意，當(dāng)使用多晶硅等來形成柵電極IlOa吋， 同樣在柵電極IlOa與金屬層122相接觸的區(qū)域中形成金屬化合物區(qū)。例如，可采用用閃光燈的輻射來作為熱處理。雖然毋庸贅言可使用另ー種熱處理方法，但是優(yōu)選使用可實現(xiàn)極短時間的熱處理的方法來改進(jìn)在形成金屬化合物時的化學(xué)反應(yīng)的可控性。注意，金屬化合物區(qū)通過金屬材料和半導(dǎo)體材料反應(yīng)而形成，并且具有足夠高的導(dǎo)電性。形成金屬化合物區(qū)可適當(dāng)?shù)販p小電阻，并且改進(jìn)元件特性。注意，在形成金屬化合物區(qū)IM之后去除金屬層122。然后，層間絕緣層1 和層間絕緣層1 被形成為覆蓋在以上步驟中形成的組件 (參見圖4G)。可使用諸如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、或氧化鉭之類無機(jī)絕緣材料來形成層間絕緣層126和128。此外，可使用諸如聚酰亞胺或丙烯酸之類的有機(jī)絕緣材料來形成層間絕緣層126和128。注意，在此采用層間絕緣層1 和層間絕緣層1 的雙層結(jié)構(gòu)；然而，層間絕緣層的結(jié)構(gòu)不限于該結(jié)構(gòu)。在形成層間絕緣層1 之后，層間絕緣層 128的表面優(yōu)選通過CMP、蝕刻等來平面化。然后，在層間絕緣層中形成到達(dá)金屬化合物區(qū)124的開ロ，并且在這些開口中形成源電極或漏電極130a以及源電極或漏電極130b (參見圖4H)。源電極或漏電極130a和 130b可以例如在包括開ロ的區(qū)域中通過PVD法、CVD法等形成導(dǎo)電層、并且隨后通過蝕刻、 CMP等來去除導(dǎo)電層的一部分的方式形成。注意，在通過去除導(dǎo)電層的一部分來形成源電極或漏電極130a和130b的情況下， 優(yōu)選執(zhí)行該エ藝以使表面平面化。例如，當(dāng)在包括開ロ的區(qū)域中形成鈦薄膜或氮化鈦薄膜、 并且隨后鎢膜被形成為嵌入開ロ吋，去除過量的鎢、鈦、氮化鈦等，并且可通過后續(xù)的CMP 來改進(jìn)薄膜的平面度。當(dāng)包括源電極或漏電極130a和130b的表面以此方式平面化吋，可在后來的步驟中順利地形成電極、布線、絕緣層、半導(dǎo)體層等。注意，在此示出與金屬化合物區(qū)1 接觸的源電極或漏電極130a和130b ；然而， 也可在該步驟中形成與柵電極IlOa(例如，圖3A中的電極130c)等接觸的電極。對用于源電極或漏電極130a和130b的材料沒有具體限制，并且可使用各種導(dǎo)電材料。例如，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之類的導(dǎo)電材料。
通過以上步驟，形成包含半導(dǎo)體材料的襯底100的晶體管160(和晶體管16 。注意，也可在以上步驟之后形成電極、布線、絕緣層等。當(dāng)布線具有包括層間絕緣層和導(dǎo)電層的分層結(jié)構(gòu)的多層結(jié)構(gòu)吋，可提供高度集成的半導(dǎo)體器件?！从糜谥圃焐喜恐械木w管的方法>接著，將參考圖5A至5G以及圖6A至6D來描述用于制造層間絕緣層1 上的晶體管164的步驟。注意，圖5A至5G以及圖6A至6D示出用于制造層間絕緣層1 上的電扱、晶體管164等的步驟；因此，省略置于晶體管164下的晶體管160等。首先，在層間絕緣層128、源電極或漏電極130a和130b、以及電極130c上形成絕緣層132(參見圖5A)。絕緣層132可通過PVD法、CVD法等形成?？墒褂弥T如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、或氧化鉭之類無機(jī)絕緣材料來形成絕緣層132。接著，在絕緣層132中形成到達(dá)源電極或漏電極130a和130b以及電極130c的開 ロ。此時，同樣在后來要形成柵電極136d的區(qū)域中形成開ロ。然后，導(dǎo)電層134被形成為嵌入這些開ロ(參見圖5B)。這些開ロ可通過諸如使用掩模的蝕刻之類的方法來形成。該掩?？赏ㄟ^諸如使用光掩模的曝光之類的方法來形成。濕法蝕刻或干法蝕刻可被用作該蝕刻；干法蝕刻優(yōu)選在微型制造方面使用?？赏ㄟ^諸如PVD法或CVD法之類的膜形成方法來形成導(dǎo)電層134。例如，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧、或者這些材料中的任 ー種的合金或化合物(例如，氮化物)之類的導(dǎo)電材料來形成導(dǎo)電層134。具體地，有可能采用例如其中在包括開ロ的區(qū)域中通過PVD法形成鈦薄膜且通過 CVD法形成氮化鈦薄膜、并且隨后鎢膜被形成為嵌入開ロ的方法。在此，通過PVD法形成的鈦膜具有在與絕緣層132的界面處減小氧化膜以減小與下電極(在此，源電極或漏電極 130a和130b、電極130c等)的接觸電阻的功能。在形成鈦膜之后形成的氮化鈦膜具有防止導(dǎo)電材料擴(kuò)散的阻擋功能。在形成鈦、氮化鈦等的阻擋膜之后，可通過電鍍法來形成銅膜。在形成導(dǎo)電層134之后，通過蝕刻、CMP等去除導(dǎo)電層134的一部分，從而露出絕緣層132，并且形成電極136a、136b和136c、以及柵電極136d(參見圖5C)。注意，當(dāng)通過去除導(dǎo)電層134的一部分來形成電極136a、136b和136c、以及柵電極136d吋，優(yōu)選執(zhí)行該エ 藝以使這些表面平面化。當(dāng)絕緣層132，電極136a、136b和136c，以及柵電極136d以此方式平面化吋，可在后來的步驟中順利地形成電極、布線、絕緣層、半導(dǎo)體層等。接著，柵絕緣層138被形成為覆蓋絕緣層132，電極136a、13 和136c，以及柵電極136d(參見圖5D)。柵絕緣層138可通過CVD法、濺射法等形成。優(yōu)選使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁、氧化鉿、氧化鉭等來形成柵絕緣層138。注意，柵絕緣層 138可具有單層結(jié)構(gòu)或分層結(jié)構(gòu)。例如，可通過使用硅烷(SiH4)、氧氣、以及氮?dú)庾鳛樵礆獾牡入x子體CVD法來形成由氧氮化硅制成的柵絕緣層138。對柵絕緣層138的厚度沒有具體限制；例如，柵絕緣層138的厚度可以是IOnm至500nm。在采用分層結(jié)構(gòu)的情況下，例如， 柵絕緣層138優(yōu)選是厚度為50nm至200nm的第一柵絕緣層、以及厚度為5nm至300nm的第 ニ柵絕緣層的疊層。注意，通過去除雜質(zhì)而變成本征或基本本征的氧化物半導(dǎo)體(高度提純的氧化物半導(dǎo)體)相當(dāng)易受界面能級和界面電荷的影響；因此，當(dāng)這種氧化物半導(dǎo)體用于氧化物半導(dǎo)體層吋，與柵絕緣層的界面是重要的。換句話說，與高度純化的氧化物半導(dǎo)體層接觸的柵絕緣層138需要具有高質(zhì)量。
例如，優(yōu)選通過使用微波(2.45GHz)的高密度等離子體CVD法來形成柵絕緣層 138，因為柵絕緣層238可以是致密的，并且具有高耐壓和高質(zhì)量。當(dāng)高度提純的氧化物半導(dǎo)體層和高質(zhì)量的柵絕緣層彼此緊密地接觸吋，可降低界面能級，并且可獲取良好的界面特性。毋庸贅言，即使當(dāng)使用高度純化的氧化物半導(dǎo)體層吋，也可采用諸如濺射法或等離子體CVD法之類的另ー種方法，只要高質(zhì)量的絕緣層可被形成為柵絕緣層即可。此外，有可能使用其質(zhì)量和界面特性通過在形成絕緣層之后進(jìn)行的熱處理而得以改進(jìn)的絕緣層。在任何情況下，作為絕緣層138具有良好的膜質(zhì)量且可用氧化物半導(dǎo)體層減小界面能級密度以形成良好界面的絕緣層被形成為柵絕緣層138。在85°C以及2X 106V/cm下進(jìn)行12小時的柵極偏置溫度應(yīng)カ測試(BT測試)吋， 如果雜質(zhì)被添加到氧化物半導(dǎo)體，則可通過高電場(B 偏置)和高溫(T 溫度)來切斷雜質(zhì)和氧化物半導(dǎo)體的主要組分之間的鍵合(bond)，所生成的懸空鍵導(dǎo)致閾值電壓(Vth)的偏移。相反，當(dāng)如上所述氧化物半導(dǎo)體的雜質(zhì)(尤其是氫和水)減小到最小值、且使氧化物半導(dǎo)體和柵絕緣層之間的界面特性成為良好吋，可獲取通過BT測試而穩(wěn)定的晶體管。接著，氧化物半導(dǎo)體層在柵絕緣層138上形成，并且通過諸如使用掩模的蝕刻之類的方法來處理，從而形成島狀氧化物半導(dǎo)體層140(參見圖5 。優(yōu)選使用h-Ga-ai-Ο基氧化物半導(dǎo)體層、In-Sn-Zn-O基氧化物半導(dǎo)體層、 h-Al-ai-Ο基氧化物半導(dǎo)體層、Sn-Ga-Zn-O基氧化物半導(dǎo)體層、Al-Ga-Zn-O基氧化物半導(dǎo)體層、Sn-Al-Zn-O基氧化物半導(dǎo)體層、In-Zn-O基氧化物半導(dǎo)體層、Sn-Zn-O基氧化物半導(dǎo)體層、Al-Zn-O基氧化物半導(dǎo)體層、In-O基氧化物半導(dǎo)體層、Sn-O基氧化物半導(dǎo)體層、或 Si-O基氧化物半導(dǎo)體層作為該氧化物半導(dǎo)體層，其尤其優(yōu)選為非晶的。在本實施例中，通過將靶用于沉積h-Ga-ai-Ο基氧化物半導(dǎo)體的濺射法來形成非晶氧化物半導(dǎo)體層作為該氧化物半導(dǎo)體層。注意，由于可通過將硅添加到非晶氧化物半導(dǎo)體層來抑制非晶氧化物半導(dǎo)體層的結(jié)晶，因此例如可使用包含2wt%至10wt%的SW2的靶以包含阻止結(jié)晶的SiOx(X > 0)來形成氧化物半導(dǎo)體層。例如，可使用包含氧化鋅等作為其主要組分的金屬氧化物靶來作為用于通過濺射法形成氧化物半導(dǎo)體層的靶。此外，例如，可使用用于沉積包含h、Ga、以及Si的氧化物半導(dǎo)體的靶(組分比In2O3 Ga2O3 ZnO=I 1 1 [摩爾比])。此外，也可使用具有組分比 In2O3 Ga2O3 ZnO = 1 1 2 (摩爾比)的靶、或者具有組分比 h203 Ga2O3 ZnO = 1:1: 4(摩爾比)的靶來作為用于沉積包含h、Ga、以及Si的氧化物半導(dǎo)體的靶。用于沉積氧化物半導(dǎo)體的靶的填充率為90%至100%、優(yōu)選大于或等于95% (例如，99.9% )。 通過將靶用于沉積具有高填充率的氧化物半導(dǎo)體來形成致密的氧化物半導(dǎo)體層。其中形成氧化物半導(dǎo)體層的氣氛優(yōu)選是稀有氣體(通常是氬氣)氣氛、氧氣氣氛、 或者包含稀有氣體(通常是氬)和氧氣的混合氣氛。具體地，優(yōu)選使用例如將諸如氫、水、 羥基、或氫化物之類的雜質(zhì)去除到幾PPm(優(yōu)選，幾ppb)的濃度的高純度氣體。在形成氧化物半導(dǎo)體層吋，將襯底保持在維持于減小的壓カ且襯底溫度被示為 100°C至600°C、優(yōu)選為200°C至400°C的處理室中。氧化物半導(dǎo)體層在加熱襯底時形成，從而可降低氧化物半導(dǎo)體層的雜質(zhì)濃度。此外，減少因濺射造成的損壞。然后，在去除處理室中剰余的水分時將去除了氫和水的濺射氣體引入處理室，并且使用金屬氧化物作為靶來形成該氧化物半導(dǎo)體層。優(yōu)選使用捕集真空泵來去除處理室中剰余的水分。例如，可使用低溫泵、離子泵、或鈦升華泵。排出単元可以是設(shè)置有冷阱的渦輪泵。在用低溫泵排空的沉積室中，去除氫原子、諸如水(H2O)之類的包含氫原子的化合物(并且還優(yōu)選包含碳原子的化合物)等，由此可降低在沉積室中形成的氧化物半導(dǎo)體層中的雜質(zhì)濃度。氧化物半導(dǎo)體層可在以下條件下形成，例如襯底和靶之間的距離為IOOmm ；壓力為0.6Pa;直流(DC)電源為0.5kW;以及氣氛是氧氣(氧氣的流速比為100%)。注意，優(yōu)選使用脈沖直流(DC)電源，因為可減少在膜沉積時生成的粉末物質(zhì)(也稱為顆粒或灰塵)， 并且厚度分布是均勻的。氧化物半導(dǎo)體層的厚度優(yōu)選為2nm至200nm、優(yōu)選為5nm至30nm。 注意，適當(dāng)?shù)暮穸雀鶕?jù)氧化物半導(dǎo)體材料而不同，并且厚度根據(jù)要使用的材料適當(dāng)?shù)卦O(shè)置。注意，在通過濺射法形成氧化物半導(dǎo)體層之前，優(yōu)選地通過引入氬氣并生成等離子體的反濺射來去除柵絕緣層138的表面上的灰塵。在此，不同于離子與濺射靶碰撞的正常濺射，反濺射是離子與要處理的表面碰撞以使該表面改性的方法。用于使離子與要處理的表面碰撞的方法的示例是在氬氣氣氛中將高頻電壓施加到該表面、從而在襯底附加生成等離子體的方法。注意，可使用氮?dú)?、氦氣、氧氣等氣氛來代替氬氣氣氛?？刹捎酶煞ㄎg刻或濕法蝕刻作為氧化物半導(dǎo)體層的蝕刻方法。毋庸贅言，干法蝕刻和濕法蝕刻可組合使用。蝕刻條件(例如，蝕刻氣體或蝕刻溶液、蝕刻時間、以及溫度) 根據(jù)材料適當(dāng)?shù)卦O(shè)置，從而可將氧化物半導(dǎo)體層蝕刻成期望形狀。用于干法蝕刻的蝕刻氣體的示例是含氯的氣體(諸如氯氣(Cl2)、氯化硼(BCl3)、 氯化硅(SiCl4)、或四氯化碳(CCl4)之類的氯基氣體)。此外，可使用含氟的氣體(諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)之類的氟基氣體)、溴化氫 (HBr)、氧氣(O2)、添加有諸如氦氣(He)或氬氣(Ar)之類的稀有氣體的這些氣體中的任一種等。可使用平行板RIE (反應(yīng)離子蝕刻)法或ICP (感應(yīng)耦合等離子體)蝕刻法作為干法蝕刻法。為了將氧化物半導(dǎo)體層蝕刻成期望形狀，適當(dāng)?shù)卦O(shè)置蝕刻條件(例如，施加到線圈狀(coiled)電極的電功率量、施加到襯底側(cè)上的電極的電功率量、以及襯底側(cè)上的電極溫度)?？墒褂昧姿?、醋酸、以及硝酸的混合溶液等作為用于濕法蝕刻的蝕刻劑。還可使用諸如IT007N(由KANTO化學(xué)公司(KANTO CHEMICAL CO.，INC.)生產(chǎn))之類的蝕刻劑。然后，優(yōu)選對氧化物半導(dǎo)體層進(jìn)行第一熱處理?？捎玫谝粺崽幚韥韺ρ趸锇雽?dǎo)體層進(jìn)行脫水或脫氫。第一熱處理的溫度高于或等于300°C且低于或等于750°C、優(yōu)選高于或等于400°C且低于襯底的應(yīng)變點(diǎn)。例如，襯底被引入其中使用電阻加熱元件等的電爐，并且氧化物半導(dǎo)體層140在450°C下在氮?dú)鈿夥罩羞M(jìn)行熱處理達(dá)1小吋。氧化物半導(dǎo)體層140 在熱處理期間不暴露于空氣，從而可防止水和氫進(jìn)入。熱處理裝置不限于電爐，并且可以是用于通過來自諸如經(jīng)加熱氣體之類的介質(zhì)的熱傳導(dǎo)或熱輻射對物體加熱的裝置。例如，可使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置之類的快速熱退火(RTA)裝置。LRTA裝置是用于通過從諸如鹵素?zé)簟?鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類的燈發(fā)射的光(電磁波)輻射來對要處理的物體加熱的裝置。GRTA裝置是用于使用高溫氣體來進(jìn)行熱處理的裝置?？墒褂猛ㄟ^熱處理不與物體反應(yīng)的惰性氣體(例如，氮?dú)饣蛑T如氬氣之類的稀有氣體)作為該氣體。例如，作為第一熱處理，GRTAエ藝可如下地進(jìn)行。將襯底放在已加熱到650°C至 700°C高溫的惰性氣體中，加熱幾分鐘，并從惰性氣體中取出。GRTAエ藝實現(xiàn)短時間的高溫?zé)崽幚?。此外，即使?dāng)溫度超過襯底的應(yīng)變點(diǎn)時也可采用GRTAエ藝，因為它是短時間的熱處理。注意，第一熱處理優(yōu)選在包含氮?dú)饣蛳∮袣怏w(例如，氦氣、氖氣、或氬氣)作為其主要成分且不包含水、氫等的氣氛中進(jìn)行。例如，被引入熱處理裝置的氮?dú)?、或者諸如氦氣、氖氣、或氬氣之類的稀有氣體的純度大于或等于6N(99. 9999% )、優(yōu)選大于或等于 7N(99. 99999% )(即，雜質(zhì)濃度小于或等于lppm、優(yōu)選小于或等于0. Ippm)。根據(jù)第一熱處理的條件或氧化物半導(dǎo)體層的材料，有時使氧化物半導(dǎo)體層結(jié)晶成微晶或多晶。例如，氧化物半導(dǎo)體層有時變成結(jié)晶度大于或等于90%、或者大于或等于 80%的微晶氧化物半導(dǎo)體層。此外，根據(jù)第一熱處理的條件或氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層可以是不含結(jié)晶組分的非晶氧化物半導(dǎo)體層。此外，氧化物半導(dǎo)體層有時變成其中將微米晶(其顆粒尺寸為Inm至20nm、通常為 2nm至4nm)混合到非晶氧化物半導(dǎo)體(例如，氧化物半導(dǎo)體層的表面)中的層?？赏ㄟ^在非晶半導(dǎo)體中對齊微米晶來改變氧化物半導(dǎo)體層的電特性。例如，當(dāng)通過將靶用于沉積h-Ga-ai-Ο基氧化物半導(dǎo)體來形成氧化物半導(dǎo)體層吋，可通過形成其中使具有電各向異性的In2Ga2SiO7的晶粒對齊的微晶部分來改變氧化物半導(dǎo)體層的電特性。更具體地，例如，當(dāng)晶粒被排列成^2Ga2SiO7的c軸與氧化物半導(dǎo)體層的表面垂直吋，可改進(jìn)在與氧化物半導(dǎo)體層的表面平行的方向上的導(dǎo)電性，并且可改進(jìn)在與氧化物半導(dǎo)體層的表面垂直的方向上的絕緣性質(zhì)。此外，這種微晶部分具有抑制諸如水或氫之類的雜質(zhì)進(jìn)入氧化物半導(dǎo)體層的功能。注意，可通過GRTAエ藝對氧化物半導(dǎo)體層的表面加熱來形成包括微晶部分的氧化物半導(dǎo)體層。此外，氧化物半導(dǎo)體層可以更優(yōu)選的方式通過使用其中加的量小于h或 Ga的量的濺射靶來形成?？蓪ι形刺幚沓蓫u狀氧化物半導(dǎo)體層140的氧化物半導(dǎo)體層進(jìn)行氧化物半導(dǎo)體層140的第一熱處理。在此情況下，在第一熱處理之后，從熱處理裝置中取出襯底，并且執(zhí)行光刻步驟。注意，上述第一熱處理可因其對氧化物半導(dǎo)體層140的脫水或脫氫效果而被稱為脫水處理、脫氫處理等。例如，可在形成氧化物半導(dǎo)體層之后、在氧化物半導(dǎo)體層140上堆疊源電極或漏電極之后、或者在源電極或漏電極上形成保護(hù)絕緣層之后進(jìn)行這種脫水處理或脫氫處理。這種脫水處理或脫氫處理可進(jìn)行一次或多次。接著，源電極或漏電極142a、以及源電極或漏電極142b被形成為與氧化物半導(dǎo)體層140接觸(參見圖5F)。源電極或漏電極14 和142b可以導(dǎo)電層被形成為覆蓋氧化物半導(dǎo)體層140、并且隨后被選擇性地蝕刻的方式形成。導(dǎo)電層可通過諸如濺射法之類的PVD法、或者諸如等離子體CVD法之類的CVD法形成。作為導(dǎo)電層的材料，可使用從鋁、鉻、銅、鉭、鈦、鉬、以及鎢中選擇的元素；包含這些元素中的任一種作為組分的合金等。此外，可使用從錳、鎂、鋯、鈹、以及釷中選擇的ー種或多種材料。還有可能使用與從鈦、鉭、鎢、鉬、鉻、釹、以及鈧中選擇的ー種或多種元素組合的鋁。導(dǎo)電層可具有單層結(jié)構(gòu)、或者包含兩層或更多層的分層結(jié)構(gòu)。例如，導(dǎo)電層可具有含硅鋁膜的單層結(jié)構(gòu)、其中在鋁膜上堆疊鈦膜的雙層結(jié)構(gòu)、或者其中鈦膜、鋁膜、以及鈦膜按該次序堆疊的三層結(jié)構(gòu)。在此，紫外光、KrF激光、或ArF激光優(yōu)選被用于在形成用于蝕刻的掩模時的曝光。晶體管的溝道長度(L)根據(jù)源電極或漏電極14 的下端部與源電極或漏電極 142b的下端部之間的距離來確定。注意，在溝道長度(L)小于25nm的情況下，用其波長極短(幾納米至幾百納米)的遠(yuǎn)紫外線來進(jìn)行用于形成掩模的曝光。用遠(yuǎn)紫外線曝光的分辨率較高，并且聚焦的深度較大。出于這些原因，后來形成的晶體管的溝道長度(L)可以在 IOnm至IOOOnm的范圍內(nèi)，并且該電路可以更高的速度操作。此外，截止?fàn)顟B(tài)電流極低，這防止功耗增加。適當(dāng)?shù)卣{(diào)節(jié)導(dǎo)電層和氧化物半導(dǎo)體層140的材料和蝕刻條件，從而在蝕刻導(dǎo)電層時不去除氧化物半導(dǎo)體層140。注意，在一些情況下，氧化物半導(dǎo)體層140根據(jù)材料和蝕刻條件在蝕刻步驟中部分地蝕刻，并且由此具有凹槽部分(凹陷部分)?？稍谘趸锇雽?dǎo)體層140與源電極或漏電極14 之間、或者在氧化物半導(dǎo)體層 140與源電極或漏電極142b之間形成氧化物導(dǎo)電層?？蛇B續(xù)地形成氧化物導(dǎo)電層、以及用于形成源電極和漏電極14 和142b的金屬層。氧化物導(dǎo)電層可用作源區(qū)或漏區(qū)。這種氧化物導(dǎo)電層的放置可減小源區(qū)或漏區(qū)的電阻，從而晶體管可以高速操作。為了減少所使用的掩模的數(shù)量和減少步驟的數(shù)量，蝕刻步驟可使用通過使用多色調(diào)掩模而形成的抗蝕劑掩模來執(zhí)行，該多色調(diào)掩模是透射光以使其具有多個強(qiáng)度的曝光掩摸。通過使用多色調(diào)掩模而形成的抗蝕劑掩模具有多個厚度(具有階梯式的形狀)，并且還可通過灰化來改變形狀；因此，抗蝕劑掩?？稍谟糜谔幚沓刹煌瑘D案的多個蝕刻步驟中使用。即，可通過使用多色調(diào)掩模來形成與至少兩種不同的圖案相對應(yīng)的抗蝕劑掩模。由此， 可減少曝光掩模的數(shù)量，并且還可減少相應(yīng)的光刻步驟的數(shù)量，由此可簡化工藝。注意，優(yōu)選在以上步驟之后通過使用諸如隊0、隊、或Ar之類的氣體來進(jìn)行等離子體處理。該等離子體處理去除了附著到氧化物半導(dǎo)體層的露出表面的水等?？墒褂醚鯕夂蜌鍤獾幕旌蠚怏w來進(jìn)行等離子體處理。接著，保護(hù)絕緣層144被形成為與氧化物半導(dǎo)體層140的一部分接觸，而不暴露于空氣(參見圖5G)。保護(hù)絕緣層144可通過諸如適當(dāng)?shù)胤乐顾蜌渲惖碾s質(zhì)混合到保護(hù)絕緣層144 的濺射法之類的方法形成。保護(hù)絕緣層144的厚度為至少lnm?？墒褂醚趸琛⒌?、氧氮化硅、氮氧化硅等來形成保護(hù)絕緣層144。保護(hù)絕緣層144可具有單層結(jié)構(gòu)或分層結(jié)構(gòu)。 形成保護(hù)絕緣層144時的襯底溫度優(yōu)選高于或等于室溫且低于或等于300°C。用于形成保護(hù)絕緣層144的氣氛優(yōu)選是稀有氣體(通常是氬氣)氣氛、氧氣氣氛、或者包含稀有氣體 (通常是氬氣)和氧氣的混合氣氛。如果保護(hù)絕緣層144中含氫，則氫可進(jìn)入氧化物半導(dǎo)體層或提取氧化物半導(dǎo)體層中的氧，由此可減小背溝道側(cè)上的氧化物半導(dǎo)體層的電阻，并且可形成寄生溝道。因此，重要的是在形成保護(hù)絕緣層144時不使用氫以使氧化物絕緣層144包含盡可能少的氫。此外，為了在氧化物半導(dǎo)體層140和保護(hù)絕緣層144中不包含氫、羥基、或水分，優(yōu)選在去除留在處理室中的水時形成保護(hù)絕緣層144。
優(yōu)選使用捕集真空泵來去除處理室中剰余的水分。例如，優(yōu)選使用低溫泵、離子泵、或鈦升華泵。排出単元可以是設(shè)置有冷阱的渦輪泵。在用低溫泵排空的沉積室中，例如， 去除氫原子、以及諸如水(H2O)之類的包含氫原子的化合物；由此，可降低在沉積室中形成的保護(hù)絕緣層144中的雜質(zhì)濃度。優(yōu)選使用將諸如氫、水、羥基、或氫化物之類的雜質(zhì)去除到幾ppm(優(yōu)選，幾ppb)的濃度的高純度氣體來作為用于形成保護(hù)絕緣層144的濺射氣體。接著，優(yōu)選在惰性氣體氣氛或氧氣氣氛中(在200°C至400°C下，例如，在250°C至 350°C下)進(jìn)行第二熱處理。例如，在氮?dú)鈿夥罩?，?50°C下進(jìn)行第二熱處理達(dá)1小吋。第 ニ熱處理可減少晶體管的電特性的變化。此外，可在空氣中，在100°C至200°C下進(jìn)行熱處理達(dá)1小時至30小吋。該熱處理可在固定加熱溫度下進(jìn)行；替換地，加熱溫度的以下改變可重復(fù)進(jìn)行多次加熱溫度從室溫上升到100°c到200°C的溫度，并且隨后下降到室溫。在形成保護(hù)絕緣層之前，該熱處理可在減小的壓カ下進(jìn)行。在減小的壓カ下，可縮短熱處理時間。例如，該熱處理可代替第二熱處理來進(jìn)行，或者可在第二熱處理之前或之后進(jìn)行。接著，在保護(hù)絕緣層144上形成層間絕緣層146(參見圖6A)。層間絕緣層146可通過PVD法、CVD法等形成?？墒褂弥T如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、或氧化鉭之類無機(jī)絕緣材料來形成層間絕緣層146。在形成層間絕緣層146之后，層間絕緣層146 的表面優(yōu)選通過CMP、蝕刻等來平面化。接著，在層間絕緣層146、保護(hù)絕緣層144、以及柵絕緣層138中形成到達(dá)電極 136a、136b和136c、以及源電極或漏電極14 和142b的開ロ。然后，導(dǎo)電層148被形成為嵌入這些開ロ(參見圖6B)。這些開ロ可通過諸如使用掩模的蝕刻之類的方法來形成。該掩?？赏ㄟ^諸如使用光掩模的曝光之類的方法來形成。濕法蝕刻或干法蝕刻可被用作該蝕刻；干法蝕刻優(yōu)選在微型制造方面使用?？赏ㄟ^諸如PVD法或CVD法之類的膜形成方法來形成導(dǎo)電層148。例如，可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧、或者這些材料中的任 ー種的合金或化合物(例如，氮化物)之類的導(dǎo)電材料來形成導(dǎo)電層148。具體地，有可能采用例如其中在包括開ロ的區(qū)域中通過PVD法形成鈦薄膜且通過 CVD法形成氮化鈦薄膜、并且隨后鎢膜被形成為嵌入開ロ的方法。在此，通過PVD法而形成的鈦膜具有減小在與層間絕緣層146的界面處的氧化膜以減小與下電極(在此，電極136a、 136b和136c、以及源電極或漏電極14 和142b)的接觸電阻的功能。在形成鈦膜之后形成的氮化鈦膜具有防止導(dǎo)電材料擴(kuò)散的阻擋功能。在形成鈦、氮化鈦等的阻擋膜之后，可通過電鍍法形成銅膜。在形成導(dǎo)電層148之后，通過蝕刻、CMP等去除導(dǎo)電層148的一部分，從而露出層間絕緣層146，并且形成電極150a、150b、150c、150d和150e(參見圖6C)。注意，當(dāng)通過去除導(dǎo)電層148的一部分來形成電極150a、150b、150c、150d和150e吋，優(yōu)選執(zhí)行該エ藝以使這些表面平面化。當(dāng)層間絕緣層146、以及電極150a、150b、150c、150d和150e的表面以此方式平面化吋，可在后來的步驟中順利地形成電極、布線、絕緣層、半導(dǎo)體層等。然后，形成絕緣層152，并且在絕緣層152中形成到達(dá)電極150a、150b、150c、150d 和150e的開ロ。在導(dǎo)電層被形成為嵌入開ロ之后，通過蝕刻、CMP等來去除導(dǎo)電層的一部分。由此，露出絕緣層152，并且形成電極15 、巧4b、15^和154d(參見圖6D)。該步驟類似于形成電極150a等的步驟；因此，省略詳細(xì)描述。在晶體管164通過上述方法形成的情況下，氧化物半導(dǎo)體層140中的氫濃度小于或等于5 X IO19原子/cm3，而晶體管164的截止電流小于或等于1X10_13A。如上所述，可通過施加通過氫濃度的充分降低而高度提純的氧化物半導(dǎo)體層140來獲取具有良好特性的晶體管162。此外，有可能制造具有良好特性、且包括使用除下部中的氧化物半導(dǎo)體以外的材料而形成的晶體管160、以及使用上部中的氧化物半導(dǎo)體而形成的晶體管162的半導(dǎo)體器件。注意，在此描述圖2A所示的半導(dǎo)體器件的制造步驟。圖2B、2C和2D所示的半導(dǎo)體器件還可以類似于圖2A所示的半導(dǎo)體器件的方式制造。注意，給出碳化硅(例如，4H_SiC)作為可與氧化物半導(dǎo)體比擬的半導(dǎo)體材料。氧化物半導(dǎo)體和4H-SiC具有ー些共性。載流子密度是這些共性之一。根據(jù)費(fèi)米-狄拉克分布，氧化物半導(dǎo)體的載流子密度被估計為約10_7Cm3。載流子密度的該值類似于4H-SiC中的載流子密度極小，為6. 7X lO—n/cm3。當(dāng)氧化物半導(dǎo)體的載流子密度與硅的本征載流子密度(約IjXlOuVcm3)比較時，可容易地理解氧化物半導(dǎo)體的載流子密度相當(dāng)?shù)氐?。此外，氧化物半?dǎo)體的能帶隙為3. OeV至3. kV，而4H_SiC的能帶隙為3. 26eV0由此，氧化物半導(dǎo)體和碳化硅的相似之處在于，它們都是寬帶隙半導(dǎo)體。另ー方面，氧化物半導(dǎo)體和碳化硅之間存在一主要的差異，即，處理溫度。由于碳化硅一般需要在1500°C至2000°C進(jìn)行熱處理，因此難以形成碳化硅、以及使用除碳化硅以外的半導(dǎo)體材料而形成的半導(dǎo)體元件的疊層。這是因為在這些高溫下?lián)p壞了半導(dǎo)體襯底、 半導(dǎo)體元件等。同時，氧化物半導(dǎo)體可通過在300°C至500°C (小于或等于玻璃轉(zhuǎn)變溫度； 高達(dá)700°C)的熱處理來形成；因此，有可能通過使用除氧化物半導(dǎo)體層以外的半導(dǎo)體材料來形成集成電路，并且隨后形成包括氧化物半導(dǎo)體的半導(dǎo)體元件。另外，與碳化硅相比，氧化物半導(dǎo)體是有利的，因為可使用諸如玻璃襯底之類的低耐熱性襯底。此外，氧化物半導(dǎo)體不需要在高溫下進(jìn)行熱處理，從而與碳化硅相比可充分地降低能量成本，這是另ー優(yōu)點(diǎn)。雖然對諸如態(tài)密度(DOS)之類的氧化物半導(dǎo)體性質(zhì)已進(jìn)行了大量研究，但是它們不包括充分減小DOS本身的思路。根據(jù)所公開發(fā)明的一個實施例，通過去除可影響DOS的水或氫來形成高度提純的氧化物半導(dǎo)體。這是基于充分減小DOS本身的思路。這種高度提純的氧化物半導(dǎo)體允許制造非常優(yōu)良的エ業(yè)產(chǎn)品。此外，很有可能通過將氧供應(yīng)到通過氧空位而生成的金屬的懸空鍵、以及減小因氧空位造成的DOS來形成更加高度提純(i型)的氧化物半導(dǎo)體。例如，包含過量氧的氧化膜被形成為與溝道形成區(qū)緊密接觸，并且隨后將氧從氧化膜供應(yīng)到溝道形成區(qū)，從而可減小因氧空位造成的DOS。據(jù)說，氧化物半導(dǎo)體的缺陷歸因于因過量氫造成的導(dǎo)帶下的淺能級、因缺氧造成的深能級等。作為技術(shù)思想，徹底地去除氫、以及充分地供應(yīng)氧用于消除這種缺陷可能是正確的。氧化物半導(dǎo)體一般被認(rèn)為是η型半導(dǎo)體；然而，根據(jù)所公開發(fā)明的一個實施例，i 型半導(dǎo)體通過去除雜質(zhì)(尤其是水和氫)來實現(xiàn)。在這個方面，可以說，所公開發(fā)明的ー個實施例包括新穎的技術(shù)思路，因為它與諸如添加有雜質(zhì)的硅之類的i型半導(dǎo)體不同。
20
<包括氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制>將參考圖12、圖13A和13b、圖14A和14b、以及圖15來描述包括氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制。注意，以下描述只是一種考慮，而不否定本發(fā)明的有效性。圖12是包含氧化物半導(dǎo)體的倒交錯晶體管(薄膜晶體管)的截面圖。氧化物半導(dǎo)體層(OS)隔著柵絕緣層(GI)設(shè)置在柵電極(GEl)上，并且源電極(S)和漏電極(D)設(shè)置在該氧化物半導(dǎo)體層上。此外，背柵(GE》隔著絕緣層設(shè)置在源電極和漏電極上。圖13A和13B是圖12中的截面A_A’的能帶圖(示意圖)。圖13A示出源極和漏極之間的電位差為0(源極和漏極具有相同的電位，Vd = OV)的情況。圖13B示出漏極的電位高于源極的電位(Vd > 0)的情況。圖14A和14B是沿圖12中的B-B，的能帶圖(示意圖)。圖14A示出向柵極(GEl) 施加正電壓> 0)的狀態(tài)，即，載流子(電子)在源極和漏極之間流動的導(dǎo)通狀態(tài)。圖 14B示出向柵極(GEl)施加負(fù)電壓(Ve<0)的狀態(tài)，即，截止?fàn)顟B(tài)(其中少數(shù)載流子不流動)°圖15示出真空能級、金屬的功函數(shù)(φΜ)、以及氧化物半導(dǎo)體的電子親和性(X) 之間的關(guān)系。金屬簡并，并且費(fèi)米能級存在于導(dǎo)帶中。同吋，常規(guī)的氧化物半導(dǎo)體是η型，并且費(fèi)米能級(Ef)遠(yuǎn)離帶隙中心的本征費(fèi)米能級(Ei)并位于導(dǎo)帶附近。已知氧化物半導(dǎo)體中的氫部分地變成施主，并且是產(chǎn)生η型氧化物半導(dǎo)體的原因之一。相反，根據(jù)所公開發(fā)明的一個實施例的氧化物半導(dǎo)體以如下方式變成本征(i型) 或接近本征的氧化物半導(dǎo)體為了高度提純從氧化物半導(dǎo)體去除作為產(chǎn)生η型氧化物半導(dǎo)體的原因的氫，以使氧化物半導(dǎo)體盡可能少地包括除氧化物半導(dǎo)體的主要組分以外的元素 (雜質(zhì)元素)。即，本發(fā)明的一個實施例的特征在于，不是通過添加雜質(zhì)元素而是通過消除諸如氫和水之類的雜質(zhì)來使得氧化物半導(dǎo)體成為或接近高度提純的i型(本征)半導(dǎo)體。 由此，費(fèi)米能級(Ef)可與本征費(fèi)米能級(Ei)相當(dāng)。在氧化物半導(dǎo)體的帶隙(Eg)為3. 15eV的情況下，其電子親和性(x )為4. 3eV0源電極或漏電極中所包含的鈦(Ti)的功函數(shù)基本上等于氧化物半導(dǎo)體的電子親和性(χ)。 在此情況下，在金屬和氧化物半導(dǎo)體之間的界面處不形成對電子的肖特基勢壘。S卩，在金屬的功函數(shù)(φΜ)等于氧化物半導(dǎo)體的電子親和性(χ)的情況下，當(dāng)金屬和氧化物半導(dǎo)體彼此接觸時示出圖13Α中的這種能帶圖(示意圖)。在圖13Β中，黒點(diǎn)(·)表示電子。圖13Β示出向漏極施加一正電壓(Vd > 0)而不向柵極施加ー電壓= 0)的情況(由虛線示出)、以及向漏極施加一正電壓(Vd > 0) 且向柵極施加一正電壓> 0)的情況(由實線示出)。當(dāng)向柵極供應(yīng)一正電位(Vd > 0) 且向漏極施加一正電位時，電子跨過要注入氧化物半導(dǎo)體的勢壘(h)，并且流向漏扱。勢壘 (h)的高度取決于柵電壓和漏電壓。當(dāng)向柵極供應(yīng)一正電壓(Ve >0)且施加一正的漏電壓吋，勢壘(h)的高度低于圖13A中未施加電壓的勢壘的高度，S卩，帶隙(Eg)的一半。在不向柵極施加ー電壓的情況下，由于高電位勢壘，載流子(電子)未從電極注入氧化物半導(dǎo)體側(cè)， 從而電流不流動，這意味著截止?fàn)顟B(tài)。另ー方面，當(dāng)向柵極施加正電壓時，電位壘勢減小，并且由此電流流動，這意味著導(dǎo)通狀態(tài)。此時，如圖14A所示，電子在柵絕緣層和高度提純的氧化物半導(dǎo)體之間的界面附近(其中氧化物半導(dǎo)體在能量方面是穩(wěn)定的底部)行迸。如圖14B所示，當(dāng)向柵電極(GEl)供應(yīng)負(fù)電位吋，作為少數(shù)載流子的空穴基本上不存在。由此，等離子基本上接近于0。以此方式，通過高度提純以盡可能少地包含除其主要元素以外的元素(即，雜質(zhì)元素)，氧化物半導(dǎo)體層變成本征的(i型半導(dǎo)體)或基本本征的。由此，氧化物半導(dǎo)體和柵絕緣層之間的界面的特性變得明顯。為此，柵絕緣層需要形成良好的與氧化物半導(dǎo)體的界面。具體地，優(yōu)選使用以下絕緣層，例如通過使用用在VHF帶至微波帶的范圍內(nèi)的電源頻率生成的高密度等離子體的CVD法而形成的絕緣層，或者通過濺射法而形成的絕緣層。當(dāng)氧化物半導(dǎo)體和柵絕緣層之間的界面在高度提純氧化物半導(dǎo)體時變?yōu)榱己脜迹?在晶體管具有1 X IO4 μ m的溝道寬度W和3 μ m的溝道長度L的情況下，例如，有可能實現(xiàn)小于或等于10_13A的截止電流、以及0. lV/dec的子閾值擺動(S值)(具有IOOnm厚的柵絕緣層)。當(dāng)如上所述高度提純氧化物半導(dǎo)體層以盡可能少地包含除其主要元素以外的元素(即，雜質(zhì)元素)吋，薄膜晶體管可以良好的方式操作?！醋凅w示例〉圖7、圖8A和8B、圖9A和9B、以及圖IOA和IOB示出半導(dǎo)體器件的結(jié)構(gòu)的變體示例。注意，作為變體示例，在下文中將描述包括不同于以上所述的結(jié)構(gòu)的晶體管164的半導(dǎo)體器件。即，晶體管160和晶體管162的結(jié)構(gòu)與以上結(jié)構(gòu)相同。圖7示出包括晶體管164的半導(dǎo)體器件的示例，在該晶體管164中柵電極136d置于氧化物半導(dǎo)體層140下，而源電極或漏電極14 和142b與氧化物半導(dǎo)體層140的底面接觸。注意，頂部結(jié)構(gòu)可適當(dāng)?shù)馗淖円詫?yīng)于截面；因此，在此只示出截面。圖7中的結(jié)構(gòu)和圖3A中的結(jié)構(gòu)之間的重大差異在于，氧化物半導(dǎo)體層140連接到源電極或漏電極14 和142b的位置。即，氧化物半導(dǎo)體層140的頂面與圖3A的結(jié)構(gòu)中的源電極或漏電極14 和142b接觸，而氧化物半導(dǎo)體層140的底面與圖7的結(jié)構(gòu)中的源電極或漏電極14 和142b接觸。此外，接觸位置的不同導(dǎo)致其他電極、絕緣層等的不同排列。 每ー組件的細(xì)節(jié)與圖3A和;3B的細(xì)節(jié)相同。具體地，圖7所示的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的柵電極136d、設(shè)置在柵電極136d上的柵絕緣層138、設(shè)置在柵絕緣層138上的源電極或漏電極14 和142b、 以及與源電極或漏電極14 和142b的頂面接觸的氧化物半導(dǎo)體層140。在此，柵電極136d被設(shè)置成嵌入在層間絕緣層1 上形成的絕緣層132。類似于柵電極136d，電極136a、電極136b、以及電極136c被形成為分別與源電極或漏電極130a、 源電極或漏電極130b、以及電極130c接觸。保護(hù)絕緣層144設(shè)置在晶體管162上，從而與氧化物半導(dǎo)體層140的一部分接觸。 層間絕緣層146設(shè)置在保護(hù)絕緣層144上。在保護(hù)絕緣層144和層間絕緣層146中形成到達(dá)源電極或漏電極14 以及源電極或漏電極142b的開ロ。電極150d和電極150e被形成為分別通過相應(yīng)開ロ與源電極或漏電極14 以及源電極或漏電極142b接觸。類似于電極 150d和150e，電極150a、150b和150c被形成為分別通過設(shè)置在柵絕緣層138、保護(hù)絕緣層 144、以及層間絕緣層146中的開ロ與電極136a、136b和136c接觸。絕緣層152設(shè)置在層間絕緣層146上。電極15 、巧4b、15 和154d被設(shè)置成嵌入絕緣層152。電極15 與電極150a接觸。電極154b與電極150b接觸。電極15 與電極150c和電極150d接觸。電極154d與電極150e接觸。圖8A和8B各自示出其中柵電極136d置于氧化物半導(dǎo)體層140上的半導(dǎo)體器件的結(jié)構(gòu)的示例。圖8A示出其中源電極或漏電極14 和142b與氧化物半導(dǎo)體層140的底面接觸的結(jié)構(gòu)的示例。圖8B示出其中源電極或漏電極14 和142b與氧化物半導(dǎo)體層140 的頂面接觸的結(jié)構(gòu)的示例。圖8A和8B中的結(jié)構(gòu)與圖3A和圖7中的結(jié)構(gòu)之間的重大差異在干，柵電極136d 置于氧化物半導(dǎo)體層140上。此外，圖8A中的結(jié)構(gòu)和圖8B中的結(jié)構(gòu)的重大差異在于，源電極或漏電極14 和142b與氧化物半導(dǎo)體層140的底面或頂面接觸。此外，這些差異導(dǎo)致其他電極、絕緣層等的不同排列。每ー組件的細(xì)節(jié)與圖3A和:3B等的細(xì)節(jié)相同。具體地，圖8A所示的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的源電極或漏電極 14 和142b、與源電極或漏電極14 和142b的頂面接觸的氧化物半導(dǎo)體層140、設(shè)置在氧化物半導(dǎo)體層140上的柵絕緣層138、以及在與氧化物半導(dǎo)體層140重疊的區(qū)域中設(shè)置在柵絕緣層138上的柵電極136d。圖8B中的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的氧化物半導(dǎo)體層140、設(shè)置成與氧化物半導(dǎo)體層140的頂面接觸的源電極或漏電極14 和142b、設(shè)置在氧化物半導(dǎo)體層140以及源電極或漏電極14 和142b上的柵絕緣層138、以及在與氧化物半導(dǎo)體層140 重疊的區(qū)域中設(shè)置在柵絕緣層138上的柵電極136d。注意，在圖8A和8B中的結(jié)構(gòu)中，有時從圖3A和;3B等中的結(jié)構(gòu)中省略組件(例如， 電極150a或電極15 )。在此情況下，可獲取諸如簡化制造エ藝之類的輔助效果。毋庸贅言，在圖3A和;3B等中的結(jié)構(gòu)中，可省略不重要的組件。圖9A和9B各自示出其中元件的尺寸相對較大且柵電極136d置于氧化物半導(dǎo)體層140下的情況的示例。在此情況下，對表面的平面度和覆蓋率的要求相對適中，從而不一定形成嵌入絕緣層的布線、電極等。例如，可在形成導(dǎo)電層之后通過濺射來形成柵電極136d 等。注意，雖然在此未示出，但是晶體管160和晶體管162可以類似的方式形成。圖9A中的結(jié)構(gòu)和圖9B中的結(jié)構(gòu)的重大差異在干，源電極或漏電極14 和142b 與氧化物半導(dǎo)體層140的底面或頂面接觸。此外，該差異導(dǎo)致其他電極、絕緣層等以不同的方式排列。每ー組件的細(xì)節(jié)與圖3A和加等的細(xì)節(jié)相同。具體地，圖9A中的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的柵電極136d、設(shè)置在柵電極136d上的柵絕緣層138、設(shè)置在柵絕緣層138上的源電極或漏電極14 和142b、 以及與源電極或漏電極14 和142b的頂面接觸的氧化物半導(dǎo)體層140。圖9B中的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的柵電極136d、設(shè)置在柵電極136d上的柵絕緣層138、設(shè)置在柵絕緣層138上以與柵電極136d重疊的氧化物半導(dǎo)體層 140、以及設(shè)置成與氧化物半導(dǎo)體層140的頂面接觸的源電極或漏電極14 和142b。注意，同樣在圖9A和9B中的結(jié)構(gòu)中，有時從圖3A和;3B中的結(jié)構(gòu)中省略組件。同樣在此情況下，可獲取諸如簡化制造エ藝之類的輔助效果。圖IOA和IOB各自示出其中元件的尺寸相對較大且柵電極136d置于氧化物半導(dǎo)體層140上的情況的示例。同樣在此情況下，對表面的平面度和覆蓋率的要求相對適中，從而不一定需要形成嵌入絕緣層的布線、電極等。例如，可在形成導(dǎo)電層之后通過濺射來形成柵電極136d等。注意，雖然在此未示出，但是晶體管160和晶體管162可以類似的方式形成。圖IOA中的結(jié)構(gòu)和圖IOB中的結(jié)構(gòu)的重大差異在干，源電極或漏電極14 和142b 與氧化物半導(dǎo)體層140的底面或頂面接觸。此外，該差異導(dǎo)致其他電極、絕緣層等以不同的方式排列。每ー組件的細(xì)節(jié)與圖3A和加等的細(xì)節(jié)相同。具體地，圖IOA中的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的源電極或漏電極 14 和142b、與源電極或漏電極14 和142b的頂面接觸的氧化物半導(dǎo)體層140、設(shè)置在源電極或漏電極14 和142b以及氧化物半導(dǎo)體層140上的柵絕緣層138、以及在與氧化物半導(dǎo)體層140重疊的區(qū)域中設(shè)置在柵絕緣層138上的柵電極136d。圖IOB中的半導(dǎo)體器件包括設(shè)置在層間絕緣層1 上的氧化物半導(dǎo)體層140、設(shè)置成與氧化物半導(dǎo)體層140的頂面接觸的源電極或漏電極14 和142b、設(shè)置在源電極或漏電極14 和142b以及氧化物半導(dǎo)體層140上的柵絕緣層138、以及在與氧化物半導(dǎo)體層140 重疊的區(qū)域中設(shè)置在柵絕緣層138上的柵電極136d。注意，同樣在圖IOA和IOB中的結(jié)構(gòu)中，有時從圖3A和加中的結(jié)構(gòu)中省略組件。 同樣在此情況下，可獲取諸如簡化制造エ藝之類的輔助效果。如上所述，可根據(jù)所公開發(fā)明的一個實施例來實現(xiàn)具有新穎結(jié)構(gòu)的半導(dǎo)體器件。 在本實施例中，描述其中晶體管164堆疊在晶體管160和晶體管162上的半導(dǎo)體器件的示例；然而，半導(dǎo)體器件的結(jié)構(gòu)不限于該結(jié)構(gòu)。此外，本實施例示出其中晶體管164的溝道長度方向與晶體管160和162的溝道長度方向垂直的示例；然而，晶體管160、162和164之間的位置關(guān)系不限于該示例。另外，晶體管160和晶體管162可被設(shè)置成與晶體管164重疊。在本實施例中，為了簡單起見描述具有最小存儲單元的半導(dǎo)體器件；然而，半導(dǎo)體器件的結(jié)構(gòu)不限于此?？赏ㄟ^適當(dāng)?shù)剡B接多個半導(dǎo)體器件來形成更高級的半導(dǎo)體器件。布線配置不限于圖1和IB以及圖2A至2D中的布線配置，并且可適當(dāng)?shù)馗淖?。在根?jù)本實施例的半導(dǎo)體器件中，由于晶體管164具有低截止電流，因此輸入信號可保持長時間段。因此，可提供其中可保持輸入信號的半導(dǎo)體器件(例如，逆變器電路)。本實施例中所描述的結(jié)構(gòu)和方法可與其他實施例中所描述的任一種結(jié)構(gòu)和方法適當(dāng)?shù)亟M合。(實施例2)在本實施例中，將參考圖IlA至IlF來描述配備有以上實施例中所獲取的半導(dǎo)體器件的電子設(shè)備的示例。在以上實施例中所獲取的半導(dǎo)體器件中，即使在不供電時也可保持?jǐn)?shù)據(jù)。另外，半導(dǎo)體器件在寫入或擦除輸入信號的情況下不劣化。此外，半導(dǎo)體器件以高速操作。由此，通過使用半導(dǎo)體器件，可提供具有新穎結(jié)構(gòu)的電子設(shè)備。注意，集成根據(jù)以上實施例的半導(dǎo)體器件以安裝在電路板等上，并且由此將其嵌入每ー電子設(shè)備中。圖IlA示出包括根據(jù)以上實施例的半導(dǎo)體器件的膝上型個人計算機(jī)。膝上型個人計算機(jī)包括主體301、外殼302、顯示部分303、鍵盤304等。圖IlB示出包括根據(jù)以上實施例的半導(dǎo)體器件的便攜式數(shù)字助理(PDA)。主體311 包括顯示部分313、外部接ロ 315、操作鍵314等。此外，指示筆312被設(shè)置為用于操作的附件。圖IlC示出電子書320作為包括根據(jù)以上實施例的半導(dǎo)體器件的電子紙的示例。電子書320包括兩個外殼外殼321和外殼323。外殼321通過鉸鏈337與外殼323組合， 從而可以鉸鏈337為軸來打開和關(guān)閉電子書320。這種結(jié)構(gòu)允許電子書320被用作紙書。外殼321包括顯示部分325，而外殼323包括顯示部分327。顯示部分325和顯示部分327可顯示連續(xù)圖像或不同圖像。用于顯示不同圖像的結(jié)構(gòu)允許文本在右顯示部分(圖IlC中的顯示部分325)上顯示、并且允許圖像在左顯示部分(圖IlC中的顯示部分 327)上顯示。圖IlC示出外殼321包括操作部分等的情況的示例。例如，外殼321包括電源按鈕331、控制鍵333、揚(yáng)聲器335等?？刂奇I333允許翻頁。注意，還可在設(shè)置有顯示部分的外殼的表面上設(shè)置鍵盤、定點(diǎn)設(shè)備等。此外，外部連接端子(耳機(jī)端子、USB端子、可連接到諸如AC適配器和USB電纜之類的各種電纜的端子等)、記錄介質(zhì)插入部分等可設(shè)置在外殼的背面或側(cè)面上。電子書320還可用作電子詞典。另外，電子書320可具有能夠無線地發(fā)送和接收數(shù)據(jù)的結(jié)構(gòu)。通過無線通信，可從電子書服務(wù)器購買和下載期望的圖書數(shù)據(jù)等。注意，可在任何領(lǐng)域中使用電子書，只要顯示數(shù)據(jù)即可。例如，可將電子紙應(yīng)用于海報、諸如火車等車輛中的廣告、諸如信用卡之類的各種卡、以及電子書。圖IlD示出包括根據(jù)以上實施例的半導(dǎo)體器件的蜂窩電話。該蜂窩電話包括兩個外殼外殼340和外殼341。外殼341包括顯示面板342、揚(yáng)聲器343、話筒344、定點(diǎn)設(shè)備 346、相機(jī)鏡頭347、外部連接端子348等。外殼340包括用于對該蜂窩電話充電的太陽能電池349、外部存儲槽350等。天線被嵌入外殼341中。顯示面板342包括觸摸面板。在圖IlD中，用虛線示出被顯示為圖像的多個控制鍵345。注意，該蜂窩電話包括用于將從太陽能電池349輸出的電壓增加到每ー個電路所需的電壓的升壓電路。除了以上結(jié)構(gòu)以外，非接觸式IC芯片、小的記錄設(shè)備等可被嵌入該蜂窩電話中。顯示面板342的顯示取向根據(jù)應(yīng)用模式而適當(dāng)?shù)刈兓４送?，相機(jī)鏡頭347設(shè)置在與顯示面板342相同的表面上，從而該蜂窩電話可被用作視頻電話。揚(yáng)聲器343和話筒 344可被用于視頻電話呼叫、記錄、播放聲音等、以及語音呼叫。此外，在圖IlD中被示為未折疊的外殼340和341可通過滑動彼此重疊。由此，該蜂窩電話可處于便攜使用的合適尺寸。外部連接端子348可連接到AC適配器、以及諸如USB電纜之類的各種電纜，該外部連接端子348允許對蜂窩電話的充電、以及數(shù)據(jù)通信。另外，可通過將記錄介質(zhì)插入外部存儲器槽350來保存和移動更大量的數(shù)據(jù)。除了以上功能以外，可提供紅外通信功能、電視接收功能等。圖IlE示出包括根據(jù)以上實施例的半導(dǎo)體器件的數(shù)碼相機(jī)。該數(shù)碼相機(jī)包括主體 361、顯示部分A 367、目鏡部分363、操作開關(guān)364、顯示部分B 365、電池366等。圖IlF示出包括根據(jù)以上實施例的半導(dǎo)體器件的電視機(jī)。電視機(jī)370包括設(shè)置有顯示部分373的外殼371?？稍陲@示部分373上顯示圖像。在此，外殼371由支架375支承?？赏ㄟ^外殼370中所包括的操作開關(guān)、或者通過單獨(dú)提供的遙控器380來操作電視機(jī)370?？赏ㄟ^遙控器380中所包括的控制鍵379來控制頻道和音量，并且由此可控制顯示部分373上所顯示的圖像。此外，遙控器380可設(shè)置有用于顯示從遙控器380輸出的數(shù)據(jù)的顯示部分377。注意，電視機(jī)370優(yōu)選包括接收器、調(diào)制解調(diào)器等。利用該接收器，可接收一般的電視廣播。此外，當(dāng)電視機(jī)370經(jīng)由調(diào)制解調(diào)器通過有線或無線連接而連接到通信網(wǎng)絡(luò)吋， 可進(jìn)行單向(從發(fā)射器到接收器)或雙向(在發(fā)射器與接收器之間、接收器之間等)數(shù)據(jù)
通イロ‘。本實施例中所描述的結(jié)構(gòu)和方法可與其他實施例中所描述的任一種結(jié)構(gòu)和方法適當(dāng)?shù)亟M合。本申請基于2009年10月四日向日本專利局提交的日本專利申請S/ N. 2009-249328，該申請的全部內(nèi)容通過引用結(jié)合于此。
2權(quán)利要求
1.一種半導(dǎo)體器件，包括包括氧化物半導(dǎo)體層的晶體管；以及使用除氧化物半導(dǎo)體外的半導(dǎo)體材料所形成的邏輯電路，其中所述晶體管的源電極和漏電極之一電連接到所述邏輯電路的至少ー個輸入，其中至少ー個輸入信號通過所述晶體管施加到所述邏輯電路，并且其中所述晶體管設(shè)置在所述邏輯電路上。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在干，所述晶體管的截止電流小于或等于 IX KT13A。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層中的氫濃度小于或等于5 X IO19原子/cm3。
4.一種半導(dǎo)體器件，包括包括第一柵電極、第一源電極和第一漏電極的第一晶體管； 包括第二柵電極、第二源電極和第二漏電極的第二晶體管；以及包括第三柵電極、第三源電極和第三漏電極的第三晶體管，其中所述第一晶體管和所述第二晶體管使用包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底來形成；其中所述第三晶體管包括氧化物半導(dǎo)體層； 其中所述第一漏電極和所述第二漏電極彼此電連接；并且其中所述第三源電極和所述第三漏電極之一、所述第一柵電極以及所述第二柵電極彼此電連接。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，還包括電連接到所述第三源電極和所述第三漏電極之一、所述第一柵電極以及所述第二柵電極的電容器。
6.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述第一晶體管是ρ溝道晶體管，而所述第二晶體管是η溝道晶體管。
7.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述第三源電極和所述第三漏電極中的另ー個電連接到信號輸入布線； 所述第一漏電極和所述第二漏電極電連接到信號輸出布線； 所述第三柵電極電連接到柵極信號輸入布線； 所述第一源電極電連接到用于施加第一電位的布線；以及所述第二源電極電連接到用于施加第二電位的布線。
8.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述第一晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底中形成的第 ー溝道形成區(qū)；設(shè)置成夾持所述第一溝道形成區(qū)的第一雜質(zhì)區(qū)；所述第一溝道形成區(qū)上的第一柵絕緣層；所述第一柵絕緣層上的所述第一柵電極；以及電連接到所述第一雜質(zhì)區(qū)的所述第一源電極和所述第一漏電極；并且所述第二晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底中形成的第 ニ溝道形成區(qū)；設(shè)置成夾持所述第二溝道形成區(qū)的第二雜質(zhì)區(qū)；所述第二溝道形成區(qū)上的第二柵絕緣層；所述第二柵絕緣層上的所述第二柵電極；以及電連接到所述第二雜質(zhì)區(qū)的所述第二源電極和所述第二漏電極。
9.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述第三晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底上的所述第三柵電極；所述第三柵電極上的第三柵絕緣層；所述第三柵絕緣層上的所述氧化物半導(dǎo)體層；以及電連接到所述氧化物半導(dǎo)體層的所述第三源電極和所述第三漏電極。
10.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述第三晶體管的截止電流小于或等于 IXlO-13A0
11.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底是單晶半導(dǎo)體襯底或SOI襯底。
12.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述除氧化物半導(dǎo)體外的半導(dǎo)體材料是硅。
13.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層包含 In-Ga-Zn-O基氧化物半導(dǎo)體材料。
14.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層包含 In2Ga2ZnO7 體。
15.如權(quán)利要求4所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層中的氫濃度小于或等于5 X IO19原子/cm3。
16.一種半導(dǎo)體器件，包括包括第一柵電極、第一源電極和第一漏電極的第一晶體管； 包括第二柵電極、第二源電極和第二漏電極的第二晶體管；以及包括第三柵電極、第三源電極和第三漏電極的第三晶體管，其中所述第一晶體管和所述第二晶體管使用包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的襯底來形成；其中所述第三晶體管包括氧化物半導(dǎo)體層； 其中所述第一漏電極和所述第二漏電極彼此電連接； 其中所述第一源電極和所述第一柵電極彼此電連接；并且其中所述第三源電極和所述第三漏電極之一以及所述第二柵電極彼此電連接。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，還包括電連接到所述第三源電極和所述第三漏電極之ー以及所述第二柵電極的電容器。
18.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述第一晶體管是η溝道晶體管， 并且所述第二晶體管是η溝道晶體管。
19.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述第三源電極和所述第三漏電極中的另ー個電連接到信號輸入布線； 其中所述第一漏電極和所述第二漏電極電連接到信號輸出布線； 其中所述第三柵電極電連接到柵極信號輸入布線； 其中所述第一源電極電連接到用于施加第一電位的布線；并且所述第二源電極電連接到用于施加第二電位的布線。
20.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述第一晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底中形成的第 ー溝道形成區(qū)；設(shè)置成夾持所述第一溝道形成區(qū)的第一雜質(zhì)區(qū)；所述第一溝道形成區(qū)上的第一柵絕緣層；所述第一柵絕緣層上的所述第一柵電極；以及電連接到所述第一雜質(zhì)區(qū)的所述第一源電極和所述第一漏電極；并且所述第二晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底中形成的第 ニ溝道形成區(qū)；設(shè)置成夾持所述第二溝道形成區(qū)的第二雜質(zhì)區(qū)；所述第二溝道形成區(qū)上的第二柵絕緣層；所述第二柵絕緣層上的所述第二柵電極；以及電連接到所述第二雜質(zhì)區(qū)的所述第二源電極和所述第二漏電極。
21.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述第三晶體管包括在包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底上的所述第三柵電極；所述第三柵電極上的第三柵絕緣層；所述第三柵絕緣層上的所述氧化物半導(dǎo)體層；以及電連接到所述氧化物半導(dǎo)體層的所述第三源電極和所述第三漏電極。
22.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述第三晶體管的截止電流小于或等于1X10_13A。
23.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，包含除氧化物半導(dǎo)體外的半導(dǎo)體材料的所述襯底是單晶半導(dǎo)體襯底或SOI襯底。
24.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述除氧化物半導(dǎo)體外的半導(dǎo)體材料是硅。
25.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層包含 In-Ga-Zn-O基氧化物半導(dǎo)體材料。
26.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層包含 In2Ga2ZnO7 體。
27.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在干，所述氧化物半導(dǎo)體層中的氫濃度小于或等于5 X IO19原子/cm3。
全文摘要
半導(dǎo)體器件包括具有氧化物半導(dǎo)體層的晶體管；以及使用除氧化物半導(dǎo)體外的半導(dǎo)體材料所形成的邏輯電路。晶體管的源電極和漏電極之一電連接到邏輯電路的至少一個輸入，并且至少一個輸入信號通過晶體管施加到邏輯電路。晶體管的截止電流優(yōu)選為小于或等于1×10-13A。
文檔編號H01L27/08GK102598247SQ201080049798
公開日2012年7月18日 申請日期2010年9月29日 優(yōu)先權(quán)日2009年10月29日
發(fā)明者今井馨太郎, 小山潤, 山崎舜平 申請人:株式會社半導(dǎo)體能源研究所