專利名稱：體內(nèi)場調(diào)制的體硅ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體功率器件的技術(shù)，特別涉及體硅LDMOS器件。
背景技術(shù)：
隨著半導體行業(yè)的迅猛發(fā)展，功率集成電路(PIC)不斷在多個領(lǐng)域中使用，如電 機控制、平板顯示驅(qū)動控制、電腦外設(shè)的驅(qū)動控制等等，電路中所使用的功率器件中，LDMOS 高壓器件具有工作電壓高、工藝簡單、易于同低壓CMOS電路在工藝上兼容等特點而受到廣 泛關(guān)注。SOI材料或SiC材料的LDMOS受到了廣泛的關(guān)注和大量的研究，但是受到工藝技術(shù) 或材料本身的一些限制，它們難以應用到PIC中，并且目前國內(nèi)還沒有基于這兩種材料的 工藝流水線，而基于體硅材料的流水加工工藝已經(jīng)相當成熟，同時體硅LDMOS器件在制作 成本上也相對有較大優(yōu)勢，因此體硅LDMOS器件同樣受到廣泛的研究，常規(guī)體硅LDMOS器件 剖視圖如圖1，其包括源極、漏極、第一型雜質(zhì)襯底1及第二型雜質(zhì)外延層3，所述第二型雜 質(zhì)外延層3包括第一型雜質(zhì)背柵接觸區(qū)7、源極第二型雜質(zhì)歐姆接觸區(qū)6、第二型雜質(zhì)器件 漂移區(qū)5及漏極第二型雜質(zhì)歐姆接觸區(qū)4，所述第一型雜質(zhì)襯底1設(shè)置在水平面上，第二型 雜質(zhì)器件漂移區(qū)5設(shè)置在第一型雜質(zhì)襯底1上，第一型雜質(zhì)背柵接觸區(qū)7及源極第二型雜 質(zhì)歐姆接觸區(qū)6相并列，設(shè)置在第二型雜質(zhì)器件漂移區(qū)5上表面靠近源極的位置，所述漏極 第二型雜質(zhì)歐姆接觸區(qū)4設(shè)置在第二型雜質(zhì)器件漂移區(qū)5上表面靠近漏極的位置，其中第 一型雜質(zhì)為P型雜質(zhì)或η型雜質(zhì)，第二型雜質(zhì)為η型雜質(zhì)或ρ型雜質(zhì)(ρ型雜質(zhì)的導電類型 為空隙型，η型雜質(zhì)的導電類型為電子型)，傳統(tǒng)的體硅LDMOS技術(shù)，受功率器件表面結(jié)曲率 效應的影響，功率器件雪崩擊穿常發(fā)生在表面，因此國際國內(nèi)的同行主要關(guān)注的是器件表 面電場的優(yōu)化，器件表面電場的峰值可以通過RESURF (REduced SURface Field)技術(shù)和一 些表面終端技術(shù)，如浮空場限環(huán)，漂移區(qū)變摻雜等技術(shù)來降低。

發(fā)明內(nèi)容
本發(fā)明的目的是克服目前常規(guī)體硅LDMOS器件只關(guān)注該器件表面電場優(yōu)化的缺 點，提供一種體內(nèi)場調(diào)制的體硅LDMOS器件。本發(fā)明解決其技術(shù)問題，采用的技術(shù)方案是，體內(nèi)場調(diào)制的體硅LDMOS器件，包括 源極、漏極、第一型雜質(zhì)襯底及第二型雜質(zhì)外延層，所述第一型雜質(zhì)襯底設(shè)置在水平面，第 二型雜質(zhì)外延層設(shè)置在第一型雜質(zhì)襯底上，其特征在于，還包括第二型雜質(zhì)浮空層，所述第 二型雜質(zhì)浮空層水平設(shè)置在第一型雜質(zhì)襯底中，第二型雜質(zhì)浮空層與第二型雜質(zhì)外延層之 間的垂直距離大于零，所述第二型雜質(zhì)浮空層與第二型雜質(zhì)外延層的導電類型相同。具體的，所述第一型雜質(zhì)為ρ型雜質(zhì)或η型雜質(zhì)，第二型雜質(zhì)為η型雜質(zhì)或P型雜 質(zhì)。進一步的，所述第二型雜質(zhì)浮空層從漏極的一端到源極的一端之間間斷的分為η 個區(qū)域，每兩個相鄰區(qū)域之間具有大于零的間距。具體的，所述η個區(qū)域的長度相同且每兩個相鄰區(qū)域之間的間距相同。
再進一步的，所述間距長度為2 μ m到8 μ m。具體的，所述第二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平 距離，所述水平距離大于兩個區(qū)域加上這兩個區(qū)域之間的間距的長度。再進一步的，所述η個區(qū)域的長度不相同且每兩個相鄰區(qū)域之間的間距也不相 同。具體的，所述間距從第二型雜質(zhì)浮空層的漏極的一端到源極的一端依次增大，所 述區(qū)域長度從第二型雜質(zhì)浮空層的漏極的一端到源極的一端依次減小。再進一步的，所述第二型雜質(zhì)浮空層的濃度為IeiecnT3到加17側(cè)_3，其厚度為1 μ m 到5 μ m,其與第二型雜質(zhì)外延層的垂直距離為5 μ m到20 μ m。本發(fā)明的有益效果是，通過上述體內(nèi)場調(diào)制的體硅LDMOS器件，其在第一型雜質(zhì) 襯底中引入第二型雜質(zhì)浮空層電荷，所引入的電荷與第一型雜質(zhì)襯底相互作用會增加該器 件的表面場，同時其促使耗盡層向第一型雜質(zhì)襯底延伸，減小該器件縱向電場強度，且第二 型雜質(zhì)浮空層能夠?qū)τ诘诙碗s質(zhì)器件漂移區(qū)中橫向電場與縱向電場進行調(diào)制，相比常規(guī) LDMOS器件，其能夠在相同漂移區(qū)長度上獲得更大擊穿電壓，實現(xiàn)更大的功率優(yōu)值。


圖1為常規(guī)體硅LDMOS器件剖視圖；圖2為本實施例的體內(nèi)場調(diào)制的體硅LDMOS器件第二型雜質(zhì)浮空層區(qū)域長度及間 隔相同時的剖視圖；圖3為本實施例的體內(nèi)場調(diào)制的體硅LDMOS器件第二型雜質(zhì)浮空層的一端位于漏 極，另一端與源極具有一定的水平距離時的剖視圖；圖4為本實施例的體內(nèi)場調(diào)制的體硅LDMOS器件第二型雜質(zhì)浮空層的間距從第二 型雜質(zhì)浮空層的漏極的一端到源極的一端依次增大，區(qū)域長度從第二型雜質(zhì)浮空層的漏極 的一端到源極的一端依次減小時的剖視圖；圖5為常規(guī)體硅LDMOS器件擊穿時等勢線分布圖；圖6本實施例的第二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水 平距離時的體內(nèi)場調(diào)制的體硅LDMOS器件擊穿時等勢線分布圖；圖7為常規(guī)體硅LDMOS器件與本實施例的第二型雜質(zhì)浮空層的一端位于漏極，另 一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的體硅LDMOS器件擊穿時表面場分布特 性曲線；圖8為常規(guī)體硅LDMOS器件與本實施例的第二型雜質(zhì)浮空層的一端位于漏極，另 一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的體硅LDMOS器件擊穿時特性曲線；其中，1為第一型雜質(zhì)襯底，2為第二型雜質(zhì)浮空層，3為第二型雜質(zhì)外延層，4為漏 極第二型雜質(zhì)歐姆接觸區(qū)，5為第二型雜質(zhì)器件漂移區(qū)，6源極第二型雜質(zhì)歐姆接觸區(qū)，7為 第一型雜質(zhì)背柵接觸區(qū)。
具體實施例方式下面結(jié)合附圖及實施例，詳細描述本發(fā)明的技術(shù)方案。本發(fā)明所述的體內(nèi)場調(diào)制的體硅LDMOS器件，其在第一型雜質(zhì)襯底1中水平設(shè)置有第二型雜質(zhì)浮空層2，第二型雜質(zhì)浮空層2與第二型雜質(zhì)外延層3之間的垂直距離大于 零，其中，第二型雜質(zhì)浮空層與第二型雜質(zhì)外延層的導電類型相同，由于其在第一型雜質(zhì)襯 底1中引入第二型雜質(zhì)浮空層2電荷，所引入的電荷與第一型雜質(zhì)襯底1相互作用會增加 該器件的表面場，同時其促使耗盡層向第一型雜質(zhì)襯底1延伸，減小該器件縱向電場強度， 且第二型雜質(zhì)浮空層2能夠?qū)τ诘诙碗s質(zhì)器件漂移區(qū)5中橫向電場與縱向電場進行調(diào) 制。實施例本例的體內(nèi)場調(diào)制的體硅LDMOS器件的第二型雜質(zhì)浮空層2從源極的一端到漏極 的一端之間間斷的分為η個區(qū)域，每兩個相鄰區(qū)域之間具有大于零的間距，其第二型雜質(zhì) 浮空層區(qū)域長度及間隔相同時的剖視圖如圖2，其第二型雜質(zhì)浮空層的一端位于漏極，另一 端與源極具有一定的水平距離時的剖視圖如圖3，其第二型雜質(zhì)浮空層的間距從第二型雜 質(zhì)浮空層的漏極的一端到源極的一端依次增大，區(qū)域長度從第二型雜質(zhì)浮空層的漏極的一 端到源極的一端依次減小時的剖視圖如圖4，常規(guī)體硅LDMOS器件擊穿時等勢線分布圖如 圖5，本實施例的第二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離時 的體內(nèi)場調(diào)制的體硅LDMOS器件擊穿時等勢線分布圖如圖6，常規(guī)體硅LDMOS器件與本實施 例的第二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離時的體內(nèi)場調(diào) 制的體硅LDMOS器件擊穿時表面場分布特性曲線如圖7，常規(guī)體硅LDMOS器件與本實施例的 第二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的 體硅LDMOS器件擊穿時特性曲線如圖8。該體內(nèi)場調(diào)制的體硅LDMOS器件在第一型雜質(zhì)襯底1中水平設(shè)置有第二型雜質(zhì)浮 空層2，第二型雜質(zhì)浮空層2與第二型雜質(zhì)外延層3之間的垂直距離大于零，其中，第二型雜 質(zhì)浮空層與第二型雜質(zhì)外延層的導電類型相同，當?shù)谝恍碗s質(zhì)為P型雜質(zhì)時，第二型雜質(zhì) 為η型雜質(zhì)，當?shù)谝恍碗s質(zhì)為η型雜質(zhì)時，第二型雜質(zhì)為ρ型雜質(zhì)，其第二型雜質(zhì)浮空層2從 源極的一端到漏極的一端之間間斷的分為η個區(qū)域，每兩個相鄰區(qū)域之間具有大于零的間 距，其中，η個區(qū)域的長度可以相同或不相同，每兩個相鄰區(qū)域之間的間距也可以相同或不 相同，當η個區(qū)域的長度相同且每兩個相鄰區(qū)域之間的間距也相同時，其間距長度為2μπι 到8 μ m，還可以將第二型雜質(zhì)浮空層2的一端設(shè)置在漏極位置，另一端設(shè)置在與源極具有 一定的水平距離的位置，該水平距離大于兩個區(qū)域加上這兩個區(qū)域之間的間距的長度，當η 個區(qū)域的長度不相同且每兩個相鄰區(qū)域之間的間距也不相同時，還可以使間距從第二型雜 質(zhì)浮空層2的漏極的一端到源極的一端依次增大，其增大幅度可以是相同的，區(qū)域長度從 第二型雜質(zhì)浮空層的漏極的一端到源極的一端依次減小，其減小幅度也可以是相同的，其 中，第二型雜質(zhì)浮空層的濃度為lel6cm_3到&17cm_3，其厚度為1 μ m到5 μ m，其與第二型雜 質(zhì)外延層的垂直距離為5 μ m到20 μ m。常規(guī)體硅LDMOS器件擊穿時等勢線分布圖如圖5，其相鄰等勢線電壓差為10V，從 圖5中可以看出其第二型雜質(zhì)器件漂移區(qū)5中電場稀疏，且第二型雜質(zhì)器件漂移區(qū)5中電 場彎曲量較大，該LDMOS器件未能達到第二型雜質(zhì)器件漂移區(qū)5的充分利用；本實施例的第 二型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的體 硅LDMOS器件擊穿時等勢線分布圖如圖6，其相鄰等勢線電壓差為10V，從圖6可以看出由 于第二型雜質(zhì)浮空層2存在的因素，其第二型雜質(zhì)器件漂移區(qū)5的等勢線被縱向拉直，直到第二型雜質(zhì)浮空層2處其等勢線才開始展現(xiàn)出常規(guī)LDMOS器件的彎曲形狀，所以本實施例 提供的體內(nèi)場調(diào)制的體硅LDMOS器件具有更為均勻的表面場分布，同時由于第二型雜質(zhì)浮 空層2與第二型雜質(zhì)外延層3間的電場較直，其縱向分量較少，所以其耗盡層比常規(guī)LDMOS 器件更為向縱向方向擴展，使所設(shè)計出的LDMOS器件無縱向耐壓限制，在較薄的第二型雜 質(zhì)外延層3情況下，其耐壓同樣相當可觀；常規(guī)體硅LDMOS器件與本實施例的第二型雜質(zhì) 浮空層的一端位于漏極，另一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的體硅LDMOS 器件擊穿時表面場分布特性曲線如圖7，其中，X軸代表水平方向距離，Y軸代表電場，從圖 7上可以看出本實施例所提供的體內(nèi)場調(diào)制的體硅LDMOS器件由于第二型雜質(zhì)浮空層2的 作用，其表面場相比常規(guī)LDMOS器件分布更為均勻；常規(guī)體硅LDMOS器件與本實施例的第二 型雜質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離時的體內(nèi)場調(diào)制的體硅 LDMOS器件擊穿時特性曲線如圖8，其中，X軸代表漏極電壓，Y軸代表漏極電流，從圖8上 可以看出由于本實施例的體內(nèi)場調(diào)制的體硅LDMOS器件獲得了 560V擊穿電壓，而常規(guī)體硅 LDMOS器件擊穿電壓卻僅有440V。
權(quán)利要求
1.體內(nèi)場調(diào)制的體硅LDMOS器件，包括源極、漏極、第一型雜質(zhì)襯底及第二型雜質(zhì)外延 層，所述第一型雜質(zhì)襯底設(shè)置在水平面，第二型雜質(zhì)外延層設(shè)置在第一型雜質(zhì)襯底上，其特 征在于，還包括第二型雜質(zhì)浮空層，所述第二型雜質(zhì)浮空層水平設(shè)置在第一型雜質(zhì)襯底中， 第二型雜質(zhì)浮空層與第二型雜質(zhì)外延層之間的垂直距離大于零，所述第二型雜質(zhì)浮空層與 第二型雜質(zhì)外延層的導電類型相同。
2.根據(jù)權(quán)利要求1所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述第一型雜質(zhì)為 P型雜質(zhì)或η型雜質(zhì)，第二型雜質(zhì)為η型雜質(zhì)或ρ型雜質(zhì)。
3.根據(jù)權(quán)利要求2所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述第二型雜質(zhì)浮 空層從漏極的一端到源極的一端之間間斷的分為η個區(qū)域，每兩個相鄰區(qū)域之間具有大于 零的間距。
4.根據(jù)權(quán)利要求3所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述η個區(qū)域的長 度相同且每兩個相鄰區(qū)域之間的間距相同。
5.根據(jù)權(quán)利要求4所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述間距長度為 2 μ m 至Ij 8 μ m0
6.根據(jù)權(quán)利要求4或5所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述第二型雜 質(zhì)浮空層的一端位于漏極，另一端與源極具有一定的水平距離，所述水平距離大于兩個區(qū) 域加上這兩個區(qū)域之間的間距的長度。
7.根據(jù)權(quán)利要求6所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述第二型雜質(zhì)浮 空層的濃度為lel6cm_3到&17Cm_3，其厚度為1 μ m到5 μ m，其與第二型雜質(zhì)外延層的垂直 距離為5μπι至Ij 20 μ m。
8.根據(jù)權(quán)利要求3所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述η個區(qū)域的長 度不相同且每兩個相鄰區(qū)域之間的間距也不相同。
9.根據(jù)權(quán)利要求8所述體內(nèi)場調(diào)制的體硅LDMOS器件，其特征在于，所述間距從第二型 雜質(zhì)浮空層的漏極的一端到源極的一端依次增大，所述區(qū)域長度從第二型雜質(zhì)浮空層的漏 極的一端到源極的一端依次減小。
10.根據(jù)權(quán)利要求1或2或3或4或5或8或9所述體內(nèi)場調(diào)制的體硅LDMOS器件，其 特征在于，所述第二型雜質(zhì)浮空層的濃度為IeiecnT3到&17cm_3，其厚度為1 μ m到5 μ m，其 與第二型雜質(zhì)外延層的垂直距離為5 μ m到20 μ m。
全文摘要
本發(fā)明涉及半導體功率器件的技術(shù)。本發(fā)明解決了現(xiàn)有常規(guī)體硅LDMOS器件只關(guān)注該器件表面電場優(yōu)化的問題，提供了一種體內(nèi)場調(diào)制的體硅LDMOS器件，其技術(shù)方案可概括為體內(nèi)場調(diào)制的體硅LDMOS器件，其在第一型雜質(zhì)襯底中水平設(shè)置有第二型雜質(zhì)浮空層，第二型雜質(zhì)浮空層與第二型雜質(zhì)外延層之間的垂直距離大于零。本發(fā)明的有益效果是，其在第一型雜質(zhì)襯底中引入第二型雜質(zhì)浮空層電荷，所引入的電荷與第一型雜質(zhì)襯底相互作用會增加該器件的表面場，同時其促使耗盡層向第一型雜質(zhì)襯底延伸，減小該器件縱向電場強度，且第二型雜質(zhì)浮空層能夠?qū)τ谄骷茀^(qū)中橫向電場與縱向電場進行調(diào)制，適用于體硅LDMOS器件。
文檔編號H01L29/06GK102082177SQ20101057933
公開日2011年6月1日 申請日期2010年12月8日 優(yōu)先權(quán)日2010年12月8日
發(fā)明者孫鎮(zhèn), 梁濤, 羅波 申請人:四川長虹電器股份有限公司