專利名稱：互補(bǔ)金屬－氧化物－半導(dǎo)體器件p/n阱淺深度隔離方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及半導(dǎo)體器件的隔離方法，具體涉及互補(bǔ)金屬-氧化物-半導(dǎo)體(以下簡(jiǎn)稱CMOS)器件P/N阱淺深度隔離方法。
背景技術(shù)：
CMOS器件是一種先進(jìn)的邏輯集成電路，它的功耗極低，具有良好的抗噪聲能力。但是，當(dāng)前的CMCS器件隔離方法采用很深的P/N阱離子注入，P/N阱離子注入深度比淺溝道隔離(STI)層的深度(t)大很多，因而便CMOS器件從電源到襯底之間會(huì)產(chǎn)生比較大的漏電流。
當(dāng)前也采用CMOS器件淺溝道隔離方法，但是當(dāng)前用的CMOS器件淺溝道隔離方法中，P/N阱的離子注入深度仍然大于PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層深度(t)。
假設(shè)在CMOS器件的耗盡層中沒有載流子復(fù)合，那么流過CMOS器件的總電流密度是J＝Js(eev/kT-1)圖1是半導(dǎo)體器件的PN結(jié)上的電壓-電流關(guān)系曲線圖，如圖1所示，反向電流密度是Js=eDppn0Lp+eDnnp0Ln]]>圖2是用現(xiàn)有的CMOS器件淺溝道隔離方法的CMOS器件的剖視圖，如圖2所示，當(dāng)前的CMOS器件淺溝道隔離方法中，構(gòu)成CMOS器件的PMOS器件的N阱和NMOS器件的P阱的深度都大于PMOS器件與NMOS器件之間淺溝槽隔離(STI)層深度(t)，用現(xiàn)有的CMOS器件淺溝道隔離方法(STI)的CMOS器件中仍然存在兩條漏電流路徑，即，PMOS器件的N阱與NMOS器件的P阱之間的PN結(jié)反向漏電流路徑，和PMOS器件的N阱與P型硅襯底之間的PN結(jié)反向漏電流路徑。PMOS器件的N阱與NMOS器件的P阱之間的的PN結(jié)反向飽和漏電流JS1，和PMOS器件的N阱與P型硅襯底之間的PNJS1=eDppn0Lp+eDnnp0Ln---(1)]]>結(jié)反向飽和漏電流JS2分別用公式(1)和(2)表示；JS2=eDppn0Lp+eDnns0Ln---(2)]]>公式中Dp空穴擴(kuò)散系數(shù)；Lp空穴擴(kuò)散長(zhǎng)度；Dn電子擴(kuò)散系數(shù)；Ln電子擴(kuò)散長(zhǎng)度；pn0N阱平衡少數(shù)載流子空穴濃度；np0P阱平衡少數(shù)載流子電子濃度；ns0P型襯底平衡少數(shù)載流子電子濃度。
Dn、Dp、Ln和Lp的計(jì)算如下Dn=kTqμn=0.0259×1500=38.85cm2/s]]>Dp=kTqμp=0.0259×450=11.66cm2/s]]>pn0≅ni2ND]]>np0≅ni2NA]]>nS0≅ni2NS]]>Ln=Dnτn=0.312cm,]]>Lp=Dpτp=0.171cm]]>
式中k為玻耳茲曼常數(shù)，q為元電荷，300K溫度下的熱電壓kT/q為0.0259伏特；μn、μp分別為電子和空穴遷移率。ni為本征載流子濃度(ni＝1.45×1010cm-3)；NA＝1017cm-3；ND＝1017cm-3；Ns＝1.34×1015cm-3分另別為P-阱、N-阱和襯底摻雜濃度。τn＝τp＝2.5×10-3s為少數(shù)載流子電子和空穴壽命查半導(dǎo)體手冊(cè)圖表可得P型硅襯底電阻率為8Ω-cm的摻雜濃度為1.68×15cm-3；電阻率為10Ω-cm的摻雜濃度為1.34×15cm-3；電阻率為12Ω-cm的摻雜濃度為1.118×15cm-3；假設(shè)在CMOS器件的耗盡層中沒有載流子復(fù)合，幾乎全部電壓都加到N/P-阱之間的反向PN結(jié)上，以及N-阱與P型襯底之間的PN結(jié)上。
用公式(3)計(jì)算的現(xiàn)有淺溝道隔離CMOS器件的反向漏電流JS列在下表中

為了減小CMOS器件的漏電流，提出本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的是，提出一種CMOS器件的P/N阱淺深度隔離方法，采用N阱和P阱淺離子注入深度，使N阱和P阱的深度小于PMOS器件的N阱與NMOS器件的P阱之間的淺溝槽隔離(STI)深度(t)。因而消除了N阱與P阱之間的的PN結(jié)反向漏電流路徑，只有N阱與P型襯底之間的PN結(jié)的反向漏電流路徑，如圖2所示，N阱與P型襯底之間的PN結(jié)的反向漏電流JS用公式(3)表示JS2=eDppn0Lp+eDnns0Ln]]>
公式中Dp空穴擴(kuò)散系數(shù)；Lp空穴擴(kuò)散長(zhǎng)度；Dn電子擴(kuò)散系數(shù)；Ln電子擴(kuò)散長(zhǎng)度；pn0N阱平衡少數(shù)載流子空穴濃度；ns0P型襯底平衡少數(shù)載流子電子濃度。
用公式(3)計(jì)算的按本發(fā)明的淺溝道隔離CMOS器件的反向漏電流Js列在下表中

通過優(yōu)選的N阱和P阱淺離子注入深度，使N阱和P阱的深度大于阱中的耗盡層寬度(Wm)，但N阱和P阱的深度小于PMOS器件的N阱與NMOS器件的P阱之間的淺溝道隔離(STI)深度(t)。阱中耗盡層寬度(Wm)用公式(4)表示W(wǎng)m=2ϵSqND⟨Vbi-VD⟩≅0.22μm---(4)]]>式中ND＝1.0×1017cm-3，取電源電壓VD＝3.0V，Vbi＝(kT/q)ln(NAND/ni2)為PN結(jié)內(nèi)建勢(shì)與現(xiàn)有的CMOS器件淺溝道隔離方法比較，現(xiàn)有的淺溝道隔離CMOS器件的反向漏電流Js總值是1.46×10-11A/cm2，用本發(fā)明的CMOS器件淺溝道隔離方法的CMOS器件的反向飽和漏電流Js是7.66×10-12A/cm2，減小大約50％。
CMOS半導(dǎo)體器件中P/N阱的離子注入工藝條件P阱注入硼11B注入，能量100kev-160kev，劑量(1-10)×1012cm-2，傾斜角度為零N阱注入磷31P注入，能量100kev-400kev，劑量(1-10)×1012cm-2，傾斜角度為零阱的離子注入深度主要可以通過控制離子注入的能量以及阱注入快速退火的溫度與時(shí)間來控制，深度范圍為100至3000；隔離溝槽的深度與阱離子注入深度之間的深度差范圍可以在+100至+3000。


通過結(jié)合附圖進(jìn)行的以下描述可以更好地理解本發(fā)明目的和本發(fā)明的優(yōu)點(diǎn)，附圖是說明書的一個(gè)組成部分，附圖與說明書的文字部分一起說明本發(fā)明的原理和特征，附圖中顯示出代表本發(fā)明原理和特征的實(shí)施例。全部附圖中相同的部分用相同的參考數(shù)字指示。附圖中圖1是半導(dǎo)體器件中PN結(jié)上的電壓-電流關(guān)系曲線圖；圖2是用現(xiàn)有的CMOS器件淺溝道隔離方法的CMOS器件的剖視圖；和圖3是按本發(fā)明的CMOS器件P/N阱淺深度隔離方法的CMOS器件的剖視圖。
附圖中的符號(hào)指示的內(nèi)容說明圖2和圖3中源(Source)-S；柵(Gate)-G；漏(Drain)-D；N-阱與P-阱之間的PN結(jié)上的反向飽和漏電流-Js1；N-阱與P型硅襯底之間的PN結(jié)上的反向飽和漏電流-Js2；圖3中N-阱與P型硅襯底之間的PN結(jié)上的反向飽和漏電流-Js。
具體實(shí)施例方式
以下結(jié)合附圖詳細(xì)說明按本發(fā)明的CMOS器件淺溝道隔離方法。
圖3是按本發(fā)明的CMOS器件P/N阱淺深度隔離方法的CMOS器件的剖視圖。
參見圖3，圖3顯示的CMOS器件由圖左邊的PMOS器件和圖右邊的NMOS器件構(gòu)成，CMOS器件中的N-阱和P-阱的深度都小于PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層的深度(t)，因此，N-阱和P-阱不能構(gòu)成PN結(jié)，只有N-阱和P型硅襯底之間構(gòu)成PN結(jié)，也就是說，只有N-阱和P型硅襯底之間構(gòu)成PN結(jié)有反向飽和漏電流Js。
現(xiàn)有的CMOS器件淺溝道隔離方法中，CMOS器件中的的N-阱和P-阱的深度都大于PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層的深度(t)，因此現(xiàn)有的CMOS器件中有N-阱和P-阱之間構(gòu)成的PN結(jié)和N-阱和P-型硅襯底之間構(gòu)成的PN結(jié)，現(xiàn)有的CMOS器件淺溝道隔離方法中的兩個(gè)PN結(jié)上有兩個(gè)有反向飽和漏電流Js1和Js2。
所以，與現(xiàn)有的CMOS器件淺溝道隔離方法比較，本發(fā)明的CMOS器件P/N阱淺深度隔離方法，可以使反向飽和漏電流減小大約50％。
按本發(fā)明的CMOS器件P/N阱淺深度隔離方法的工藝步驟和工藝條件是工藝步驟序號(hào) 工藝步驟描述10 硅片下線開始20 硅片刻號(hào)標(biāo)記30 氧化層去除40 有源區(qū)氧化層預(yù)清洗50 有源區(qū)襯墊氧化層生長(zhǎng)60 有源區(qū)氮化硅層生長(zhǎng)70 有源區(qū)氮氧化硅層沉積80 有源區(qū)光刻(DUV)90 有源區(qū)刻蝕100有源區(qū)灰燼110有源區(qū)聚合物去除與濕法剝離去膠120有源區(qū)刻蝕后的SC1清洗130有源區(qū)刻蝕后的SEM評(píng)估140淺溝槽隔離(STI)襯墊氧化層預(yù)清洗150淺溝槽隔離(STI)內(nèi)層氧化層(LINING OXIDE)生長(zhǎng)160淺溝槽隔離(STI)高密度等離子體氧化層沉積170快速熱退火預(yù)清洗180淺溝槽隔離(STI)快速熱退火190有源區(qū)反轉(zhuǎn)調(diào)和光刻200有源區(qū)反轉(zhuǎn)刻蝕210有源區(qū)反轉(zhuǎn)灰燼220有源區(qū)反轉(zhuǎn)聚合物去除與濕法剝離去膠230淺溝槽隔離化學(xué)機(jī)械拋光(CMP)前氧化層厚度量測(cè)240淺溝槽隔離化學(xué)機(jī)械拋光250有源區(qū)氮化硅層濕法剝離260有源區(qū)襯墊氧化層去除270犧牲氧化層(SAC OX)預(yù)清洗280犧牲氧化層生長(zhǎng)290P阱(PWELL)光刻300P阱離子注入
310N溝道離子注入320NMOS閥值電壓(VTN)離子注入330P阱灰燼340P阱濕法剝離去膠350N阱(NWELL)光刻360N阱離子注入370P溝道離子注入380PMOS閥值電壓(VTP)離子注入390N阱灰燼400N阱濕法剝離去膠410阱離子注入退火預(yù)清洗420阱離子注入退火其中，P阱注入硼11B注入，能量100kev-160kev，劑量(1-10)×1012cm-2，傾斜角度為零N阱注入磷31P注入，能量100kev-400kev，劑量(1-10)×1012cm-2，傾斜角度為零按本發(fā)明的CMOS器件P/N阱淺深度隔離方法中，P/N阱的離子注入深度范圍是100至3000。
按本發(fā)明的CMOS器件P/N阱淺深度隔離方法中，PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層的深度(t)范圍是200至5000。
按本發(fā)明的CMOS器件P/N阱淺離子注入深度隔離方法中，隔離溝槽的深度與P/N阱離子注入深度之間的深度差范圍是+100至+3000。
以上詳細(xì)描述了按本發(fā)明CMOS器件P/N阱淺深度隔離方法。但是本發(fā)明不限于本文中的詳細(xì)描述。本行業(yè)的技術(shù)人員應(yīng)了解，本發(fā)明能以其他的形式實(shí)施。因此，按本發(fā)明的全部技術(shù)方案，所列舉的實(shí)施方式只是用于說明本發(fā)明而不是限制本發(fā)明，并且，本發(fā)明不局限于本文中描述的細(xì)節(jié)。本發(fā)明要求保護(hù)的范圍由所附的權(quán)利要求書界定。
權(quán)利要求
1.CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N-阱和P-阱的深度都小于PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層的深度(t)，因此，N-阱和P-阱不能構(gòu)成PN結(jié)，只有N-阱和P型硅襯底之間構(gòu)成PN結(jié)，也就是說，只有N-阱和P型硅襯底之間構(gòu)成PN結(jié)有反向飽和漏電流Js。
2.按照權(quán)利要求1的CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N-阱和P-阱的離子注入工藝步驟包括工藝步驟序號(hào) 工藝步驟描述10硅片下線開始20硅片刻號(hào)標(biāo)記30氧化層去除40有源區(qū)氧化層預(yù)清洗50有源區(qū)襯墊氧化層生長(zhǎng)60有源區(qū)氮化硅層生長(zhǎng)70有源區(qū)氮氧化硅層沉積80有源區(qū)光刻(DUV)90有源區(qū)刻蝕100 有源區(qū)灰燼110 有源區(qū)聚合物去除與濕法剝離去膠120 有源區(qū)刻蝕后的SC1清洗130 有源區(qū)刻蝕后的SEM評(píng)估140 淺溝槽隔離(STI)襯墊氧化層預(yù)清洗150 淺溝槽隔離(STI)內(nèi)層氧化層(LINING OXIDE)生長(zhǎng)160 淺溝槽隔離(STI)高密度等離子體氧化層沉積170 快速熱退火預(yù)清洗180 淺溝槽隔離(STI)快速熱退火190 有源區(qū)反轉(zhuǎn)調(diào)和光刻200 有源區(qū)反轉(zhuǎn)刻蝕210 有源區(qū)反轉(zhuǎn)灰燼220 有源區(qū)反轉(zhuǎn)聚合物去除與濕法剝離去膠230 淺溝槽隔離化學(xué)機(jī)械拋光(CMP)前氧化層厚度量測(cè)240 淺溝槽隔離化學(xué)機(jī)械拋光250 有源區(qū)氮化硅層濕法剝離260 有源區(qū)襯墊氧化層去除270 犧牲氧化層(SAC OX)預(yù)清洗280 犧牲氧化層生長(zhǎng)290 P阱(PWELL)光刻300 P阱離子注入310 N溝道離子注入320 NMOS閥值電壓(VTN)離子注入330 P阱灰燼340 P阱濕法剝離去膠350 N阱(NWELL)光刻360 N阱離子注入370 P溝道離子注入380 PMOS閥值電壓(VTP)離子注入390 N阱灰燼400 N阱濕法剝離去膠410 阱離子注入退火預(yù)清洗420 阱離子注入退火
3.按照權(quán)利要求1的CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N-阱和P-阱的離子注入工藝條件包括P阱注入硼11B注入，能量100kev-160kev，劑量(1-10)×1012cm-2，傾斜角度為零；N阱注入磷31P注入，能量100kev-400kev，劑量(1-10)×1012cm-2，傾斜角度為零
4.按照權(quán)利要求1的CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N-阱和P-阱的深度范圍是100至3000。
5.按照權(quán)利要求1的CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N-阱和P-阱之間的淺溝槽隔離(STI)層的深度(t)范圍是200至5000。
全文摘要
CMOS器件P/N阱淺深度隔離方法，其特征是，CMOS器件中的N－阱和P－阱的深度都小于PMOS器件與NMOS器件之間的淺溝槽隔離(STI)層的深度(t)，因此，N－阱和P－阱不能構(gòu)成PN結(jié)，只有N－阱和P型硅襯底之間構(gòu)成PN結(jié)，也就是說，只有N－阱和P型硅襯底之間構(gòu)成PN結(jié)有反向飽和漏電流Js。與現(xiàn)有的CMOS器件淺溝道隔離方法比較，反向飽和漏電流減小大約50％。
文檔編號(hào)H01L21/8238GK1783451SQ200410084780
公開日2006年6月7日 申請(qǐng)日期2004年11月30日 優(yōu)先權(quán)日2004年11月30日
發(fā)明者肖德元, 陳國慶 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司