專利名稱：抑制了內(nèi)部的磁噪聲的薄膜磁性體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜磁性體存儲(chǔ)器，更特定地說(shuō)，涉及包括具有磁隧道結(jié)(MTJ)的磁性體存儲(chǔ)單元的薄膜磁性體存儲(chǔ)器。
背景技術(shù)：
作為能以低功耗來(lái)存儲(chǔ)非易失性的數(shù)據(jù)的存儲(chǔ)器，MRAM(磁隨機(jī)存取存儲(chǔ)器)器件正越來(lái)越引人注目。MRAM器件是使用在半導(dǎo)體集成電路上形成的多個(gè)薄膜磁性體進(jìn)行非易失性的數(shù)據(jù)存儲(chǔ)、能對(duì)于各薄膜磁性體進(jìn)行隨機(jī)存取的存儲(chǔ)器。
特別是，已發(fā)表了近年來(lái)通過(guò)將作為利用了磁隧道結(jié)的薄膜磁性體用作存儲(chǔ)單元、MRAM器件的性能得到了飛躍的進(jìn)步的情況。關(guān)于包括具有磁隧道結(jié)的存儲(chǔ)單元的MRAM器件，在“A 10ns Read and WriteNon-Yolatile Memory Array Using a Magnetic Tunnel Junction andFET Switch in each Cell(在每個(gè)單元中使用磁隧道結(jié)和FET開關(guān)的10ns讀寫非易失性存儲(chǔ)器陣列)”，ISSCC Digest of TechnicalPapers，TA7.2，F(xiàn)eb.2000.、“Nonvolatile RAM based on MagneticTunnel Junction Element(基于磁隧道結(jié)元件的非易失性RAM)”，ISSCC Digest of Technical Papers，TA7.3，F(xiàn)eb.2000.和“A 256kb3.0V 1T1MTJ Nonvolatile Magnetoresistive RAM(256kb 3.0V1T1MTJ非易失性磁阻性RAM)”，ISSCC Digest of TechnicalPapers，TA7.6，F(xiàn)eb.2001.等的技術(shù)文獻(xiàn)中已公開了。
圖34是示出具有磁隧道結(jié)部的存儲(chǔ)單元(以下，也單單稱為「MTJ存儲(chǔ)單元」)的結(jié)構(gòu)的概略圖。
參照?qǐng)D34，MTJ存儲(chǔ)單元包括其電阻值隨存儲(chǔ)數(shù)據(jù)電平而變化的隧道磁阻元件TMR和在數(shù)據(jù)讀出時(shí)形成通過(guò)隧道磁阻元件TMR的讀出電流Is的路徑用的存取元件ATR。由于存取元件ATR代表性地由場(chǎng)效應(yīng)晶體管形成，故以下也將存取元件ATR稱為存取晶體管ATR。存取晶體管ATR被耦合在隧道磁阻元件TMR與固定電壓Vss(例如接地電壓GND)之間。
對(duì)于MTJ存儲(chǔ)單元來(lái)說(shuō)，配置指示數(shù)據(jù)寫入用的寫字線WWL、進(jìn)行數(shù)據(jù)讀出用的讀字線RWL和在數(shù)據(jù)讀出時(shí)和數(shù)據(jù)寫入時(shí)傳遞與存儲(chǔ)數(shù)據(jù)的數(shù)據(jù)電平對(duì)應(yīng)的電信號(hào)用的數(shù)據(jù)線，即位線BL。
圖35是說(shuō)明來(lái)自MTJ存儲(chǔ)單元的數(shù)據(jù)讀出工作的概念圖。
參照?qǐng)D35，隧道磁阻元件TMR具有有被固定的恒定磁化方向的強(qiáng)磁性體層(以下，也單單稱為「固定磁化層」)FL；在與來(lái)自外部的施加磁場(chǎng)對(duì)應(yīng)的方向上被磁化的強(qiáng)磁性體層(以下，也單單稱為「自由磁化層」)VL；以及反強(qiáng)磁性體層AFL。在固定磁化層FL與自由磁化層VL之間設(shè)置用絕緣體膜形成的隧道勢(shì)壘(隧道膜)TB。在自由磁化層VL中，根據(jù)被寫入的存儲(chǔ)數(shù)據(jù)的電平，在與固定磁化層FL為同一的方向或與固定磁化層FL相反的方向上被磁化。利用該固定磁化層FL、隧道勢(shì)壘TB和自由磁化層VL形成磁隧道結(jié)。
在數(shù)據(jù)讀出時(shí)，存取晶體管ATR根據(jù)讀字線RWL的激活而被接通。由此，可在位線BL～隧道磁阻元件TMR～存取晶體管ATR～固定電壓Vss(接地電壓GND)的電流路徑中流過(guò)數(shù)據(jù)讀出電流Is。
隧道磁阻元件TMR的電阻值隨固定磁化層FL與自由磁化層VL的各自的磁化方向的相對(duì)關(guān)系而變化。具體地說(shuō)，在固定磁化層FL的磁化方向與自由磁化層VL的磁化方向相同(平行)的情況下，與兩者的磁化方向相反(反平行)的情況相比，隧道磁阻元件TMR的電阻變小。
因而，如果使自由磁化層VL在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上磁化，則由于數(shù)據(jù)讀出電流Is而在隧道磁阻元件TMR中產(chǎn)生的電壓變化隨存儲(chǔ)數(shù)據(jù)電平的不同而不同。因而，例如如果在將位線BL預(yù)充電到恒定電壓后使數(shù)據(jù)讀出電流Is流過(guò)隧道磁阻元件TMR，則通過(guò)檢測(cè)位線BL的電壓，可讀出MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)。
圖36是說(shuō)明對(duì)于MTJ存儲(chǔ)單元的數(shù)據(jù)寫入工作的概念圖。
參照?qǐng)D36，在數(shù)據(jù)寫入時(shí)，讀字線RWL被非激活，存取晶體管ATR被關(guān)斷。在該狀態(tài)下，在與寫入數(shù)據(jù)對(duì)應(yīng)的方向上使自由磁化層VL磁化用的數(shù)據(jù)寫入電流分別流過(guò)寫字線WWL和位線BL。自由磁化層VL的磁化方向由分別流過(guò)寫字線WWL和位線BL的數(shù)據(jù)寫入電流來(lái)決定。
圖37是說(shuō)明對(duì)于MTJ存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)的隧道磁阻元件的磁化狀態(tài)用的概念圖。
參照?qǐng)D37，橫軸H(EA)表示在隧道磁阻元件TMR內(nèi)的自由磁化層VL中在易磁化軸(EA)方向上施加的磁場(chǎng)。另一方面，縱軸H(HA)表示在自由磁化層VL中在難磁化軸(HA)方向上作用的磁場(chǎng)。磁場(chǎng)H(EA)和磁場(chǎng)H(HA)分別與由分別流過(guò)位線BL和寫字線WWL的電流產(chǎn)生的2個(gè)磁場(chǎng)的各一方相對(duì)應(yīng)。
在MTJ存儲(chǔ)單元中，固定磁化層FL的被固定的磁化方向沿易磁化軸，自由磁化層VL根據(jù)存儲(chǔ)數(shù)據(jù)的電平(“1” 和“ 0”)，沿易磁化軸方向，在與固定磁化層FL平行(相同)或反平行(相反)的方向上被磁化。以下，在本說(shuō)明書中，假定分別用R1和R0(其中，R1＞R0)來(lái)表示分別與自由磁化層VL的2種磁化方向?qū)?yīng)的隧道磁阻元件TMR的電阻。MTJ存儲(chǔ)單元與這樣的自由磁化層VL的2種磁化方向相對(duì)應(yīng)，可存儲(chǔ)1位的數(shù)據(jù)(“1”和“0”)。
只在所施加的磁場(chǎng)H(EA)與H(HA)之和到達(dá)圖中示出的星形特性線的外側(cè)的區(qū)域的情況下，才能新改寫自由磁化層VL的磁化方向。即，在所施加的數(shù)據(jù)寫入磁場(chǎng)為與星形特性線的內(nèi)側(cè)的區(qū)域相當(dāng)?shù)膹?qiáng)度的情況下，自由磁化層VL的磁化方向不變化。
如星形特性線中所示，通過(guò)對(duì)自由磁化層VL施加難磁化軸方向的磁場(chǎng)，可降低在使沿易磁化軸的磁化方向變化方面所必要的磁化閾值。
在如圖37示出的例子那樣設(shè)計(jì)了數(shù)據(jù)寫入時(shí)的工作點(diǎn)的情況下，在作為數(shù)據(jù)寫入對(duì)象的MTJ存儲(chǔ)單元中，將易磁化軸方向的數(shù)據(jù)寫入磁場(chǎng)設(shè)計(jì)成其強(qiáng)度為HWR。即，將流過(guò)位線BL或?qū)懽志€WWL的數(shù)據(jù)寫入電流的值設(shè)計(jì)成能得到該數(shù)據(jù)寫入磁場(chǎng)HWR。一般來(lái)說(shuō)，數(shù)據(jù)寫入磁場(chǎng)HWR用在磁化方向的轉(zhuǎn)換方面所必要的開關(guān)磁場(chǎng)HSR與裕量部分ΔH之和來(lái)表示。即，用HWR＝HSR+ΔH來(lái)表示。
另外，為了改寫MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)，即隧道磁阻元件TMR的磁化方向，必須在寫字線WWL和位線BL這兩者中流過(guò)規(guī)定電平以上的數(shù)據(jù)寫入電流。由此，隧道磁阻元件TMR中的自由磁化層VL根據(jù)沿易磁化軸(EA)的數(shù)據(jù)寫入磁場(chǎng)的方向，在與固定磁化層FL平行或相反(反平行)的方向上被磁化。在隧道磁阻元件TMR中一度被寫入的磁場(chǎng)方向，即MTJ存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)在進(jìn)行新的數(shù)據(jù)寫入之前的期間內(nèi)，以非易失性的方式被保持。
這樣，由于隧道磁阻元件TMR的電阻隨因被施加的數(shù)據(jù)寫入磁場(chǎng)而可改寫的磁化方向而變化，故通過(guò)分別使隧道磁阻元件TMR中的自由磁化層VL的2種磁化方向與存儲(chǔ)數(shù)據(jù)的電平(“1”和”0”)相對(duì)應(yīng)，可進(jìn)行非易失性的數(shù)據(jù)存儲(chǔ)。
這樣，對(duì)于成為數(shù)據(jù)寫入對(duì)象的MTJ存儲(chǔ)單元(以下，也稱為「選擇存儲(chǔ)單元」)來(lái)說(shuō)，必須施加來(lái)自對(duì)應(yīng)的寫字線WWL和位線BL這兩者的磁場(chǎng)。但是，從該寫字線WWL和位線BL作用于數(shù)據(jù)寫入對(duì)象以外的MTJ存儲(chǔ)單元(以下，也稱為「非選擇存儲(chǔ)單元」)的漏泄磁場(chǎng)成為對(duì)于非選擇存儲(chǔ)單元的磁噪聲。如果這樣的噪聲變大，則在非選擇存儲(chǔ)單元中存在進(jìn)行錯(cuò)誤的數(shù)據(jù)寫入的可能性。
特別是，對(duì)于與選擇存儲(chǔ)單元屬于同一行或同一列的非選擇存儲(chǔ)單元來(lái)說(shuō)，對(duì)易磁化軸方向和難磁化軸方向的某一方施加了規(guī)定強(qiáng)度的磁場(chǎng)。因此，必須考慮怎樣才不發(fā)生下述情況分別作用于與選擇行的鄰接行或選擇列的鄰接行對(duì)應(yīng)的各非選擇存儲(chǔ)單元的磁場(chǎng)受到來(lái)自選擇行的寫字線和選擇列的位線的漏泄磁場(chǎng)的影響而到達(dá)圖37中示出的星形特性線的外側(cè)區(qū)域。

發(fā)明內(nèi)容本發(fā)明的目的在于提供防止了因磁噪聲引起的對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入的、工作可靠性高的薄膜磁性體存儲(chǔ)器。
如果歸納本發(fā)明，則它是一種薄膜磁性體存儲(chǔ)器，包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)多條寫入選擇線的選擇性的電流供給。各寫入驅(qū)動(dòng)電路包含多個(gè)電流驅(qū)動(dòng)部，與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路使用作為多個(gè)電流驅(qū)動(dòng)部的至少一部分的第1數(shù)目的電流驅(qū)動(dòng)部，對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路使用第1數(shù)目的電流驅(qū)動(dòng)部的一部分，在與對(duì)應(yīng)于選擇行的寫入選擇線中的數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流。在各寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的數(shù)據(jù)寫入電流和鄰接行的選擇時(shí)的磁場(chǎng)消除電流。
因而，本發(fā)明的主要的優(yōu)點(diǎn)是通過(guò)對(duì)鄰接行的寫入選擇線供給抵消由流過(guò)選擇行的寫入選擇線的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流，可防止對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入。再者，在以這種方式控制2種電流供給的寫入驅(qū)動(dòng)電路中，由于作成使用在數(shù)據(jù)寫入電流的供給時(shí)使用的電流驅(qū)動(dòng)部(驅(qū)動(dòng)晶體管)的一部分來(lái)供給磁場(chǎng)消除電流的結(jié)構(gòu)，故可削減必須在每條寫入選擇布線中配置的寫入驅(qū)動(dòng)電路的面積。
按照本發(fā)明的另一方面，本發(fā)明是一種薄膜磁性體存儲(chǔ)器，包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)多條寫入選擇線的選擇性的電流供給；虛設(shè)寫入選擇線，與位于存儲(chǔ)器陣列的最端部的寫入選擇線鄰接，沿與多條寫入選擇線為同一的方向配置；以及虛設(shè)寫入驅(qū)動(dòng)電路，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)虛設(shè)寫入選擇線的電流供給。與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路在與對(duì)應(yīng)于選擇行的寫入選擇線中的數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流。在各寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的數(shù)據(jù)寫入電流和鄰接行的選擇時(shí)的磁場(chǎng)消除電流，在位于最端部的寫入選擇線與選擇行對(duì)應(yīng)的情況下，虛設(shè)寫入驅(qū)動(dòng)電路對(duì)虛設(shè)寫入選擇線供給磁場(chǎng)消除電流。
在這樣的薄膜磁性體存儲(chǔ)器中，通過(guò)對(duì)鄰接行的寫入選擇線供給抵消由流過(guò)選擇行的寫入選擇線的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流，可防止對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入。再者，即使對(duì)于存儲(chǔ)器陣列的最端部的存儲(chǔ)單元行，由于與其它的存儲(chǔ)單元行同樣地可使由磁場(chǎng)消除電流產(chǎn)生的磁場(chǎng)起作用，故可在存儲(chǔ)器陣列內(nèi)使數(shù)據(jù)寫入特性和抗數(shù)據(jù)錯(cuò)誤寫入的特性變得均勻。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)多條寫入選擇線的選擇性的電流供給。與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路在與對(duì)應(yīng)于選擇行的寫入選擇線中的數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流。在各寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的數(shù)據(jù)寫入電流和鄰接行的選擇時(shí)的磁場(chǎng)消除電流。薄膜磁性體存儲(chǔ)器還包含主電源布線，配置在沿存儲(chǔ)單元列的方向上，將從主電流供給電路供給的數(shù)據(jù)寫入電流傳遞給多個(gè)寫入驅(qū)動(dòng)電路；副電源布線，配置在沿存儲(chǔ)單元列的方向上，將從副電流供給電路供給的磁場(chǎng)消除電流傳遞給多個(gè)寫入驅(qū)動(dòng)電路；以及第1和第2接地布線，分別與多條寫入選擇線的兩端對(duì)應(yīng)地配置在沿存儲(chǔ)單元列的方向上，各自將通過(guò)了多條寫入選擇線的至少1條的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的各一方引導(dǎo)到第1和第2接地節(jié)點(diǎn)上。這樣來(lái)配置主電流供給電路、副電流供給電路以及第1和第2接地節(jié)點(diǎn)，以便在主電源布線、副電源布線以及第1和第2接地布線中由數(shù)據(jù)寫入電流和磁場(chǎng)消除電流分別發(fā)生的磁場(chǎng)在互相抵消的方向上起作用。
在這樣的薄膜磁性體存儲(chǔ)器中，通過(guò)對(duì)鄰接行的寫入選擇線供給抵消由流過(guò)選擇行的寫入選擇線的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流，可防止對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入。再者，由于因數(shù)據(jù)寫入電流和磁場(chǎng)消除電流引起的、來(lái)自寫入選擇線以外的電流路徑的磁場(chǎng)在存儲(chǔ)器陣列中在互相抵消的方向上起作用，故可進(jìn)一步減少對(duì)存儲(chǔ)器陣列的磁干擾，可謀求數(shù)據(jù)寫入的穩(wěn)定。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入電流布線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)地址選擇結(jié)果各自對(duì)對(duì)應(yīng)的寫入電流布線供給數(shù)據(jù)寫入電流；電源布線，配置在與多條寫入電流布線交叉的方向上，將從電流供給電路供給的數(shù)據(jù)寫入電流傳遞給多個(gè)寫入驅(qū)動(dòng)電路；以及接地布線，配置在與多條寫入電流布線交叉的方向上，用來(lái)將通過(guò)了多條寫入電流布線的至少1條的數(shù)據(jù)寫入電流引導(dǎo)到接地節(jié)點(diǎn)上。將電源布線和接地布線的每一條的每單位長(zhǎng)度的布線電阻設(shè)計(jì)成相同，這樣來(lái)配置電源布線、接地布線、電流供給電路和接地節(jié)點(diǎn)，使得電源布線、與已被選擇的存儲(chǔ)單元對(duì)應(yīng)的寫入選擇線和接地布線上的數(shù)據(jù)寫入電流的路徑長(zhǎng)度大致為恒定而與地址選擇結(jié)果無(wú)關(guān)。
在這樣的薄膜磁性體存儲(chǔ)器中，可均勻地維持流過(guò)寫入電流布線的數(shù)據(jù)寫入電流的電流量而與存儲(chǔ)單元行的選擇結(jié)果無(wú)關(guān)。其結(jié)果是，可提高存儲(chǔ)器陣列內(nèi)的數(shù)據(jù)寫入特性的均勻性，謀求數(shù)據(jù)寫入工作的穩(wěn)定。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置，在選擇行中流過(guò)數(shù)據(jù)寫入電流；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入選擇線對(duì)應(yīng)地設(shè)置，與各寫入選擇線的兩端的一方對(duì)應(yīng)地每隔1行交替地配置。各寫入驅(qū)動(dòng)電路包含連接在對(duì)應(yīng)的寫入選擇線的兩端的一方與第1電壓之間的、根據(jù)行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)N型場(chǎng)效應(yīng)晶體管。多條寫入選擇線的兩端的另一方與不同于第1電壓的第2電壓連接，在與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，多個(gè)N型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和與數(shù)據(jù)寫入電流相當(dāng)?shù)闹辽?個(gè)晶體管接通，在與選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，多個(gè)N型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和比數(shù)據(jù)寫入電流小的一部分晶體管接通。
在這樣的薄膜磁性體存儲(chǔ)器中，通過(guò)對(duì)鄰接行的寫入選擇線供給抵消由流過(guò)選擇行的寫入選擇線的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流，可防止對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入。再者，在寫入驅(qū)動(dòng)電路中，由于作成了使用每單位尺寸的電流驅(qū)動(dòng)能力相對(duì)地大的N型場(chǎng)效應(yīng)晶體管來(lái)供給數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的結(jié)構(gòu)，故可削減必須在每條寫入選擇布線中配置的寫入驅(qū)動(dòng)電路的面積。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置，在選擇行中流過(guò)數(shù)據(jù)寫入電流；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與多條寫入選擇線的一端對(duì)應(yīng)地設(shè)置。多條寫入選擇線的另一端每隔1行交替地與第1和第2電壓連接，對(duì)應(yīng)的寫入選擇線與第1電壓連接的各寫入驅(qū)動(dòng)電路包含連接在對(duì)應(yīng)的寫入選擇線的一端與第2電壓之間的、根據(jù)行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)P型場(chǎng)效應(yīng)晶體管。對(duì)應(yīng)的寫入選擇線與第2電壓連接的各寫入驅(qū)動(dòng)電路包含連接在對(duì)應(yīng)的寫入選擇線的一端與第1電壓之間的、根據(jù)行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)N型場(chǎng)效應(yīng)晶體管。在與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，多個(gè)N型場(chǎng)效應(yīng)晶體管或多個(gè)P型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和與數(shù)據(jù)寫入電流相當(dāng)?shù)闹辽僖徊糠志w管接通，在與選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，多個(gè)N型場(chǎng)效應(yīng)晶體管或多個(gè)P型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和比數(shù)據(jù)寫入電流小的一部分晶體管接通。
在這樣的薄膜磁性體存儲(chǔ)器中，通過(guò)對(duì)鄰接行的寫入選擇線供給抵消由流過(guò)選擇行的寫入選擇線的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流，可防止對(duì)非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入。再者，在寫入驅(qū)動(dòng)電路中，可在存儲(chǔ)器陣列的一側(cè)配置作為驅(qū)動(dòng)晶體管工作的P型和N型場(chǎng)效應(yīng)晶體管。因而，可謀求縮小進(jìn)行行選擇的電路的電路面積。特別是，在分割存儲(chǔ)器陣列的必要性小的小規(guī)模的結(jié)構(gòu)中，可有效地配置寫入驅(qū)動(dòng)電路。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；以及外圍布線，在存儲(chǔ)器陣列的外部，沿與多條寫入電流布線為同一的方向配置。流過(guò)外圍布線的電流的方向與流過(guò)多條寫入電流布線中的最接近于外圍布線的寫入電流布線的電流的方向彼此相反。
本發(fā)明的又一方面的薄膜磁性體存儲(chǔ)器包含存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；以及外圍布線，在存儲(chǔ)器陣列的外部，沿與多條寫入電流布線為同一的方向配置。將外圍布線的連接地點(diǎn)設(shè)計(jì)成數(shù)據(jù)寫入電流流過(guò)的期間與電流流過(guò)外圍布線的期間互相不重復(fù)。
在這樣的薄膜磁性體存儲(chǔ)器中，由于在數(shù)據(jù)寫入時(shí)可抑制來(lái)自配置在存儲(chǔ)器陣列外部的布線的磁噪聲，故可抑制存儲(chǔ)器陣列中的數(shù)據(jù)錯(cuò)誤寫入的危險(xiǎn)性。


圖1是示出本發(fā)明的實(shí)施例的MRAM器件的整體結(jié)構(gòu)的概略框圖。
圖2是說(shuō)明實(shí)施例1的數(shù)據(jù)寫入電流的供給的電路圖。
圖3是說(shuō)明實(shí)施例1的變例的數(shù)據(jù)寫入電流的供給的電路圖。
圖4是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
圖5是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
圖6是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
圖7是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
圖8是示出圖7中示出的寫驅(qū)動(dòng)電路的結(jié)構(gòu)的電路圖。
圖9是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
圖10是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
圖11是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
圖12是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
圖13是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
圖14是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第4結(jié)構(gòu)例的框圖。
圖15是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第5結(jié)構(gòu)例的框圖。
圖16是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第6結(jié)構(gòu)例的框圖。
圖17是示出實(shí)施例4的寫驅(qū)動(dòng)電路的結(jié)構(gòu)例的電路圖。
圖18是示出實(shí)施例4的寫驅(qū)動(dòng)電路的另一結(jié)構(gòu)例的電路圖。
圖19是示出實(shí)施例4的變例的寫驅(qū)動(dòng)電路的結(jié)構(gòu)例的電路圖。
圖20是示出實(shí)施例4的變例的寫驅(qū)動(dòng)電路的另一結(jié)構(gòu)例的電路圖。
圖21是說(shuō)明實(shí)施例5的數(shù)據(jù)寫入電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
圖22是說(shuō)明實(shí)施例5的數(shù)據(jù)寫入電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
圖23是說(shuō)明實(shí)施例5的變例的數(shù)據(jù)寫入電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
圖24是說(shuō)明實(shí)施例5的變例的數(shù)據(jù)寫入電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
圖25是說(shuō)明實(shí)施例6的外圍布線的配置的第1框圖。
圖26是說(shuō)明實(shí)施例6的外圍布線的配置的第2框圖。
圖27是說(shuō)明實(shí)施例6的外圍布線的配置的第3框圖。
圖28是說(shuō)明實(shí)施例6的外圍布線的配置的第4框圖。
圖29是說(shuō)明實(shí)施例6的外圍布線的配置的第5框圖。
圖30是說(shuō)明實(shí)施例6的變例的外圍布線的配置的第1框圖。
圖31是說(shuō)明實(shí)施例6的變例的外圍布線的配置的第2框圖。
圖32是說(shuō)明實(shí)施例6的變例的外圍布線的配置的第3框圖。
圖33是說(shuō)明實(shí)施例6的變例的外圍布線的配置的第4框圖。
圖34是示出MTJ存儲(chǔ)單元的結(jié)構(gòu)的概略圖。
圖35是說(shuō)明來(lái)自MTJ存儲(chǔ)單元的數(shù)據(jù)讀出工作的概念圖。
圖36是說(shuō)明對(duì)于MTJ存儲(chǔ)單元的數(shù)據(jù)寫入工作的概念圖。
圖37是說(shuō)明對(duì)于MTJ存儲(chǔ)單元的數(shù)據(jù)寫入時(shí)的隧道磁阻元件的磁化狀態(tài)用的概念圖。
具體實(shí)施例方式
以下，參照附圖詳細(xì)地說(shuō)明本發(fā)明的實(shí)施例。再有，假定圖中同一符號(hào)表示同一或相當(dāng)?shù)牟糠帧?br> 實(shí)施例1參照?qǐng)D1，本發(fā)明的實(shí)施例的MRAM器件1響應(yīng)于來(lái)自外部的控制信號(hào)CMD和地址信號(hào)ADD進(jìn)行隨機(jī)存取，進(jìn)行寫入數(shù)據(jù)DIN的輸入和讀出數(shù)據(jù)DOUT的輸出。例如以與來(lái)自外部的時(shí)鐘信號(hào)CLK同步的時(shí)序進(jìn)行MRAM器件1中的數(shù)據(jù)讀出和數(shù)據(jù)寫入工作?；蛘?，也可不從外部接受時(shí)鐘信號(hào)CLK、而是在內(nèi)部確定工作時(shí)序。
MRAM器件1包括響應(yīng)于控制信號(hào)CMD來(lái)控制MRAM器件1的整體工作的控制電路5和具有被配置成行列狀的多個(gè)MTJ存儲(chǔ)單元的存儲(chǔ)器陣列10。分別與MTJ存儲(chǔ)單元的行(以下，也單單稱為「存儲(chǔ)單元行」)對(duì)應(yīng)地配置多條寫字線WWL和讀字線RWL。此外，分別與MTJ存儲(chǔ)單元的列(以下，也單單稱為「存儲(chǔ)單元列」)對(duì)應(yīng)地配置位線BL。
MRAM器件1還包括行選擇電路20、列選擇電路30和讀出/寫入控制電路50、60。
行選擇電路20根據(jù)由地址信號(hào)ADD示出的行地址RA進(jìn)行存儲(chǔ)器陣列10中的行選擇。列選擇電路30根據(jù)由地址信號(hào)ADD示出的列地址CA進(jìn)行存儲(chǔ)器陣列10中的列選擇。利用行地址RA和列地址CA來(lái)示出數(shù)據(jù)寫入時(shí)和數(shù)據(jù)讀出時(shí)的選擇存儲(chǔ)單元。
讀出/寫入控制電路50、60是為了在數(shù)據(jù)讀出和數(shù)據(jù)寫入時(shí)對(duì)于與選擇存儲(chǔ)單元對(duì)應(yīng)的存儲(chǔ)單元列(以下，也稱為「選擇列」)的位線BL流過(guò)數(shù)據(jù)寫入電流和數(shù)據(jù)讀出電流，配置在與存儲(chǔ)器陣列10鄰接的區(qū)域中的電路組的總稱。
圖2是說(shuō)明實(shí)施例1的數(shù)據(jù)寫入電流的供給的電路圖。
在圖2中，代表性地示出對(duì)于存儲(chǔ)器陣列10設(shè)置的外圍電路部中的進(jìn)行數(shù)據(jù)寫入工作用的電路結(jié)構(gòu)。
參照?qǐng)D2，在存儲(chǔ)器陣列10中以行列狀配置MTJ存儲(chǔ)單元MC。各MTJ存儲(chǔ)單元MC具有與圖34～圖37中示出的存儲(chǔ)單元同樣的結(jié)構(gòu)和數(shù)據(jù)存儲(chǔ)原理，包含由在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體構(gòu)成的隧道磁阻元件TMR和存取晶體管ATR。隧道磁阻元件TMR和存取晶體管ATR串聯(lián)地連接在對(duì)應(yīng)的位線BL與固定電壓Vss之間。代表性地將在半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)型晶體管、即MOS晶體管應(yīng)用于存取晶體管ATR。再有，以下也將固定電壓Vss稱為接地電壓Vss。
特別是，以下說(shuō)明利用分層的譯碼來(lái)進(jìn)行行選擇的結(jié)構(gòu)。在存儲(chǔ)器陣列10中配置了的多個(gè)MTJ存儲(chǔ)單元MC沿列方向被分割為多個(gè)存儲(chǔ)器塊MB。在圖2中代表性地示出打頭的存儲(chǔ)器塊MB1。
在各存儲(chǔ)器塊MB中，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置寫字線WWL和讀字線RWL，分別與存儲(chǔ)單元列對(duì)應(yīng)地配置位線BL。
在數(shù)據(jù)寫入時(shí)，對(duì)于已被選擇的存儲(chǔ)單元行(以下，也稱為「選擇行」)的寫字線WWL供給發(fā)生沿隧道磁阻元件TMR的難磁化軸的方向的磁場(chǎng)用的數(shù)據(jù)寫入電流，對(duì)于選擇列的位線BL，流過(guò)發(fā)生沿隧道磁阻元件TMR的易磁化軸的方向的磁場(chǎng)用的數(shù)據(jù)寫入電流。即，必須根據(jù)寫入數(shù)據(jù)DIN的電平控制流過(guò)選擇列的位線BL的數(shù)據(jù)寫入電流的方向。
再者，對(duì)于每K個(gè)(K自然數(shù))存儲(chǔ)單元行，配置對(duì)于多個(gè)存儲(chǔ)器塊MB共同地設(shè)置的主字線MWL。在圖2中示出了K＝4的情形。即，在各存儲(chǔ)器塊MB中，4條寫字線WWL與一方的主字線MWL相對(duì)應(yīng)。在圖2中，代表性地示出在打頭的存儲(chǔ)器塊MB1中與第j(j自然數(shù))條主字線MWLj對(duì)應(yīng)的結(jié)構(gòu)。即，在存儲(chǔ)器塊MB1中，與主字線MWLj相對(duì)應(yīng)，配置寫字線WWLj0、WWLj1、WWLj2、WWLj3這4條寫字線WWL。與寫字線WWL同樣地也配置了讀字線RWL。即，在存儲(chǔ)器塊MB1中，與主字線MWLj相對(duì)應(yīng)，配置了4條讀字線RWLj0～RWLj3。
再者，在各存儲(chǔ)器塊MB的兩端傳遞子譯碼信號(hào)SD0～SD3。在每個(gè)存儲(chǔ)器塊MB中獨(dú)立地設(shè)定子譯碼信號(hào)SD0～SD3，在包含選擇存儲(chǔ)單元的存儲(chǔ)器塊(以下，也稱為「選擇存儲(chǔ)器塊」)中，為了選擇與1條主字線MWL對(duì)應(yīng)的4條寫字線WWL和讀字線RWL中的1條而有選擇地激活子譯碼信號(hào)SD0～SD3。例如，在選擇寫字線WWLj0的情況下，將子譯碼信號(hào)SD0激活為高電平，將剩下的子譯碼信號(hào)SD1～SD3設(shè)定為低電平。另一方面，在非選擇的存儲(chǔ)器塊MB中，將各子譯碼信號(hào)SD0～SD3設(shè)定為低電平。
以下，即使對(duì)于分別傳遞子譯碼信號(hào)SD0～SD3用的信號(hào)線組，也假定使用同樣的符號(hào)分別表示為子譯碼信號(hào)線SD0～SD3。
再有，以下，在總括地表現(xiàn)寫字線、讀字線、位線和主字線的每一種的情況下，分別使用符號(hào)WWL、RWL、BL和MWL來(lái)表示，在表示特定的寫字線、讀字線、位線和主字線的情況下，在這些符號(hào)邊上附加添加字來(lái)表示。此外，也將信號(hào)和信號(hào)線的高電壓狀態(tài)(例如電源電壓Vcc)和低電壓狀態(tài)(例如接地電壓Vss)分別稱為「高電平」和「低電平」。
在這樣的結(jié)構(gòu)中，首先說(shuō)明對(duì)位線BL的數(shù)據(jù)寫入電流的供給工作。
讀出/寫入控制電路50具有由分別與位線BL1～BLm的一端對(duì)應(yīng)地設(shè)置的位線驅(qū)動(dòng)電路BDVa1～BDVam構(gòu)成的位線驅(qū)動(dòng)部51。同樣，讀出/寫入控制電路60具有由分別與位線BL1～BLm的另一端對(duì)應(yīng)地設(shè)置的位線驅(qū)動(dòng)電路BDVb1～BDVbm構(gòu)成的位線驅(qū)動(dòng)部61。以下，也對(duì)位線驅(qū)動(dòng)電路BDVal～BDVam進(jìn)行總稱而稱為位線驅(qū)動(dòng)電路BDVa，也對(duì)位線驅(qū)動(dòng)電路BDVb1～BDVbm進(jìn)行總稱而稱為位線驅(qū)動(dòng)電路BDVb。
再者，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置列選擇線CSL1～CSLm。以下，也對(duì)列選擇線CSL1～CSLm進(jìn)行總稱而稱為列選擇線CSL。列選擇線CSL在選擇列中被激活為高電平，在非選擇列中被激活為低電平。
各位線驅(qū)動(dòng)電路BDVa根據(jù)對(duì)應(yīng)的列選擇線CSL和寫入數(shù)據(jù)DIN，控制對(duì)應(yīng)的位線BL的一端的電壓。與此相對(duì)照，各位線驅(qū)動(dòng)電路BDVb根據(jù)對(duì)應(yīng)的列選擇線CSL和寫入數(shù)據(jù)的倒相數(shù)據(jù)/DIN，控制對(duì)應(yīng)的位線BL的另一端的電壓。在選擇列中，位線驅(qū)動(dòng)電路BDVa和BDVb將對(duì)應(yīng)的位線BL的一端和另一端根據(jù)寫入數(shù)據(jù)DIN的電平設(shè)定為高電平和低電平的各一方。例如，在寫入數(shù)據(jù)DIN為高電平(“1”)時(shí)，位線驅(qū)動(dòng)電路BDVa將選擇列的位線的一端與電源電壓Vcc耦合，位線驅(qū)動(dòng)電路BDVb將選擇列的位線的另一端與接地電壓Vss連接。由此，在選擇列的位線上，在從位線驅(qū)動(dòng)部51至61的方向上流過(guò)數(shù)據(jù)寫入電流。
與此相對(duì)照，在寫入數(shù)據(jù)DIN為低電平(“0”)時(shí)，位線驅(qū)動(dòng)電路BDVa和BDVb分別將選擇列的位線的一端和另一端與接地電壓Vss和電源電壓Vcc耦合。由此，在選擇列的位線上流過(guò)與寫入數(shù)據(jù)DIN為高電平(“1”)時(shí)相反方向的數(shù)據(jù)寫入電流。另一方面，在非選擇列中，位線驅(qū)動(dòng)電路BDVa和BDVb分別將位線BL的一端和另一端與接地電壓Vss連接。其結(jié)果是，在非選擇列的位線上不流過(guò)數(shù)據(jù)寫入電流。
其次，說(shuō)明數(shù)據(jù)寫入時(shí)的對(duì)寫字線WWL的電流供給。再有，以下，假定寫字線WWLj0、WWLj1與偶數(shù)行相對(duì)應(yīng)，寫字線WWLj2、WWLj3與奇數(shù)行相對(duì)應(yīng)。
在每條寫字線WWL上設(shè)置根據(jù)行選擇結(jié)果而控制對(duì)該寫字線的電流供給用的寫驅(qū)動(dòng)電路WWD。在各存儲(chǔ)器塊MB中，與寫字線WWL的兩端部的一方相對(duì)應(yīng)，每隔1行交替地配置寫驅(qū)動(dòng)電路WWD。例如，如圖2中所示，在彼此相反的方向上配置了與偶數(shù)行對(duì)應(yīng)的寫驅(qū)動(dòng)電路WWDj0和WWDj1、與奇數(shù)行對(duì)應(yīng)的寫驅(qū)動(dòng)電路WWDj2和WWDj3。
各寫字線WWL的兩端部中的不配置寫驅(qū)動(dòng)電路WWD的另一方與接地電壓Vss連接而與行選擇結(jié)果無(wú)關(guān)。對(duì)于以寫字線WWLj0和WWLj1為首的偶數(shù)行的對(duì)應(yīng)的寫字線在與行選擇電路20相反一側(cè)的區(qū)域中與接地電壓Vss直接連接。此外，對(duì)于以寫字線WWLj2和WWLj3為首的奇數(shù)行的對(duì)應(yīng)的寫字線組在行選擇電路20一側(cè)的區(qū)域中與接地電壓Vss直接連接。
在選擇了對(duì)應(yīng)的寫字線的情況下，各寫驅(qū)動(dòng)電路WWD將數(shù)據(jù)寫入電流Iww供給該寫字線，在選擇了鄰接行的情況下，將電流ΔIww供給對(duì)應(yīng)的寫字線。在圖2中，作為一例，示出了與寫字線WWLj0和WWLj1對(duì)應(yīng)地設(shè)置的寫驅(qū)動(dòng)電路WWDj0、WWDj1的結(jié)構(gòu)。
寫驅(qū)動(dòng)電路WWDj0具有連接在子譯碼信號(hào)線SD0與寫字線WWLj0的一端之間的驅(qū)動(dòng)晶體管101；連接在電源電壓Vcc與寫字線WWLj0的一端之間的驅(qū)動(dòng)晶體管102；以及串聯(lián)地連接在寫字線WWLj0的一端與接地電壓Vss之間的驅(qū)動(dòng)晶體管101#和102#。驅(qū)動(dòng)晶體管101和102由P溝道MOS晶體管構(gòu)成，驅(qū)動(dòng)晶體管101#和102#由N溝道MOS晶體管構(gòu)成。
驅(qū)動(dòng)晶體管101和101#的各柵與節(jié)點(diǎn)N1連接，驅(qū)動(dòng)晶體管102和102#的各柵與節(jié)點(diǎn)N2連接。即，驅(qū)動(dòng)晶體管101和101#以互補(bǔ)的方式導(dǎo)通、關(guān)斷，驅(qū)動(dòng)晶體管102和102#以互補(bǔ)的方式導(dǎo)通、關(guān)斷。
對(duì)節(jié)點(diǎn)N1輸入表示對(duì)應(yīng)的主字線MWLj的倒相電平的信號(hào)/MWLj。例如，通過(guò)在主字線MWLj與節(jié)點(diǎn)N1之間設(shè)置未圖示的倒相器來(lái)實(shí)現(xiàn)這樣的結(jié)構(gòu)。
邏輯電路107由下述部分構(gòu)成第1OR門，輸出于譯碼信號(hào)SD2與DS3的OR邏輯運(yùn)算結(jié)果；第2OR門，輸出第1OR門的輸出與子譯碼信號(hào)SD0的OR邏輯運(yùn)算結(jié)果；以及NAND門，對(duì)節(jié)點(diǎn)N1輸出第2OR門的輸出與主字線MWLj的電壓電平的NAND邏輯運(yùn)算結(jié)果。其結(jié)果是，在將該行(寫字線WWLj0)或鄰接行(寫字線WWLj2或WWLj3)選擇為數(shù)據(jù)寫入對(duì)象的情況下，將節(jié)點(diǎn)N2的電壓電平設(shè)定為低電平，在不將該行或鄰接行的任一方作為數(shù)據(jù)寫入對(duì)象的情況下，將節(jié)點(diǎn)N2的電壓電平設(shè)定為高電平。
其結(jié)果是，如果將對(duì)應(yīng)的主字線MWLj激活為高電平，則驅(qū)動(dòng)晶體管101導(dǎo)通，驅(qū)動(dòng)晶體管101#關(guān)斷。因此，在主字線MWLj被激活為高電平、進(jìn)而子譯碼信號(hào)SD0線被驅(qū)動(dòng)為高電平時(shí)，驅(qū)動(dòng)晶體管101對(duì)寫字線WWLj0供給電流。
在節(jié)點(diǎn)N2被設(shè)定為低電平時(shí)，即與寫字線WWLj0對(duì)應(yīng)的該行或鄰接行(寫字線WWLj2、WWLj3)的某一方被選擇為數(shù)據(jù)寫入對(duì)象的情況下，驅(qū)動(dòng)晶體管102對(duì)寫字線WWLj0供給電流。
其結(jié)果是，在寫字線WWLj0中，在該行的選擇時(shí)，與驅(qū)動(dòng)晶體管101和102的電流驅(qū)動(dòng)能力之和相當(dāng)?shù)碾娏髯鳛閿?shù)據(jù)寫入電流Iww而流過(guò)。此外，在鄰接行的選擇時(shí)，供給與驅(qū)動(dòng)晶體管102的電流驅(qū)動(dòng)能力相當(dāng)?shù)碾娏鳓ww。驅(qū)動(dòng)對(duì)寫字線WWL供給的電流用的驅(qū)動(dòng)晶體管101和102的電流驅(qū)動(dòng)能力例如可利用該晶體管尺寸(柵寬/柵長(zhǎng)之比)來(lái)調(diào)整。
另一方面，在沒有選擇該行或鄰接行的任一方的情況下，對(duì)于對(duì)應(yīng)的寫字線WWLj0來(lái)說(shuō)，不進(jìn)行來(lái)自寫驅(qū)動(dòng)電路WWDj0的電流供給。
由于與寫字線WWLj1對(duì)應(yīng)地設(shè)置的寫驅(qū)動(dòng)電路WWDj1的鄰接行的1個(gè)行與下一主字線MWLj+1(未圖示)相對(duì)應(yīng)，故其譯碼結(jié)構(gòu)稍微不同。
在寫驅(qū)動(dòng)電路WWDj1中，在子譯碼信號(hào)線SD1與寫字線WWLj1之間設(shè)置驅(qū)動(dòng)晶體管101。由于驅(qū)動(dòng)晶體管102和101#、102#的配置與寫驅(qū)動(dòng)電路WWDj0相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
在寫驅(qū)動(dòng)電路WWDj1中，驅(qū)動(dòng)晶體管102、102#的柵電壓，即節(jié)點(diǎn)N2的電平由邏輯電路108來(lái)設(shè)定。
邏輯電路108由下述部分構(gòu)成OR門，輸出子譯碼信號(hào)SD1與DS3的OR邏輯運(yùn)算結(jié)果；AND門，輸出該OR門的輸出與主字線MWLj的電壓電平的AND邏輯運(yùn)算結(jié)果；AND門，輸出于譯碼信號(hào)SD2與下一個(gè)主字線MWLj+1的電壓電平的AND邏輯運(yùn)算結(jié)果；以及NOR門，對(duì)節(jié)點(diǎn)N2輸出該2個(gè)AND門的各自的輸出的NOR運(yùn)算結(jié)果。
其結(jié)果是，在選擇了該行(寫字線WWLj1)或鄰接行(寫字線WWLj3或未圖示的寫字線WWL(j+1)2)的某一方的情況下，將節(jié)點(diǎn)N2的電壓電平設(shè)定為低電平，在不選擇該行和鄰接行的任一方的情況下，將節(jié)點(diǎn)N2的電壓電平設(shè)定為高電平。即，邏輯電路107和邏輯電路108具有同樣的功能，在各寫驅(qū)動(dòng)電路WWD中，在選擇了該行和鄰接行的某一方的情況下，將節(jié)點(diǎn)N2的電壓電平設(shè)定為低電平，在除此以外的情況下，將其設(shè)定為高電平。
即使對(duì)于寫驅(qū)動(dòng)電路WWDj2和WWDj3來(lái)說(shuō)，也與寫驅(qū)動(dòng)電路WWDj1和WWDj0同樣，傳遞了子譯碼信號(hào)SD2和SD3，再者，為了判定該行和鄰接行的選擇，也假定傳遞了必要的其它的子譯碼信號(hào)SD0、SD1。由于寫驅(qū)動(dòng)電路WWDj3的對(duì)應(yīng)的寫字線WWLj3、鄰接行的寫字線WWLj0、WWLj1的全部與同一主字線MWLj相對(duì)應(yīng)，故在與寫驅(qū)動(dòng)電路WWDj0同樣的結(jié)構(gòu)中，應(yīng)用適當(dāng)?shù)卣{(diào)換子譯碼信號(hào)的結(jié)構(gòu)。與此相對(duì)照，由于寫驅(qū)動(dòng)電路WWDj2的鄰接的寫字線的一方與不同的主字線MWLj-1相對(duì)應(yīng)，故必須應(yīng)用與寫驅(qū)動(dòng)電路WWDj1同樣的結(jié)構(gòu)，適當(dāng)?shù)卣{(diào)換子譯碼信號(hào)和主字線。
這樣，各寫驅(qū)動(dòng)電路WWD對(duì)于對(duì)應(yīng)的寫字線WWL來(lái)說(shuō)，在選擇了該行的情況下，使用驅(qū)動(dòng)晶體管101和102供給數(shù)據(jù)寫入電流Iww。此外，各寫驅(qū)動(dòng)電路WWD在選擇了鄰接行的情況下，只使用驅(qū)動(dòng)晶體管102供給比數(shù)據(jù)寫入電流Iww小的電流ΔIww。
由于與寫字線WWL對(duì)應(yīng)地每隔1行交替地配置了以這種方式構(gòu)成的寫驅(qū)動(dòng)電路WWD，故在與流過(guò)選擇行的寫字線的數(shù)據(jù)寫入電流Iww相反的方向上電流ΔIww(以下，考慮到電流方向，也表示為“-ΔIww”)流過(guò)鄰接行的寫字線。例如，在選擇了與寫字線WWLj0對(duì)應(yīng)的存儲(chǔ)單元的情況下，在選擇行的寫字線WWLj0上在離行選擇電路20遠(yuǎn)的方向(在圖2中，從左向右的方向)上流過(guò)數(shù)據(jù)寫入電流Iww，另一方面，對(duì)于鄰接行的寫字線WWLj2和WWLj3來(lái)說(shuō)，在接近于行選擇電路20(在圖2中，從右向左的方向)上，即與選擇行的寫字線WWLj上的數(shù)據(jù)寫入電流Iww相反的方向上流過(guò)電流-ΔIww。
因而，可利用由鄰接行的電流-ΔIww產(chǎn)生的磁場(chǎng)抵消由選擇行的數(shù)據(jù)寫入電流Iww作用于非選擇存儲(chǔ)單元的漏泄磁場(chǎng)。其結(jié)果是，特別是可防止對(duì)以鄰接行為首的非選擇存儲(chǔ)單元的數(shù)據(jù)錯(cuò)誤寫入的發(fā)生，提高M(jìn)RAM器件的工作可靠性。再有，以下，也將流過(guò)鄰接行的電流ΔIww稱為「磁場(chǎng)消除電流」，也將由磁場(chǎng)消除電流產(chǎn)生的磁場(chǎng)稱為「消除磁場(chǎng)」。
此外，在各寫字線WWL中，在選擇了對(duì)應(yīng)的存儲(chǔ)單元行的情況下流過(guò)的數(shù)據(jù)寫入電流Iww的方向與選擇了鄰接行的情況下流過(guò)的ΔIww的方向是相同的。即，由于由各寫驅(qū)動(dòng)電路WWD得到的電流供給被限于恒定的方向，故其電路結(jié)構(gòu)不會(huì)變得復(fù)雜。
再有，通過(guò)每隔1行交替地配置寫驅(qū)動(dòng)電路WWD，故利用電源電壓Vcc和接地電壓Vss這2種電壓來(lái)實(shí)現(xiàn)這樣的磁場(chǎng)消除電流ΔIww的供給。換言之，如果將圖2中示出的結(jié)構(gòu)的寫驅(qū)動(dòng)電路WWD集中地配置在寫字線WWL的一側(cè)，則必須再對(duì)各寫驅(qū)動(dòng)電路WWD供給負(fù)電壓。此外，利用交替配置，也可有助于因?qū)戲?qū)動(dòng)電路WWD的配置布局的緩和引起的MRAM器件的小型化。
再有，如在圖37中已說(shuō)明的那樣，選擇存儲(chǔ)單元的隧道磁阻元件TMR的磁化方向是由沿易磁化軸的磁場(chǎng)，即流過(guò)位線BL的數(shù)據(jù)寫入電流的方向來(lái)設(shè)定的。即，流過(guò)寫字線WWL的數(shù)據(jù)寫入電流的方向不直接影響隧道磁阻元件TMR的磁化方向。因而，即使將在奇數(shù)行和偶數(shù)行中流過(guò)寫字線WWL的數(shù)據(jù)寫入電流的方向設(shè)定為相反的方向，也不會(huì)成為數(shù)據(jù)寫入工作的妨礙。
再有，在圖2中省略了詳細(xì)的圖示，但也簡(jiǎn)單地說(shuō)明了對(duì)于存儲(chǔ)器陣列10的數(shù)據(jù)讀出工作。在數(shù)據(jù)讀出時(shí)，未圖示的讀字線驅(qū)動(dòng)器根據(jù)主字線MWL和子譯碼信號(hào)SD0～SD3，將選擇行的讀字線RWL激活為高電平。與此相對(duì)應(yīng)，在選擇行的每一個(gè)MTJ存儲(chǔ)單元MC中存取晶體管ATR導(dǎo)通。由此，位線BL1～BLm的每一條經(jīng)隧道磁阻元件TMR與接地電壓Vss耦合。再者，通過(guò)將選擇列的位線與不同于接地電壓Vss的規(guī)定電壓耦合，如果在隧道磁阻元件TMR的兩端產(chǎn)生了電壓差，則可在選擇列的位線上產(chǎn)生與選擇存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的電流。其結(jié)果是，通過(guò)檢測(cè)選擇列的位線的通過(guò)電流，可進(jìn)行來(lái)自選擇存儲(chǔ)單元的數(shù)據(jù)讀出。
如以上已說(shuō)明的那樣，按照實(shí)施例1的結(jié)構(gòu)，可對(duì)鄰接行的寫字線的每一條供給抵消由規(guī)定的數(shù)據(jù)寫入電流而產(chǎn)生的漏泄磁場(chǎng)用的磁場(chǎng)消除電流。再者，在以這種方式控制2種電流供給的每一個(gè)寫驅(qū)動(dòng)電路中，由于作成了使用在數(shù)據(jù)寫入電流的供給時(shí)接通的驅(qū)動(dòng)晶體管的一部分來(lái)供給磁場(chǎng)消除電流的結(jié)構(gòu)，故可削減在數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給中使用的驅(qū)動(dòng)晶體管組的配置面積。如上所述，由于在每條寫字線WWL中配置寫驅(qū)動(dòng)電路WWD，故該電路面積的削減對(duì)MRAM器件整體的面積削減來(lái)說(shuō)，其效果很明顯。
實(shí)施例1的變例在實(shí)施例1中，說(shuō)明了在選擇行的鄰接行中流過(guò)與數(shù)據(jù)寫入電流相反的方向的磁場(chǎng)消除電流的結(jié)構(gòu)。但是，在這樣的結(jié)構(gòu)中，由于在存儲(chǔ)器陣列的最端部的存儲(chǔ)單元行中只存在1個(gè)鄰接行，故與其它的存儲(chǔ)單元行相比，在數(shù)據(jù)寫入時(shí)施加的磁場(chǎng)不同。由此，存在在存儲(chǔ)器陣列10中發(fā)生數(shù)據(jù)寫入工作的不均勻性而損害工作容限的可能性。
在實(shí)施例1的變例中，說(shuō)明即使在這樣的存儲(chǔ)器陣列的端部的存儲(chǔ)單元行中也能與其它的存儲(chǔ)單元行同樣地施加消除磁場(chǎng)的結(jié)構(gòu)。
圖3是說(shuō)明實(shí)施例1的變例的數(shù)據(jù)寫入電流的供給的電路圖。
在圖3中，為了圖示存儲(chǔ)器陣列10的端部的結(jié)構(gòu)，例示了與存儲(chǔ)器塊MB1的打頭的主字線MWL1對(duì)應(yīng)的部分的結(jié)構(gòu)。
在該區(qū)域中，分別與存儲(chǔ)單元行對(duì)應(yīng)地分別配置讀字線RWL10～13和寫字線WWL10～13，分別與寫字線WWL10～WWL13對(duì)應(yīng)地配置寫驅(qū)動(dòng)電路WWD10～WWD13。
由于寫驅(qū)動(dòng)電路WWD10～WWD13的結(jié)構(gòu)和工作與圖2中示出的寫驅(qū)動(dòng)電路WWDj0～WWDj3的結(jié)構(gòu)和工作相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
在實(shí)施例1的變例的結(jié)構(gòu)中，在與寫字線WWL12對(duì)應(yīng)的最端部的存儲(chǔ)單元行的外側(cè)，配置了虛設(shè)存儲(chǔ)單元行。
與該虛設(shè)存儲(chǔ)單元行相對(duì)應(yīng)，配置了虛設(shè)寫字線DWWL和虛設(shè)讀字線DRWL。再者，與虛設(shè)寫字線DWWL對(duì)應(yīng)地設(shè)置了虛設(shè)寫驅(qū)動(dòng)電路WWDd。
虛設(shè)寫驅(qū)動(dòng)電路WWDd具有連接在電源電壓Vcc與虛設(shè)寫字線DWWL的一端之間的驅(qū)動(dòng)晶體管102d和連接在虛設(shè)寫字線DWWL的一端與接地電壓Vss之間的驅(qū)動(dòng)晶體管103d。與各寫驅(qū)動(dòng)電路WWD內(nèi)的驅(qū)動(dòng)晶體管102同樣地設(shè)計(jì)驅(qū)動(dòng)晶體管102d的電流驅(qū)動(dòng)能力。
驅(qū)動(dòng)晶體管102d和103d根據(jù)邏輯門109的輸出而互補(bǔ)地導(dǎo)通或關(guān)斷。邏輯門109輸出最端部的主字線MWL1的電壓電平與子譯碼信號(hào)SD2的NAND邏輯運(yùn)算結(jié)果。因而，驅(qū)動(dòng)晶體管102d在主字線MWL1被激活、進(jìn)而選擇了最端部的存儲(chǔ)單元行(與寫字線WWL12相對(duì)應(yīng))的情況下導(dǎo)通，在除此以外的情況下關(guān)斷。
其結(jié)果是，對(duì)于虛設(shè)寫字線DWWL來(lái)說(shuō)，在選擇了最端部的存儲(chǔ)單元行、在寫字線WWL12上流過(guò)數(shù)據(jù)寫入電流Iww的情況下，流過(guò)磁場(chǎng)消除電流-ΔIww。因而，即使對(duì)于最端部的存儲(chǔ)單元行來(lái)說(shuō)，也可與其它的存儲(chǔ)單元行同樣地施加消除磁場(chǎng)。
即，由于即使在存儲(chǔ)器陣列10的最端部的存儲(chǔ)單元行中也可與其它的存儲(chǔ)單元行同樣地具有數(shù)據(jù)寫入特性和抗數(shù)據(jù)錯(cuò)誤寫入的特性，故可謀求存儲(chǔ)器陣列10內(nèi)的數(shù)據(jù)寫入特性的均勻化。
再有，如果只以磁場(chǎng)消除電流ΔIww的供給為目的，則只配置虛設(shè)寫字線DWWL即可，不一定需要配置虛設(shè)存儲(chǔ)單元和虛設(shè)讀字線DRWL。但是，如果設(shè)計(jì)圖形在存儲(chǔ)器陣列端部上有急劇的變化，則由于在邊界部處的形狀、尺寸的加工方面容易產(chǎn)生誤差，故配置虛設(shè)存儲(chǔ)單元和虛設(shè)讀字線DRWL，作為虛設(shè)存儲(chǔ)單元行的整體，希望與存儲(chǔ)器陣列10內(nèi)的存儲(chǔ)單元行同樣地設(shè)計(jì)。
實(shí)施例2在實(shí)施例1的結(jié)構(gòu)中，通過(guò)將子譯碼信號(hào)線SD0～SD3驅(qū)動(dòng)為高電平而流過(guò)數(shù)據(jù)寫入電流Iww。此外，關(guān)于磁場(chǎng)消除電流ΔIww，可利用電源電壓Vcc來(lái)驅(qū)動(dòng)。
在實(shí)施例2中，說(shuō)明供給這些數(shù)據(jù)寫入電流和磁場(chǎng)消除電流用的電壓源和電流源的所希望的配置。
圖4是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
參照?qǐng)D4，在實(shí)施例2的第1結(jié)構(gòu)例中，由于存儲(chǔ)器陣列10的結(jié)構(gòu)和各寫驅(qū)動(dòng)電路WWD的結(jié)構(gòu)和工作與在實(shí)施例1中已說(shuō)明的情況相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
在圖4中，還示出驅(qū)動(dòng)子譯碼信號(hào)線SD0～SD3用的SD驅(qū)動(dòng)電路140、140#；發(fā)生磁場(chǎng)消除電流ΔIww用的電流源電路111、111#和電流布線113、113#；以及分別將各寫字線WWL的一端或另一端與接地電壓Vss連接用的接地布線GL、GL#和接地節(jié)點(diǎn)114、114#。與子譯碼信號(hào)線SD0～SD3相同，沿列方向配置電流布線113、113#和接地布線GL、GL#。
與偶數(shù)行的寫字線(例如WWLj0、WWLj1)和寫驅(qū)動(dòng)電路(例如WWDj0、WWDj1)對(duì)應(yīng)地設(shè)置SD驅(qū)動(dòng)電路140、電流源電路111、電流布線113和接地節(jié)點(diǎn)114，與奇數(shù)行的寫字線(例如WWLj2、WWLj3)和寫驅(qū)動(dòng)電路(例如WWDj2、WWDj3)對(duì)應(yīng)地設(shè)置SD驅(qū)動(dòng)電路140#、電流源電路111#、電流布線113#和接地節(jié)點(diǎn)114#。
子譯碼信號(hào)線SD0、SD1將由SD驅(qū)動(dòng)電路140驅(qū)動(dòng)的數(shù)據(jù)寫入電流傳遞給偶數(shù)行的寫驅(qū)動(dòng)電路，子譯碼信號(hào)線SD2、SD3將由SD驅(qū)動(dòng)電路140#驅(qū)動(dòng)的數(shù)據(jù)寫入電流傳遞給奇數(shù)行的寫驅(qū)動(dòng)電路。同樣，電流布線113將從電流源電路111供給的數(shù)據(jù)寫入電流傳遞給偶數(shù)行的寫驅(qū)動(dòng)電路，電流布線113#將從電流源電路111#供給的數(shù)據(jù)寫入電流傳遞給奇數(shù)行的寫驅(qū)動(dòng)電路。
另一方面，接地布線GL是為了將通過(guò)了偶數(shù)行的寫字線的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流引導(dǎo)到接地節(jié)點(diǎn)114上而設(shè)置的，接地布線GL#是為了將通過(guò)了奇數(shù)行的寫字線的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流引導(dǎo)到接地節(jié)點(diǎn)114#上而設(shè)置的。
在圖4中示出的第1結(jié)構(gòu)例中，將SD驅(qū)動(dòng)電路140、140#、電流源電路111、111#、電流布線113、113#和接地節(jié)點(diǎn)114、114#集中配置在對(duì)于存儲(chǔ)器陣列10來(lái)說(shuō)與列方向鄰接的區(qū)域的一側(cè)。
由此，例如在偶數(shù)行(寫字線WWLj0、WWLj1)的選擇時(shí)，數(shù)據(jù)寫入電流在SD驅(qū)動(dòng)電路140和電流源電路111-子譯碼信號(hào)線SD0、SD1和電流布線113-選擇行的寫驅(qū)動(dòng)電路-選擇行的寫字線-接地布線GL-接地節(jié)點(diǎn)114的路徑中流動(dòng)，磁場(chǎng)消除電流流過(guò)電流源電路111#-電流布線113#-鄰接行的寫驅(qū)動(dòng)電路-鄰接行的寫字線-接地布線GL#-接地節(jié)點(diǎn)114#的路徑。此時(shí)，流過(guò)子譯碼信號(hào)線SD0、SD1和電流布線113的數(shù)據(jù)寫入電流的方向與流過(guò)接地布線GL#的磁場(chǎng)消除電流的方向相反，而且，流過(guò)接地布線GL的數(shù)據(jù)寫入電流的方向與流過(guò)電流布線113#的磁場(chǎng)消除電流的方向相反。
因而，對(duì)于數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww來(lái)說(shuō)，來(lái)自選擇行和鄰接行的寫字線以外的電流路徑的磁場(chǎng)在存儲(chǔ)器陣列10中在互相抵消的方向上起作用。
在奇數(shù)行的選擇時(shí)，數(shù)據(jù)寫入電流流過(guò)子譯碼信號(hào)線SD2、SD3以及電流布線113#和接地布線GL#，磁場(chǎng)消除電流流過(guò)電流布線113和接地布線GL，但數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww在彼此相反的方向上流過(guò)這些布線。因而，與偶數(shù)行的選擇時(shí)相同，因數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww引起的、來(lái)自寫字線以外的電流路徑的磁場(chǎng)在存儲(chǔ)器陣列10中在互相抵消的方向上起作用。
其結(jié)果是，除了實(shí)施例1的結(jié)構(gòu)的效果外，還可進(jìn)一步減少對(duì)存儲(chǔ)器陣列10的磁干擾，謀求數(shù)據(jù)寫入的穩(wěn)定。
圖5是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
參照?qǐng)D5，在實(shí)施例2的第2結(jié)構(gòu)例中，與圖4中示出的第1結(jié)構(gòu)例相比，在SD驅(qū)動(dòng)電路140、電流源電路111和接地節(jié)點(diǎn)114#與SD驅(qū)動(dòng)電路140#、電流源電路111#和接地節(jié)點(diǎn)114在夾住存儲(chǔ)器陣列10彼此相反的一側(cè)的區(qū)域中進(jìn)行了配置這一點(diǎn)上不同，由于其它的部分的結(jié)構(gòu)與圖4相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
即使作成圖5中示出的結(jié)構(gòu)，即使在奇數(shù)行和偶數(shù)行的某一行的選擇時(shí)，也可使子譯碼信號(hào)線SD0～SD3、電流布線113、113#和接地布線GL、GL#上的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的方向?yàn)楸舜讼喾吹姆较?。因而，可減少因數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww引起的來(lái)自寫字線以外的電流路徑的磁場(chǎng)引起的對(duì)存儲(chǔ)器陣列10的磁干擾，謀求數(shù)據(jù)寫入的穩(wěn)定。
再者，按照?qǐng)D5中示出的第2結(jié)構(gòu)例，在夾住存儲(chǔ)器陣列10彼此相反的一側(cè)的區(qū)域中配置了SD驅(qū)動(dòng)電路140、電流源電路111和接地節(jié)點(diǎn)114，而且，在夾住存儲(chǔ)器陣列10彼此相反的一側(cè)的區(qū)域中將SD驅(qū)動(dòng)電路140#、電流源電路111#和接地節(jié)點(diǎn)114#接地。由此，對(duì)于數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww來(lái)說(shuō)，可分別使其電流路徑長(zhǎng)度大致為恒定而與被選擇的存儲(chǔ)單元行的位置無(wú)關(guān)。
再者，對(duì)于子譯碼信號(hào)線SD0～SD3、電流布線113、113#和接地布線GL、GL#來(lái)說(shuō)，可分別同樣地設(shè)計(jì)其每單位長(zhǎng)度的電阻值。由此，可使數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww的各自的電流量變得均勻而與存儲(chǔ)單元行的選擇結(jié)果無(wú)關(guān)。其結(jié)果是，可抑制來(lái)自寫字線WWL以外的電流路徑的因數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww引起的磁噪聲，同時(shí)可進(jìn)一步提高存儲(chǔ)器陣列10內(nèi)的數(shù)據(jù)寫入特性的均勻性。因而，可進(jìn)行更穩(wěn)定的數(shù)據(jù)寫入工作。
圖6是說(shuō)明實(shí)施例2的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
參照?qǐng)D6，按照實(shí)施例2的第3結(jié)構(gòu)例，除了圖5中示出的第2結(jié)構(gòu)例外，分別與子譯碼信號(hào)線SD0、SD1的兩端對(duì)應(yīng)地配置與偶數(shù)行對(duì)應(yīng)的SD驅(qū)動(dòng)電路140。同樣，也分別與電流布線113的兩端對(duì)應(yīng)地，即分別與在存儲(chǔ)器陣列10的列方向上鄰接的區(qū)域?qū)?yīng)地設(shè)置電流源電路111。也分別與接地布線GL的兩端對(duì)應(yīng)地設(shè)置接地節(jié)點(diǎn)114。
同樣，也分別與子譯碼信號(hào)線SD2、SD3和電流布線113#的兩端對(duì)應(yīng)地配置與奇數(shù)行對(duì)應(yīng)的SD驅(qū)動(dòng)電路140#、電流源電路111#。同樣，也分別與接地布線GL#的兩端對(duì)應(yīng)地配置接地節(jié)點(diǎn)114#。由于其它的部分的結(jié)構(gòu)與圖5相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
通過(guò)作成這樣的結(jié)構(gòu)，在圖6中示出的第3結(jié)構(gòu)例中，與圖5中示出的第2結(jié)構(gòu)例相同，可抑制來(lái)自子譯碼信號(hào)線SD0～SD3、電流布線113、113#和接地布線GL、GL#的對(duì)于存儲(chǔ)器陣列10的磁噪聲，同時(shí)可使數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww變得均勻而與存儲(chǔ)單元行的選擇時(shí)無(wú)關(guān)。
再者，通過(guò)作成從各自的信號(hào)線或電流布線的兩側(cè)供給電流的結(jié)構(gòu)，與圖5中示出的第2結(jié)構(gòu)例相比，可有效地縮短數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww的電流路徑長(zhǎng)度。其結(jié)果是，可減少這些電流路徑的電阻，進(jìn)一步謀求低的功耗電流。
實(shí)施例2的變例在實(shí)施例和實(shí)施例2中，示出了利用驅(qū)動(dòng)子譯碼信號(hào)線SD0～SD3的SD驅(qū)動(dòng)電路140、140#來(lái)驅(qū)動(dòng)數(shù)據(jù)寫入電流Iww的結(jié)構(gòu)，但也可作成對(duì)數(shù)據(jù)寫入電流Iww設(shè)置專用的電流源電路、在各寫驅(qū)動(dòng)電路中只具有譯碼功能的結(jié)構(gòu)。
圖7是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
參照?qǐng)D7，在實(shí)施例2的變例的第1結(jié)構(gòu)例中，與圖4中示出的結(jié)構(gòu)相比，在配置寫驅(qū)動(dòng)電路131和132來(lái)代替各寫驅(qū)動(dòng)電路WWD這一點(diǎn)和分別配置發(fā)生數(shù)據(jù)寫入電流Iww的電流源電路110和110#來(lái)代替SD驅(qū)動(dòng)電路140和140#這一點(diǎn)上不同。即，在圖7中示出的結(jié)構(gòu)中，利用沿列方向新設(shè)置的電流布線112、112#供給數(shù)據(jù)寫入電流Iww。再有，雖然省略了子譯碼信號(hào)線SD0～SD3的圖示，但作為僅將子譯碼信號(hào)SD0～SD3傳遞給寫驅(qū)動(dòng)電路131和132用的電壓布線配置了這些信號(hào)線。
圖8是示出圖7中示出的寫驅(qū)動(dòng)電路131和132的結(jié)構(gòu)的電路圖。
參照?qǐng)D8，寫驅(qū)動(dòng)電路131具有驅(qū)動(dòng)晶體管PT1，連接在電流布線112(或112#)與對(duì)應(yīng)的寫字線WWL之間；以及驅(qū)動(dòng)晶體管NT1，連接在對(duì)應(yīng)的寫字線WWL與接地電壓Vss之間。寫驅(qū)動(dòng)電路132具有連接在電流布線113(或113#)與對(duì)應(yīng)的寫字線WWL之間的驅(qū)動(dòng)晶體管PT2。驅(qū)動(dòng)晶體管PT1和PT2由P溝道MOS晶體管構(gòu)成，驅(qū)動(dòng)晶體管NT1由N溝道MOS晶體管構(gòu)成。
驅(qū)動(dòng)晶體管PT1的柵與節(jié)點(diǎn)N1連接，驅(qū)動(dòng)晶體管PT2的柵與節(jié)點(diǎn)N2連接。對(duì)驅(qū)動(dòng)晶體管NT1的柵輸入邏輯門134的輸出，該邏輯門134輸出節(jié)點(diǎn)N1和N2的AND邏輯運(yùn)算結(jié)果。
選擇電路26在該行的選擇時(shí)將節(jié)點(diǎn)N1設(shè)定為低電平，在除此以外的情況下將其設(shè)定為高電平。再者，選擇電路26在選擇了該行或鄰接行的某一行時(shí)將節(jié)點(diǎn)N2設(shè)定為低電平，在除此以外的情況下將其設(shè)定為高電平。選擇電路26相當(dāng)于行選擇電路20的功能的一部分。
通過(guò)作成這樣的結(jié)構(gòu)，在該行的選擇時(shí)，利用驅(qū)動(dòng)晶體管PT1和PT2對(duì)寫字線WWL供給數(shù)據(jù)寫入電流Iww。此外，在鄰接行的選擇時(shí)，只利用驅(qū)動(dòng)晶體管PT2供給磁場(chǎng)消除電流ΔIww。在驅(qū)動(dòng)晶體管PT1和PT2這兩者關(guān)斷的情況下，驅(qū)動(dòng)晶體管NT1導(dǎo)通，將對(duì)應(yīng)的寫字線WWL固定于接地電壓Vss。
再次參照?qǐng)D7，分別與圖2中示出的驅(qū)動(dòng)晶體管101(101#)和102(102#)同樣地設(shè)計(jì)電流源電路110和111發(fā)生的電流量。
或者，也可作成只在鄰接行的選擇時(shí)將節(jié)點(diǎn)N2設(shè)定為低電平，作成利用驅(qū)動(dòng)晶體管PT1供給數(shù)據(jù)寫入電流、利用驅(qū)動(dòng)晶體管PT2供給磁場(chǎng)消除電流的結(jié)構(gòu)。此時(shí)，分別與數(shù)據(jù)寫入電流和磁場(chǎng)消除電流ΔIww相一致地設(shè)計(jì)圖7中示出的電流源電路110和111的電流供給量即可。
即使以這種方式變更寫驅(qū)動(dòng)電路的結(jié)構(gòu)、作成利用電流源電路110、110#來(lái)供給數(shù)據(jù)寫入電流Iww的一般的結(jié)構(gòu)，也與圖5中示出的結(jié)構(gòu)相同，可進(jìn)一步減少因數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww引起的來(lái)自寫字線以外的電流路徑的對(duì)存儲(chǔ)器陣列10的磁干擾，謀求數(shù)據(jù)寫入的穩(wěn)定。
圖9是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
參照?qǐng)D9，在實(shí)施例2的變例的第2結(jié)構(gòu)例中，與圖5中示出的結(jié)構(gòu)相比，在配置寫驅(qū)動(dòng)電路131和132來(lái)分別代替寫驅(qū)動(dòng)電路WWDj0～WWDj3這一點(diǎn)、分別配置電流源電路110、110#來(lái)代替SD驅(qū)動(dòng)電路140、140#這一點(diǎn)和利用新設(shè)置的電流布線112、112#來(lái)供給數(shù)據(jù)寫入電流這一點(diǎn)上不同。由于這些不同點(diǎn)與已說(shuō)明的圖4與圖7之間的不同點(diǎn)相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。此外，關(guān)于圖9的其它的部分的結(jié)構(gòu)由于與圖5相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，即使以這種方式變更寫驅(qū)動(dòng)電路的結(jié)構(gòu)、作成利用電流源電路110、110#來(lái)供給數(shù)據(jù)寫入電流Iww的一般的結(jié)構(gòu)，也與圖5中示出的結(jié)構(gòu)相同，可分別使數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww的電流路徑長(zhǎng)度為恒定而與已被選擇的存儲(chǔ)單元行無(wú)關(guān)。
再者，分別同樣地設(shè)計(jì)電流布線112、112#、電流布線113、113#和接地布線GL、GL#的每單位長(zhǎng)度的電阻值。由此，可使數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww的電流量變得均勻而與存儲(chǔ)單元行的選擇結(jié)果無(wú)關(guān)。
其結(jié)果是，可抑制來(lái)自寫字線以外的電流路徑的因數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww而引起的磁噪聲，同時(shí)可進(jìn)一步提高存儲(chǔ)器陣列10內(nèi)的數(shù)據(jù)寫入特性的均勻性。
圖10是說(shuō)明實(shí)施例2的變例的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
參照?qǐng)D10，在實(shí)施例2的變例的第3結(jié)構(gòu)例中，與圖6中示出的結(jié)構(gòu)相比，在配置寫驅(qū)動(dòng)電路131和132來(lái)分別代替寫驅(qū)動(dòng)電路WWDj0～WWDj3這一點(diǎn)、配置電流源電路110、110#來(lái)代替SD驅(qū)動(dòng)電路140、140#這一點(diǎn)和利用新設(shè)置的電流布線112、112#來(lái)供給數(shù)據(jù)寫入電流這一點(diǎn)上不同。由于這些不同點(diǎn)與已說(shuō)明的圖4與圖7之間的不同點(diǎn)相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。此外，關(guān)于圖10的其它的部分的結(jié)構(gòu)由于與圖6相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，即使以這種方式變更寫驅(qū)動(dòng)電路的結(jié)構(gòu)、作成利用電流源電路110、110#來(lái)供給數(shù)據(jù)寫入電流Iww的一般的結(jié)構(gòu)，也可獲得與圖6中示出的結(jié)構(gòu)同樣的效果。即，除了由圖9中示出的結(jié)構(gòu)得到的效果外，由于有效地縮短數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww的電流路徑長(zhǎng)度。故可進(jìn)一步謀求低的功耗電流。
實(shí)施例3在實(shí)施例3中，說(shuō)明在實(shí)施例2及其變例中將各存儲(chǔ)器塊MB分割為多個(gè)存儲(chǔ)體的情況的結(jié)構(gòu)。
圖11是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
參照?qǐng)D11，在實(shí)施例3的結(jié)構(gòu)中，將存儲(chǔ)器陣列10沿行方向分割為多個(gè)存儲(chǔ)體BK1、BK2、...。以下，在對(duì)存儲(chǔ)體BK1、BK2、...進(jìn)行總稱時(shí)，也表示為存儲(chǔ)體BK。
各存儲(chǔ)體BK具有與在實(shí)施例1和2中示出的存儲(chǔ)器塊MB同樣的結(jié)構(gòu)?；蛘撸部勺鞒蓪?gòu)成存儲(chǔ)器陣列10的多個(gè)存儲(chǔ)器塊MB的每一個(gè)分割為多個(gè)存儲(chǔ)體BK的結(jié)構(gòu)?？蓪⒃诹蟹较蛏相徑拥亩鄠€(gè)存儲(chǔ)體的每一個(gè)同時(shí)作為數(shù)據(jù)寫入對(duì)象。例如，在各存儲(chǔ)體BK中，可逐一地選擇存儲(chǔ)單元行進(jìn)行數(shù)據(jù)寫入。
在實(shí)施例3的結(jié)構(gòu)中，在列方向上互相鄰接的多個(gè)存儲(chǔ)體間共有SD驅(qū)動(dòng)電路140、140#、子譯碼信號(hào)線SD0～SD3、電流源電路111、111#、電流布線113、113#、接地布線GL、GL#和接地節(jié)點(diǎn)114、114#。再有，以下，在將對(duì)存儲(chǔ)器陣列10供給數(shù)據(jù)寫入電流和磁場(chǎng)消除電流用的這些電路、布線組進(jìn)行總稱時(shí)，也稱為「寫入電源系統(tǒng)」。由于圖11中的寫入電源系統(tǒng)的配置與圖4中示出的配置相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
即，將子譯碼信號(hào)線SD0～SD3、電流布線113、113#和接地布線GL、GL#沿列方向配置成在多個(gè)存儲(chǔ)體間被共有。此外，將SD驅(qū)動(dòng)電路140、140#、電流源電路111、111#和接地節(jié)點(diǎn)114、114#配置在存儲(chǔ)器陣列10中在列方向上鄰接的2個(gè)區(qū)域中的一側(cè)。
這樣，在實(shí)施例3的結(jié)構(gòu)中，使用共同的寫入電源系統(tǒng)對(duì)多條寫字線WWL供給數(shù)據(jù)寫入電流，同時(shí)可對(duì)與其對(duì)應(yīng)的鄰接行供給磁場(chǎng)消除電流。因而，可獲得與圖4中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
圖12是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
參照?qǐng)D12，實(shí)施例3的第2結(jié)構(gòu)例與圖11中示出的第1結(jié)構(gòu)例相比，寫入電源系統(tǒng)的配置不同。即，與圖5同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖11相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖12中示出的結(jié)構(gòu)中，可獲得與圖5中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
圖13是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第3結(jié)構(gòu)例的框圖。
參照?qǐng)D13，實(shí)施例3的第3結(jié)構(gòu)例與圖11中示出的第1結(jié)構(gòu)例相比，寫入電源系統(tǒng)的配置不同。即，與圖6同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖11相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖13中示出的結(jié)構(gòu)中，可獲得與圖6中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
圖14是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第4結(jié)構(gòu)例的框圖。
參照?qǐng)D14，實(shí)施例3的第4結(jié)構(gòu)例與圖11中示出的第1結(jié)構(gòu)例相比，在配置寫驅(qū)動(dòng)電路131和132來(lái)分別代替寫驅(qū)動(dòng)電路WWDj0～WWDj3這一點(diǎn)、分別配置電流源電路110、110#來(lái)代替SD驅(qū)動(dòng)電路140、140#這一點(diǎn)和利用新設(shè)置的電流布線112、112#來(lái)供給數(shù)據(jù)寫入電流這一點(diǎn)上不同。由于這些不同點(diǎn)與已說(shuō)明的圖4與圖7之間的不同點(diǎn)相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
在圖14中示出的結(jié)構(gòu)中，寫入電源系統(tǒng)由電流源電路110、110#、電流源電路111、111#、電流布線112、112#、電流布線113、113#和接地布線GL、GL#構(gòu)成。與圖7同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖11相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖14中示出的結(jié)構(gòu)中，可獲得與圖7中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
圖15是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第5結(jié)構(gòu)例的框圖。
參照?qǐng)D15，實(shí)施例3的第5結(jié)構(gòu)例與圖14中示出的第4結(jié)構(gòu)例相比，寫入電源系統(tǒng)的配置不同。即，與圖9同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖14相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖15中示出的結(jié)構(gòu)中，可獲得與圖9中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
圖16是說(shuō)明實(shí)施例3的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給系統(tǒng)的第6結(jié)構(gòu)例的框圖。
參照?qǐng)D16，實(shí)施例3的第6結(jié)構(gòu)例與圖14中示出的第4結(jié)構(gòu)例相比，寫入電源系統(tǒng)的配置不同。即，與圖10同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖14相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖16中示出的結(jié)構(gòu)中，可獲得與圖10中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的供給。
如以上所說(shuō)明的那樣，按照實(shí)施例3的結(jié)構(gòu)，在作成了同時(shí)可進(jìn)行數(shù)據(jù)寫入工作的多個(gè)存儲(chǔ)體間共有共同的數(shù)據(jù)寫入電流供給系統(tǒng)的結(jié)構(gòu)的基礎(chǔ)上，可謀求作用于存儲(chǔ)器陣列10的磁噪聲的抑制、數(shù)據(jù)寫入電流和磁場(chǎng)消除電流的均勻性，謀求數(shù)據(jù)寫入工作的穩(wěn)定。
實(shí)施例4在實(shí)施例4中，說(shuō)明可有效地用小面積來(lái)配置的寫驅(qū)動(dòng)電路的結(jié)構(gòu)。
圖17是示出實(shí)施例4的寫驅(qū)動(dòng)電路的結(jié)構(gòu)例的電路圖。即使在實(shí)施例4的結(jié)構(gòu)中，也假定與實(shí)施例1同樣地利用主字線MWL和寫字線WWL進(jìn)行了分層的行選擇。
參照?qǐng)D17，各寫字線WWL的一端與電源電壓Vcc連接而與行選擇結(jié)果無(wú)關(guān)，其另一端經(jīng)用N溝道MOS晶體管構(gòu)成的驅(qū)動(dòng)晶體管DTN1、DTN2與接地電壓Vss連接。與在實(shí)施例1等中示出的寫驅(qū)動(dòng)電路WWD同樣，每隔1行交替地配置了驅(qū)動(dòng)晶體管DTN1、DTN2。
即，在偶數(shù)行的寫字線WWLj0、WWLj1中，在接近于行選擇電路20的一側(cè)的一端與接地電壓Vss之間配置了驅(qū)動(dòng)晶體管DTN1、DTN2，離行選擇電路20遠(yuǎn)的一側(cè)的另一端與電源電壓Vcc連接。與此不同，在奇數(shù)行的寫字線WWLj2、WWLj3中，離行選擇電路20近的一側(cè)的一端與電源電壓Vcc連接，在離行選擇電路20遠(yuǎn)的一側(cè)的另一端與接地電壓Vss之間配置了驅(qū)動(dòng)晶體管DTN1、DTN2。將驅(qū)動(dòng)晶體管DTN1、DTN2的電流驅(qū)動(dòng)能力設(shè)計(jì)成分別與數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww相對(duì)應(yīng)。
驅(qū)動(dòng)晶體管DTN1、DTN2的柵分別與節(jié)點(diǎn)N1和N2連接。節(jié)點(diǎn)N1和N2的電壓由選擇電路250來(lái)控制。在圖17中，例示了與偶數(shù)行的寫字線WWLj0和WWLj1對(duì)應(yīng)的選擇電路的結(jié)構(gòu)。
選擇電路250具有邏輯門251a、251b和邏輯電路252a、252b。邏輯門251a對(duì)節(jié)點(diǎn)N1輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD0的AND邏輯運(yùn)算結(jié)果。邏輯電路252a具有輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD2的AND邏輯運(yùn)算結(jié)果的AND門；輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD3的AND邏輯運(yùn)算結(jié)果的AND門；以及對(duì)節(jié)點(diǎn)N2輸出該2個(gè)AND門的各自的輸出的OR邏輯運(yùn)算結(jié)果的OR門。
同樣，邏輯門251b對(duì)節(jié)點(diǎn)N1輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD1的AND邏輯運(yùn)算結(jié)果。邏輯電路252b具有輸出主字線MWLj+1的電壓電平與子譯碼信號(hào)SD2的AND邏輯運(yùn)算結(jié)果的AND 門；輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD3的AND邏輯運(yùn)算結(jié)果的AND門；以及對(duì)節(jié)點(diǎn)N2輸出該2個(gè)AND門的各自的輸出的OR邏輯運(yùn)算結(jié)果的OR門。
這樣，在各存儲(chǔ)單元行中，在選擇了該行的情況下，將節(jié)點(diǎn)N1設(shè)定為高電平，同時(shí)在除此以外的情況下將其設(shè)定為低電平，在選擇了該行的鄰接行的情況下，將節(jié)點(diǎn)N2設(shè)定為高電平，同時(shí)在除此以外的情況下將其設(shè)定為低電平。
其結(jié)果是，在選擇行的寫字線WWL中，由于已被接通的驅(qū)動(dòng)晶體管DTN1的緣故，數(shù)據(jù)寫入電流Iww在從電源電壓Vcc至接地電壓Vss的方向上流動(dòng)。此外，在鄰接行的寫字線WWL中，由于已被接通的驅(qū)動(dòng)晶體管DTN2的緣故，磁場(chǎng)消除電流ΔIww在與選擇行的寫字線相反的方向上流動(dòng)。
在該行不是選擇行也不是鄰接行的情況下，由于節(jié)點(diǎn)N1和N2這兩者被設(shè)定為低電平，故驅(qū)動(dòng)晶體管DTN1和DTN2這兩者被接通，寫字線WWL被固定于電源電壓Vcc。
通過(guò)作成這樣的結(jié)構(gòu)，與實(shí)施例1同樣地發(fā)生消除磁場(chǎng)，可抑制因流過(guò)選擇行的寫字線的數(shù)據(jù)寫入電流而引起的對(duì)非選擇存儲(chǔ)單元的磁干擾。
再者，由于利用每單位尺寸的電流驅(qū)動(dòng)能力比P溝道MOS晶體管高的N溝道MOS晶體管來(lái)構(gòu)成驅(qū)動(dòng)晶體管，故可謀求寫驅(qū)動(dòng)電路的小面積化。
圖18是示出實(shí)施例4的寫驅(qū)動(dòng)電路的另一結(jié)構(gòu)例的電路圖。
圖18中示出的寫驅(qū)動(dòng)電路在利用驅(qū)動(dòng)晶體管DTN1和DTN2的通過(guò)電流之和來(lái)供給數(shù)據(jù)寫入電流Iww這一點(diǎn)上與圖17中示出的寫驅(qū)動(dòng)電路不同。
即，代替圖17中示出的選擇電路250而配置的選擇電路250#除了選擇電路250結(jié)構(gòu)外，在各存儲(chǔ)單元行中還具有對(duì)節(jié)點(diǎn)N2輸出邏輯門251a和邏輯電路252a的各自的輸出的OR邏輯運(yùn)算結(jié)果的邏輯門。在圖18中，代表性地示出這些邏輯電路中的與寫字線WWLj0和WWLj1對(duì)應(yīng)的邏輯門253a、253b。
因而，在各存儲(chǔ)單元行中，在選擇了該行的情況下，將節(jié)點(diǎn)N1設(shè)定為高電平，另一方面，在該行相當(dāng)于選擇行或鄰接行的某一個(gè)的情況下，將節(jié)點(diǎn)N2設(shè)定為高電平。
其結(jié)果是，在各存儲(chǔ)單元行中，在選擇了該行的情況下，驅(qū)動(dòng)晶體管DTN1和DTN2這兩者都導(dǎo)通，在該行為鄰接行的情況下，只是驅(qū)動(dòng)晶體管DTN2導(dǎo)通，在該行不是選擇行和鄰接行的任一方的情況下，驅(qū)動(dòng)晶體管DTN1和DTN2這兩者都關(guān)斷。
即，與圖2等中示出的寫驅(qū)動(dòng)電路WWD中的驅(qū)動(dòng)晶體管101(101#)和驅(qū)動(dòng)晶體管102(102#)同樣地設(shè)定驅(qū)動(dòng)晶體管DTN1和DTN2的電流驅(qū)動(dòng)能力。其結(jié)果是，在圖18中示出的結(jié)構(gòu)中，與圖17中示出的結(jié)構(gòu)相比，由于可縮小驅(qū)動(dòng)晶體管DTN1的電流驅(qū)動(dòng)能力，即縮小晶體管的尺寸，故可謀求寫驅(qū)動(dòng)電路的進(jìn)一步的小型化。
實(shí)施例4的變例在實(shí)施例4的變例中，說(shuō)明適合于小規(guī)模的存儲(chǔ)單元結(jié)構(gòu)的寫驅(qū)動(dòng)電路的結(jié)構(gòu)。
圖19是示出實(shí)施例4的變例的寫驅(qū)動(dòng)電路的結(jié)構(gòu)例的電路圖。
參照?qǐng)D19，在實(shí)施例4的變例的結(jié)構(gòu)中，在各寫字線WWL的一端(接近于行選擇電路20的一側(cè))，配置了驅(qū)動(dòng)晶體管DTN1、DTN2或驅(qū)動(dòng)晶體管DTP1、DTP2的某一方，各寫字線WWL的另一端(離行選擇電路20遠(yuǎn)的一側(cè))與接地電壓Vss或電源電壓Vcc連接。
例如，偶數(shù)行的寫字線(例如寫字線WWLj0、WWLj1)的一端經(jīng)用N溝道MOS晶體管構(gòu)成的驅(qū)動(dòng)晶體管DTN1、DTN2與接地電壓Vss連接，其另一端固定地與電源電壓Vcc連接而與行選擇結(jié)果無(wú)關(guān)。將驅(qū)動(dòng)晶體管DTN1和DTN2的電流驅(qū)動(dòng)能力設(shè)計(jì)成分別與數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww相對(duì)應(yīng)。
與此相對(duì)照，奇數(shù)行的寫字線(例如WWLj2、WWLj3)的一端經(jīng)用P溝道MOS晶體管構(gòu)成的驅(qū)動(dòng)晶體管DTP1、DTP2與電源電壓Vcc連接，其另一端固定地與接地電壓Vss耦合而與行選擇結(jié)果無(wú)關(guān)。將驅(qū)動(dòng)晶體管DTP1和DTP2的電流驅(qū)動(dòng)能力設(shè)計(jì)成分別與數(shù)據(jù)寫入電流Iww和磁場(chǎng)消除電流ΔIww相對(duì)應(yīng)。
驅(qū)動(dòng)晶體管DTN1和DTN2的各自的柵分別與節(jié)點(diǎn)N1和N2連接。驅(qū)動(dòng)晶體管DTP1和DTP2的各自的柵分別與節(jié)點(diǎn)/N1和/N2連接。
選擇電路260根據(jù)子譯碼信號(hào)SD0～SD3和主字線MWL的電壓電平，控制各存儲(chǔ)單元行中的節(jié)點(diǎn)N1、N2或節(jié)點(diǎn)/N1、/N2的電壓電平。
在圖19中代表性地示出與寫字線WWLj0和WWLj3對(duì)應(yīng)的電路結(jié)構(gòu)。
選擇電路260具有邏輯門261a、261b和邏輯電路262a、262b。邏輯門261a對(duì)節(jié)點(diǎn)N1輸出主字線MWLj的電壓電平與于譯碼信號(hào)SDO的AND邏輯運(yùn)算結(jié)果。邏輯電路262a具有輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD2的AND邏輯運(yùn)算結(jié)果的AND門；輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD3的AND邏輯運(yùn)算結(jié)果的AND門；以及對(duì)節(jié)點(diǎn)N2輸出該2個(gè)AND門的各自的輸出的OR邏輯運(yùn)算結(jié)果的OR門。
同樣，邏輯門261b對(duì)節(jié)點(diǎn)/N1輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD3的NAND邏輯運(yùn)算結(jié)果。邏輯電路262b具有輸出主字線MWLj的電壓電平與子譯碼信號(hào)SDO的AND邏輯運(yùn)算結(jié)果的AND門；輸出主字線MWLj的電壓電平與子譯碼信號(hào)SD1的AND邏輯運(yùn)算結(jié)果的AND門；以及對(duì)節(jié)點(diǎn)/N2輸出該2個(gè)AND門的各自的輸出的NOR邏輯運(yùn)算結(jié)果的NOR門。
其結(jié)果是，在配置驅(qū)動(dòng)晶體管DTN1、DTN2的存儲(chǔ)單元行(例如偶數(shù)行)中，在該行的選擇時(shí)將節(jié)點(diǎn)N1設(shè)定為高電平，在除此以外的情況下，將其設(shè)定為低電平。此外，在鄰接行的選擇時(shí)，將節(jié)點(diǎn)N2設(shè)定為高電平，在除此以外的情況下，將其設(shè)定為低電平。
與此相對(duì)照，在配置驅(qū)動(dòng)晶體管DTP1、DTP2的存儲(chǔ)單元行(例如奇數(shù)行)中，在該行的選擇時(shí)將節(jié)點(diǎn)/N1設(shè)定為低電平，在除此以外的情況下，將其設(shè)定為高電平。此外，在該行為鄰接行的情況下，將節(jié)點(diǎn)/N2設(shè)定為低電平，在除此以外的情況下，將其設(shè)定為高電平。
通過(guò)作成這樣的結(jié)構(gòu)，與圖17中示出的結(jié)構(gòu)相同，在選擇行中流過(guò)數(shù)據(jù)寫入電流Iww，同時(shí)在鄰接行中流過(guò)與其相反的方向的磁場(chǎng)消除電流ΔIww。
再者，在各存儲(chǔ)單元行中，由于可在存儲(chǔ)器陣列10的一側(cè)配置驅(qū)動(dòng)晶體管，故沒有必要在兩端配置選擇電路260，可謀求縮小行選擇相關(guān)電路的電路面積。特別是在沿列方向?qū)⒋鎯?chǔ)器陣列10分割為多個(gè)存儲(chǔ)器塊的必要性小的小規(guī)模的存儲(chǔ)器陣列結(jié)構(gòu)中，通過(guò)作成這樣的寫驅(qū)動(dòng)器的結(jié)構(gòu)，可有效地配置驅(qū)動(dòng)晶體管組。
圖20是示出實(shí)施例4的變例的寫驅(qū)動(dòng)電路的另一結(jié)構(gòu)例的電路圖。
圖20中示出的寫驅(qū)動(dòng)電路在利用驅(qū)動(dòng)晶體管DTN1、DTN2或驅(qū)動(dòng)晶體管DTP1、DTP2的通過(guò)電流之和來(lái)供給數(shù)據(jù)寫入電流Iww這一點(diǎn)上與圖19中示出的寫驅(qū)動(dòng)電路不同。
即，代替圖19中示出的選擇電路260而配置的選擇電路260#除了選擇電路260的結(jié)構(gòu)外，在配置了驅(qū)動(dòng)晶體管DTN1、DTN2的每個(gè)存儲(chǔ)單元行中還具有對(duì)節(jié)點(diǎn)N2輸出邏輯門261a與邏輯電路262a的各自的輸出的OR邏輯運(yùn)算結(jié)果的邏輯門，在配置了驅(qū)動(dòng)晶體管DTP1、DTP2的每個(gè)存儲(chǔ)單元行中還具有對(duì)節(jié)點(diǎn)/N2輸出邏輯門261b與邏輯電路262b的各自的輸出的AND邏輯運(yùn)算結(jié)果的邏輯門。在圖20中，代表性地示出這些邏輯門中的與寫字線WWLj0和WWLj3對(duì)應(yīng)的邏輯門263a、263b。
因而，在各存儲(chǔ)單元行中，在選擇了該行的情況下，將節(jié)點(diǎn)N1設(shè)定為高電平，另一方面，在該行相當(dāng)于選擇行或鄰接行的某一個(gè)的情況下，將節(jié)點(diǎn)N2設(shè)定為高電平。同樣，在選擇了該行的情況下，將節(jié)點(diǎn)/N1設(shè)定為低電平，另一方面，在該行相當(dāng)于選擇行或鄰接行的某一個(gè)的情況下，將節(jié)點(diǎn)/N2設(shè)定為低電平。
其結(jié)果是，在各存儲(chǔ)單元行中，在選擇了該行的情況下，驅(qū)動(dòng)晶體管DTN1和DTN2以及DTP1和DTP2這兩者都導(dǎo)通，在該行為鄰接行的情況下，只是驅(qū)動(dòng)晶體管DTN2或DTP2導(dǎo)通。另一方面，在該行不是選擇行和鄰接行的任一方的情況下，驅(qū)動(dòng)晶體管DTN1、DTN2或DTP1、DTP2分別都關(guān)斷。
即，與圖2等中示出的寫驅(qū)動(dòng)電路WWD中的驅(qū)動(dòng)晶體管101(101#)和驅(qū)動(dòng)晶體管102(102#)同樣地設(shè)定驅(qū)動(dòng)晶體管DTN1和DTN2的電流驅(qū)動(dòng)能力。同樣，也與上述同樣地設(shè)定驅(qū)動(dòng)晶體管DTP1和DTP2的電流驅(qū)動(dòng)能力。
其結(jié)果是，在圖20中示出的結(jié)構(gòu)中，與圖19中示出的結(jié)構(gòu)相比，由于可縮小驅(qū)動(dòng)晶體管DTN1和DTP1的電流驅(qū)動(dòng)能力，即縮小晶體管的尺寸，故可謀求寫驅(qū)動(dòng)電路的進(jìn)一步的小型化。
實(shí)施例5在實(shí)施例5中，關(guān)于在實(shí)施例2及其變例中已談到的電流路徑長(zhǎng)度的均勻化，只抽出與數(shù)據(jù)寫入電流對(duì)應(yīng)的結(jié)構(gòu)來(lái)說(shuō)明。
圖21是說(shuō)明實(shí)施例5的數(shù)據(jù)寫入電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
參照?qǐng)D21，在實(shí)施例5的結(jié)構(gòu)中，也與各寫字線WWL的兩端的一方對(duì)應(yīng)地每隔1行交替地配置寫驅(qū)動(dòng)電路131。各寫字線WWL的兩端的另一方經(jīng)接地布線GL、GL#與供給接地電壓Vss的接地節(jié)點(diǎn)114、114#連接。這樣，為了對(duì)沿行方向配置的寫字線WWL供給數(shù)據(jù)寫入電流Iww，沿列方向配置了電流布線112、112#和接地布線GL、GL#。
利用電流源電路110和電流布線112對(duì)與偶數(shù)行對(duì)應(yīng)的寫驅(qū)動(dòng)電路131供給數(shù)據(jù)寫入電流Iww，利用接地布線GL將通過(guò)了寫字線的數(shù)據(jù)寫入電流Iww引導(dǎo)到接地節(jié)點(diǎn)114上。
利用電流源電路110#和電流布線112#對(duì)與奇數(shù)行對(duì)應(yīng)的寫驅(qū)動(dòng)電路131供給數(shù)據(jù)寫入電流Iww，利用接地布線GL#將通過(guò)了寫字線的數(shù)據(jù)寫入電流Iww引導(dǎo)到接地節(jié)點(diǎn)114#上。
此時(shí)，通過(guò)在夾住存儲(chǔ)器陣列10彼此相反的區(qū)域中配置發(fā)生數(shù)據(jù)寫入電流Iww的電流源電路110(110#)和起到數(shù)據(jù)寫入電流Iww的吸收器的作用的接地節(jié)點(diǎn)114(114#)，可將數(shù)據(jù)寫入電流Iww的電流路徑長(zhǎng)度維持為恒定而與已被選擇的存儲(chǔ)單元行的位置無(wú)關(guān)。
再者，對(duì)于每一條電流布線112、112#和接地布線GL、GL#來(lái)說(shuō)，以同樣的方式設(shè)計(jì)其每單位長(zhǎng)度的電阻值。由此，可使數(shù)據(jù)寫入電流Iww的電流變得均勻而與存儲(chǔ)單元行的選擇位置無(wú)關(guān)，使存儲(chǔ)器陣列10內(nèi)的數(shù)據(jù)寫入特性均勻，可確保數(shù)據(jù)寫入容限。
再有，在圖21中，示出了為了有效地配置寫驅(qū)動(dòng)電路131而每隔1行交替地配置的結(jié)構(gòu)，但即使在只與寫字線WWL的一側(cè)對(duì)應(yīng)地配置寫驅(qū)動(dòng)電路131的情況下，通過(guò)在相反一側(cè)的區(qū)域中配置電流源電路110和接地節(jié)點(diǎn)114，也可獲得同樣的效果。
圖22是說(shuō)明實(shí)施例5的數(shù)據(jù)寫入電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
在圖22中示出的結(jié)構(gòu)中，除了圖21中示出的第1結(jié)構(gòu)例外，分別與電流布線112和112#的兩端對(duì)應(yīng)地配置電流源電路110和110#。此外，也分別與接地布線GL和GL#的兩端對(duì)應(yīng)地配置接地節(jié)點(diǎn)114和114#。由于其它的部分的結(jié)構(gòu)與圖21相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
通過(guò)作成這樣的結(jié)構(gòu)，除了與圖21中示出的結(jié)構(gòu)同樣的效果外，由于可縮短數(shù)據(jù)寫入電流Iww的有效的電流路徑長(zhǎng)度，故可進(jìn)一步謀求數(shù)據(jù)寫入時(shí)的低功耗。
實(shí)施例5的變例在實(shí)施例5的變例中，說(shuō)明提供將實(shí)施例5中示出的數(shù)據(jù)寫入電流結(jié)構(gòu)分割為多個(gè)存儲(chǔ)體的存儲(chǔ)器陣列的情況的結(jié)構(gòu)。
圖23是說(shuō)明實(shí)施例5的變例的數(shù)據(jù)寫入電流的供給系統(tǒng)的第1結(jié)構(gòu)例的框圖。
參照?qǐng)D23，在實(shí)施例5的變例中，與實(shí)施例3相同，將存儲(chǔ)器陣列10沿行方向分割為多個(gè)存儲(chǔ)體BK。由于各存儲(chǔ)體BK的結(jié)構(gòu)和工作與實(shí)施例3中已說(shuō)明的相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
即使在實(shí)施例5的變例的結(jié)構(gòu)中，由電流源電路110、110#、電流布線112、112#、接地布線GL、GL#和接地節(jié)點(diǎn)114、114#構(gòu)成的寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。再有，由于圖23中示出的寫入電源系統(tǒng)的配置與圖21中示出的寫入電源系統(tǒng)的配置相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
這樣，在圖23中示出的結(jié)構(gòu)中，可使用共同的寫入電源系統(tǒng)對(duì)多條寫字線WWL供給數(shù)據(jù)寫入電流。因而，可獲得與圖21中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流的供給。
圖24是說(shuō)明實(shí)施例5的變例的數(shù)據(jù)寫入電流的供給系統(tǒng)的第2結(jié)構(gòu)例的框圖。
參照?qǐng)D24，實(shí)施例5的變例的第2結(jié)構(gòu)例與圖23中示出的第1結(jié)構(gòu)例相比，寫入電源系統(tǒng)的配置不同。即，與圖22同樣地配置寫入電源系統(tǒng)，而且，寫入電源系統(tǒng)在列方向上互相鄰接的多個(gè)存儲(chǔ)體間被共有。由于其它的部分的結(jié)構(gòu)與圖23相同，故不重復(fù)進(jìn)行詳細(xì)的說(shuō)明。
因而，在圖24中示出的結(jié)構(gòu)中，可獲得與圖22中示出的結(jié)構(gòu)同樣的效果并有效地進(jìn)行對(duì)于多個(gè)存儲(chǔ)體的數(shù)據(jù)寫入電流的供給。
如以上所說(shuō)明的那樣，按照實(shí)施例5的變例的結(jié)構(gòu)，利用共同的寫入電源系統(tǒng)，在可同時(shí)進(jìn)行數(shù)據(jù)寫入工作的多個(gè)存儲(chǔ)體間，使存儲(chǔ)器陣列10內(nèi)的數(shù)據(jù)寫入特性均勻，可確保數(shù)據(jù)寫入容限。
再有，在實(shí)施例5及其變例中，說(shuō)明了將對(duì)寫字線WWL供給的數(shù)據(jù)寫入電流的路徑長(zhǎng)度保持為恒定用的結(jié)構(gòu)，但也可將同樣的結(jié)構(gòu)應(yīng)用于對(duì)位線BL供給的數(shù)據(jù)寫入電流的路徑。
此時(shí)，在沿列方向配置的位線BL的各自的兩端分別配置圖2中示出的位線驅(qū)動(dòng)電路BDVa和BDVb。與此相對(duì)應(yīng)，為了將數(shù)據(jù)寫入電流引導(dǎo)到位線驅(qū)動(dòng)電路BDVa和BDVb，沿行方向配置圖21至圖24的結(jié)構(gòu)中的電流布線112、112#和接地布線GL、GL#。再者，通過(guò)與電流布線112、112#和接地布線GL、GL#的端部相對(duì)應(yīng)地與圖21至圖24同樣地配置電流源電路110、110#和接地節(jié)點(diǎn)114、114#，可使數(shù)據(jù)寫入電流變得均勻而與存儲(chǔ)單元列的選擇位置無(wú)關(guān)。
再有，在實(shí)施例1至5及其變例中，示出了利用與主字線MWL的分層結(jié)構(gòu)來(lái)控制對(duì)寫字線WWL的電流供給的情況，但本申請(qǐng)發(fā)明的應(yīng)用不限定于這樣的結(jié)構(gòu)。即，也可作成不是根據(jù)主字線和子譯碼信號(hào)、而是根據(jù)分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置的行譯碼信號(hào)來(lái)控制各寫驅(qū)動(dòng)電路的結(jié)構(gòu)。此時(shí)，通過(guò)該行和鄰接行中的寫驅(qū)動(dòng)電路(驅(qū)動(dòng)晶體管)的控制以與上述的結(jié)構(gòu)例同樣的方式修正譯碼電路的結(jié)構(gòu)，可獲得同樣的效果。
實(shí)施例6在實(shí)施例6中，說(shuō)明防止由來(lái)自存儲(chǔ)器陣列10的外部配置的布線(以下，也稱為「外圍布線」)的磁噪聲而引起的數(shù)據(jù)錯(cuò)誤寫入用的結(jié)構(gòu)。
圖25是說(shuō)明實(shí)施例6的外圍布線的配置的框圖。
參照?qǐng)D25，外圍布線270是在存儲(chǔ)器陣列10的外圍區(qū)域中配置的、最接近于最端部的寫字線WWLn的布線。如已說(shuō)明的那樣，在發(fā)生沿難磁化軸方向的數(shù)據(jù)寫入磁場(chǎng)用的寫字線WWLn中，在對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)流過(guò)恒定方向的數(shù)據(jù)寫入電流Iww。
與此不同，外圍布線270是為了對(duì)內(nèi)部電路280供給電源電壓Vcc而設(shè)置的，假定在外圍布線270中流過(guò)內(nèi)部電路280的工作電流Ic。這樣的外圍布線270是以滿足下述的2個(gè)條件的至少一方的方式來(lái)選擇的(1)在數(shù)據(jù)寫入電流Iww的供給時(shí)刻不流過(guò)工作電流Ic，即數(shù)據(jù)寫入電流和工作電流的供給期間不重合，或(2)在數(shù)據(jù)寫入電流Iww和工作電流Ic的供給時(shí)刻重合的情況下，工作電流Ic的方向與數(shù)據(jù)寫入電流Iww的方向彼此相反。
為了表示上述(1)的條件，例如可將對(duì)于在數(shù)據(jù)讀出時(shí)工作的與數(shù)據(jù)讀出相關(guān)的內(nèi)部電路280的電源布線作為外圍布線270配置在存儲(chǔ)器陣列10的附近。
或者，如圖26中所示，也可將對(duì)上述的內(nèi)部電路280供給接地電壓Vss(GND)的接地布線作為最接近于最端部的寫字線WWLn的外圍布線270來(lái)配置。此時(shí)，與內(nèi)部電路280的工作時(shí)序相一致地在外圍布線270中流過(guò)電流Ig。
如果作成這樣的結(jié)構(gòu)，則在數(shù)據(jù)寫入時(shí)，不會(huì)從外圍布線270對(duì)存儲(chǔ)器陣列10施加磁噪聲。
此外，如在圖27中所示，可將外圍布線270作為在圖7等中示出的電流布線112來(lái)應(yīng)用。即，通過(guò)外圍布線270(電流布線112)的電流Ic與經(jīng)在寫驅(qū)動(dòng)器帶21中配置的寫驅(qū)動(dòng)電路131對(duì)寫字線WWL供給的數(shù)據(jù)寫入電流Iww相等。
因而，通過(guò)沿與寫字線WWL為同一的方向配置電流布線112作為外圍布線270，作成將其一端和另一端分別與電源電壓Vcc和寫驅(qū)動(dòng)電路131連接的結(jié)構(gòu)，可將流過(guò)外圍布線270(電流布線112)和寫字線WWLn的電流設(shè)定為彼此為同一強(qiáng)度且方向相反。
其結(jié)果是，在與寫字線WWLn以外的寫字線對(duì)應(yīng)的其它的非選擇存儲(chǔ)單元中，由于從流過(guò)寫字線WWLn的數(shù)據(jù)寫入電流Iww和流過(guò)電流布線112(外圍布線270)的工作電流Ic分別產(chǎn)生的磁場(chǎng)相互間作用較弱，故可減少因來(lái)自外圍布線270的磁噪聲而引起的數(shù)據(jù)錯(cuò)誤寫入的危險(xiǎn)性。
如以上所說(shuō)明的那樣，可利用外圍布線270的連接地點(diǎn)(內(nèi)部電路280)的選擇或該連接地點(diǎn)與外圍布線270的位置關(guān)系的設(shè)計(jì)來(lái)實(shí)現(xiàn)外圍布線270的條件。
通過(guò)作成這樣的結(jié)構(gòu)，可抑制因流過(guò)與最端部的寫字線WWLn鄰接的外圍布線270的電流引起的磁噪聲而導(dǎo)致的存儲(chǔ)器陣列10中的數(shù)據(jù)錯(cuò)誤寫入的危險(xiǎn)性。
此外，即使對(duì)于存儲(chǔ)器陣列10的上部區(qū)域或下部區(qū)域中設(shè)置的外圍布線，也可同樣地應(yīng)用同樣的外圍布線的選擇。
圖28和29中示出在存儲(chǔ)器陣列10的上部區(qū)域或下部區(qū)域中最接近于寫字線WWLi(i自然數(shù))的外圍布線272和273。圖28中示出的外圍布線272對(duì)內(nèi)部電路280供給了電源電壓Vcc，圖29中示出的外圍布線273對(duì)內(nèi)部電路280供給了接地電壓Vss。
在這樣的結(jié)構(gòu)中，如上所述，通過(guò)選擇在數(shù)據(jù)寫入時(shí)不工作的電路或?qū)懽志€WWLi供給數(shù)據(jù)寫入電流的寫驅(qū)動(dòng)電路131作為內(nèi)部電路280，可獲得與圖25至圖27中示出的外圍布線270同樣的效果。
實(shí)施例6的變例在實(shí)施例6的變例中，說(shuō)明接近于供給其方向隨寫入數(shù)據(jù)電平而不同的電流的位線BL的外圍布線的配置。
圖30是說(shuō)明實(shí)施例6的變例的外圍布線的配置例的第1框圖。
參照?qǐng)D30，外圍布線275是被配置在存儲(chǔ)器陣列10的外圍區(qū)域中的最接近于最端部的位線BLm的布線。如已說(shuō)明的那樣，在發(fā)生沿易磁化軸方向的數(shù)據(jù)寫入磁場(chǎng)用的位線BLm中，在對(duì)應(yīng)的存儲(chǔ)單元列的選擇時(shí)根據(jù)寫入數(shù)據(jù)的電平而流過(guò)數(shù)據(jù)寫入電流+Iwb或-Iwb的某一方。
對(duì)于外圍布線275來(lái)說(shuō)，也被配置成滿足關(guān)于圖25中已說(shuō)明的外圍布線270的條件(1)、(2)的某一方。
因而，如圖30中所示，通過(guò)將內(nèi)部電路285作成為在數(shù)據(jù)寫入時(shí)不工作的與數(shù)據(jù)讀出相關(guān)的電路，可避免在數(shù)據(jù)寫入時(shí)磁噪聲從最接近于存儲(chǔ)器陣列10的外圍布線275作用于存儲(chǔ)器陣列10的情況。
或者，可將分別對(duì)圖2中示出的位線驅(qū)動(dòng)電路BDVa、BDVb供給工作電流用的電流布線作為接近于最端部的位線BLm的外圍布線來(lái)應(yīng)用。
參照?qǐng)D31，如在圖2中已說(shuō)明的那樣，在各位線的兩端分別配置位線驅(qū)動(dòng)電路BDVa和BDVb。在存儲(chǔ)器陣列10的外圍區(qū)域中，配置電流布線277a和277b作為最接近于最端部的位線BLm的外圍布線。沿與位線BL相同的方向來(lái)配置電流布線277a和277b。將電流布線277a的一端與電源電壓Vcc連接，將其另一端分別與位線驅(qū)動(dòng)電路BDVa連接。同樣，將電流布線277b的一端與電源電壓Vcc連接，將其另一端分別與位線驅(qū)動(dòng)電路BDVb連接。
通過(guò)形成這樣的配置，利用位線驅(qū)動(dòng)電路BDVa、BDVb使數(shù)據(jù)寫入電流+Iwb、-Iwb以折疊的方式流過(guò)電流布線277a、277b和選擇列的位線。其結(jié)果是，例如在最端部的位線BLm中流過(guò)數(shù)據(jù)寫入電流+Iwb的情況下，在電流布線277a中流過(guò)與其相反的方向的工作電流Ic，在最端部的位線BLm中流過(guò)數(shù)據(jù)寫入電流-Iwb的情況下，在電流布線277a中流過(guò)與其相反的方向的工作電流Ic’。
由此，可在彼此相反的方向上設(shè)定分別通過(guò)最端部的位線BLm和最接近的外圍布線的電流的方向。其結(jié)果是，由于滿足上述的條件(2)，故在數(shù)據(jù)寫入時(shí)，可抑制從外圍布線作用于存儲(chǔ)器陣列10的磁噪聲的不良影響。
此外，關(guān)于在與位線BL為同一方向上設(shè)置的外圍布線，對(duì)于在存儲(chǔ)器陣列10的上部區(qū)域或下部區(qū)域中設(shè)置的外圍布線來(lái)說(shuō)，也可應(yīng)用與圖30和圖31同樣的配置規(guī)則。
在圖32和圖33中分別示出在存儲(chǔ)器陣列10的上部區(qū)域或下部區(qū)域中最接近于位線BLj(j自然數(shù))的外圍布線275和278。圖32中示出的外圍布線275對(duì)內(nèi)部電路285供給電源電壓Vcc，圖33中示出的外圍布線278對(duì)內(nèi)部電路285供給接地電壓Vss。
在這樣的結(jié)構(gòu)中，通過(guò)如上所述地配置在數(shù)據(jù)寫入時(shí)不工作的電路或位線驅(qū)動(dòng)電路BDVa、BDVb作為內(nèi)部電路285，可得到與圖30和圖31中示出的外圍布線同樣的效果。
權(quán)利要求
1.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)上述多條寫入選擇線的選擇性的電流供給，各上述寫入驅(qū)動(dòng)電路包含多個(gè)電流驅(qū)動(dòng)部，與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路使用作為上述多個(gè)電流驅(qū)動(dòng)部的至少一部分的第1數(shù)目的電流驅(qū)動(dòng)部，對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與上述選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路使用上述第1數(shù)目的電流驅(qū)動(dòng)部的一部分，在與對(duì)應(yīng)于上述選擇行的寫入選擇線中的上述數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比上述數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流，在各上述寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的上述數(shù)據(jù)寫入電流和上述鄰接行的選擇時(shí)的上述磁場(chǎng)消除電流。
2.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)上述多條寫入選擇線的選擇性的電流供給；虛設(shè)寫入選擇線，與位于上述存儲(chǔ)器陣列的最端部的寫入選擇線鄰接，沿與上述多條寫入選擇線為同一的方向配置；以及虛設(shè)寫入驅(qū)動(dòng)電路，用來(lái)根據(jù)上述行選擇結(jié)果控制對(duì)上述虛設(shè)寫入選擇線的電流供給，與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與上述選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路在與對(duì)應(yīng)于上述選擇行的寫入選擇線中的上述數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比上述數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流，在各上述寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的上述數(shù)據(jù)寫入電流和上述鄰接行的選擇時(shí)的上述磁場(chǎng)消除電流，在位于上述最端部的寫入選擇線與上述選擇行對(duì)應(yīng)的情況下，上述虛設(shè)寫入驅(qū)動(dòng)電路對(duì)上述虛設(shè)寫入選擇線供給上述磁場(chǎng)消除電流。
3.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入選擇線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)行選擇結(jié)果控制對(duì)上述多條寫入選擇線的選擇性的電流供給，與選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路對(duì)對(duì)應(yīng)的寫入選擇線供給數(shù)據(jù)寫入電流，與上述選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路在與對(duì)應(yīng)于上述選擇行的寫入選擇線中的上述數(shù)據(jù)寫入電流相反的方向上對(duì)對(duì)應(yīng)的寫入選擇線供給比上述數(shù)據(jù)寫入電流小的磁場(chǎng)消除電流，在各上述寫入選擇線中，在同一方向上供給對(duì)應(yīng)的存儲(chǔ)單元行的選擇時(shí)的上述數(shù)據(jù)寫入電流和上述鄰接行的選擇時(shí)的上述磁場(chǎng)消除電流，上述薄膜磁性體存儲(chǔ)器還包括主電源布線，配置在沿上述存儲(chǔ)單元列的方向上，將從主電流供給電路供給的上述數(shù)據(jù)寫入電流傳遞給上述多個(gè)寫入驅(qū)動(dòng)電路；副電源布線，配置在沿上述存儲(chǔ)單元列的方向上，將從副電流供給電路供給的上述磁場(chǎng)消除電流傳遞給上述多個(gè)寫入驅(qū)動(dòng)電路；以及第1和第2接地布線，分別與上述多條寫入選擇線的兩端對(duì)應(yīng)地配置在沿上述存儲(chǔ)單元列的方向上，各自將通過(guò)了上述多條寫入選擇線的至少1條的上述數(shù)據(jù)寫入電流和上述磁場(chǎng)消除電流的各一方分別引導(dǎo)到第1和第2接地節(jié)點(diǎn)上，這樣來(lái)配置上述主電流供給電路、上述副電流供給電路以及上述第1和第2接地節(jié)點(diǎn)，以便在上述主電源布線、上述副電源布線以及上述第1和第2接地布線中由上述數(shù)據(jù)寫入電流和上述磁場(chǎng)消除電流分別發(fā)生的磁場(chǎng)在互相抵消的方向上起作用。
4.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)上述多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入電流布線對(duì)應(yīng)地設(shè)置，用來(lái)根據(jù)地址選擇結(jié)果各自對(duì)對(duì)應(yīng)的寫入電流布線供給數(shù)據(jù)寫入電流；電源布線，配置在與上述多條寫入電流布線交叉的方向上，將從電流供給電路供給的上述數(shù)據(jù)寫入電流傳遞給上述多個(gè)寫入驅(qū)動(dòng)電路；以及接地布線，配置在與上述多條寫入電流布線交叉的方向上，用來(lái)將通過(guò)了上述多條寫入電流布線的至少1條的上述數(shù)據(jù)寫入電流引導(dǎo)到接地節(jié)點(diǎn)上，將上述電源布線和上述接地布線的每一條的每單位長(zhǎng)度的布線電阻設(shè)計(jì)成相同，這樣來(lái)配置上述電源布線、接地布線、電流供給電路和上述接地節(jié)點(diǎn)，使得上述電源布線、與已被選擇的存儲(chǔ)單元對(duì)應(yīng)的寫入選擇線和上述接地布線上的上述數(shù)據(jù)寫入電流的路徑長(zhǎng)度大致為恒定而與上述地址選擇結(jié)果無(wú)關(guān)。
5.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置，在選擇行中流過(guò)數(shù)據(jù)寫入電流；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入選擇線對(duì)應(yīng)地設(shè)置，與各上述寫入選擇線的兩端的一方對(duì)應(yīng)地每隔1行交替地配置，各上述寫入驅(qū)動(dòng)電路包含連接在對(duì)應(yīng)的寫入選擇線的兩端的上述一方與第1電壓之間的、根據(jù)行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)N型場(chǎng)效應(yīng)晶體管，上述多條寫入選擇線的上述兩端的另一方與不同于上述第1電壓的第2電壓連接，在與上述選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，上述多個(gè)N型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和與上述數(shù)據(jù)寫入電流相當(dāng)?shù)闹辽?個(gè)晶體管接通，在與上述選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，上述多個(gè)N型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和比上述數(shù)據(jù)寫入電流小的一部分晶體管接通。
6.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入選擇線，分別與存儲(chǔ)單元行對(duì)應(yīng)地設(shè)置，在選擇行中流過(guò)數(shù)據(jù)寫入電流；多條數(shù)據(jù)線，分別與存儲(chǔ)單元列對(duì)應(yīng)地設(shè)置，在選擇列中流過(guò)與寫入數(shù)據(jù)對(duì)應(yīng)的方向的電流；以及多個(gè)寫入驅(qū)動(dòng)電路，分別與上述多條寫入選擇線的一端對(duì)應(yīng)地設(shè)置，上述多條寫入選擇線的另一端每隔1行交替地與第1和第2電壓連接，對(duì)應(yīng)的寫入選擇線與上述第1電壓連接的各上述寫入驅(qū)動(dòng)電路包含連接在上述對(duì)應(yīng)的寫入選擇線的上述一端與第2電壓之間的、根據(jù)上述行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)P型場(chǎng)效應(yīng)晶體管，對(duì)應(yīng)的寫入選擇線與上述第2電壓連接的各上述寫入驅(qū)動(dòng)電路包含連接在上述對(duì)應(yīng)的寫入選擇線的上述一端與上述第1電壓之間的、根據(jù)上述行選擇結(jié)果導(dǎo)通或關(guān)斷的多個(gè)N型場(chǎng)效應(yīng)晶體管，在與上述選擇行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，上述多個(gè)N型場(chǎng)效應(yīng)晶體管或上述多個(gè)P型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和與上述數(shù)據(jù)寫入電流相當(dāng)?shù)闹辽?個(gè)晶體管接通，在與上述選擇行的鄰接行對(duì)應(yīng)的寫入驅(qū)動(dòng)電路中，上述多個(gè)N型場(chǎng)效應(yīng)晶體管或上述多個(gè)P型場(chǎng)效應(yīng)晶體管中的電流驅(qū)動(dòng)能力之和比上述數(shù)據(jù)寫入電流小的一部分晶體管接通。
7.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)上述多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；以及外圍布線，在上述存儲(chǔ)器陣列的外部，沿與上述多條寫入電流布線為同一的方向配置，流過(guò)上述外圍布線的電流的方向與流過(guò)上述多條寫入電流布線中的最接近于上述外圍布線的寫入電流布線的電流的方向彼此相反。
8.一種薄膜磁性體存儲(chǔ)器，其特征在于包括存儲(chǔ)器陣列，以行列狀配置了各自具有在與存儲(chǔ)數(shù)據(jù)對(duì)應(yīng)的方向上被磁化的磁性體的多個(gè)磁性體存儲(chǔ)單元；多條寫入電流布線，為了有選擇地對(duì)上述多個(gè)存儲(chǔ)單元的一部分施加數(shù)據(jù)寫入磁場(chǎng)而有選擇地接受數(shù)據(jù)寫入電流的供給；以及外圍布線，在上述存儲(chǔ)器陣列的外部，沿與上述多條寫入電流布線為同一的方向配置，將上述外圍布線的連接地點(diǎn)設(shè)計(jì)成上述數(shù)據(jù)寫入電流流過(guò)的期間與電流流過(guò)上述外圍布線的期間互相不重復(fù)。
全文摘要
利用在每條寫字線(WWL)上配置的寫驅(qū)動(dòng)電路(WWD)，對(duì)選擇行的寫字線(WWL)供給數(shù)據(jù)寫入電流(Iww)，對(duì)與選擇行鄰接的寫字線(WWL)在與數(shù)據(jù)寫入電流相反的方向上供給磁場(chǎng)消除電流(ΔIww)。在各寫驅(qū)動(dòng)電路(WWD)中，利用第1和第2驅(qū)動(dòng)晶體管(101、102)這兩者的接通來(lái)供給數(shù)據(jù)寫入電流(Iww)，只利用第2驅(qū)動(dòng)晶體管(102)的接通來(lái)供給磁場(chǎng)消除電流(ΔIww)。
文檔編號(hào)H01L21/8246GK1467742SQ0311980
公開日2004年1月14日 申請(qǐng)日期2003年2月28日 優(yōu)先權(quán)日2002年6月27日
發(fā)明者日高秀人 申請(qǐng)人:三菱電機(jī)株式會(huì)社