專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及含有多種MOS晶體管的半導體器件及其制造方法。LSI的性能改善得益于工藝技術開發(fā)的進展，得益于器件的微型化、因微型化而得到的器件性能的提高和高集成化而取得了急速的發(fā)展。器件尺寸的微型化，在主要把圖形復制到半導體襯底上邊的光刻工藝中，極大地得益于進行圖形復制的光的短波長化。光的短波長化，可采用Hg燈泡的g線(436nm)、i線(365nm)、KrF激光(248nm)、ArF激光(193nm)的辦法依次進行。此外，對于0.1微米以下的微細加工來說，還研究了使用作為更短波長的F2激光的曝光技術或使用X射線和電子束的直接描畫技術。
但是，使用更短波長的光學系統、電子系統的曝光和描畫裝置的開發(fā)，還要加上用來實現微型化的機械精度的改善，進一步增加了技術方面的困難度。
為此，得益于復制圖形的光刻膠材料的改進，和光刻工藝中的照明方法的研究，極限析象清晰度不斷地進行改善。此外，在原版(rectile)方面，得益于一種對每個圖形都進行光的相位操作而提高晶片上邊的光的對比度的被稱之為移相法的超高析象技術，一直到光的波長的大約一半以下為止的器件尺寸現在都已可以形成。
但是，在移相法中，由于要巧妙地使光進行干涉來實現高對比度，故對于各種各樣的圖形配置來說，要同樣地形成最小器件尺寸是困難的。
以下，對被稱之為移相法的一種的勒本松(レベンソン)法的超高析象技術進行說明。在勒本松法的情況下，要把移相器配置為使得在原版(掩模)上邊的一對圖形的兩側光的相位彼此反轉，改善對比度。如上所述，勒本松法，由于要使強度大體上同等的光進行干涉以提高對比度，故在超高析象技術之中也成了最為理想的手法之一。
但是，當在不形成圖形的區(qū)域中有存在著移相器的邊界部分時，就會與反轉的相位的光進行干涉，與圖形區(qū)域同樣地剩下光刻膠圖形。為了避免該現象，在勒本松法中，一般除去先前的已形成了移相器的備用掩模(Alt掩模)之外，還要使用被稱之為調整掩模(Trim掩模)的原版，最終地進行圖形形成。
圖13(a)、(b)示出了為形成MOS晶體管的柵極電極而使用的Alt掩模和Trim掩模的一個例子。在圖13(a)所示的Alt掩模的情況下，可以采用在石英板上邊形成例如由Cr膜構成的遮光部分61，在未設置Cr膜的開口部分62處把該部分的石英板恰好削掉規(guī)定厚度的辦法形成移相器。圖13(b)所示的Trim掩模，在石英板上邊僅僅形成由Cr膜構成的遮光部分61。
圖13(C)示出了使圖13(a)、(b)所示的Alt掩模和Trim掩模重疊起來的套刻圖象。圖13(d)示出的是使Alt掩模和Trim掩模重疊起來，對光刻膠進行曝光，進行顯影處理后得到的圖形。在圖13(d)中，63是為使柵極電極圖形化而使用的光刻膠圖形，64是MOS晶體管的有源區(qū)。
其次，用圖14(a)、(b)到圖17(a)、(b)的剖面圖，對借助于勒本松法，制造把內部邏輯電路和DRAM電路集成起來的存儲器混合載置LSI時的具體方法進行說明。圖14(a)到圖17(a)分別示出了內部邏輯電路的一部分的剖面，圖14(b)到圖17(b)分別示出了DRAM電路的一部分的剖面。另外，在DRAM電路中，省略了STI(淺槽隔離)構造、槽電容器等的圖示，僅僅示出了柵極電極的構造。
首先，如圖14(a)、(b)所示，為了在半導體襯底71上邊形成CMOS晶體管，在形成了p阱區(qū)域72和n阱區(qū)域內部邏輯電路一側(未畫出來)，和器件隔離絕緣膜73之后，在內部邏輯電路一側和DRAM電路一側形成柵極絕緣膜74、75。然后，在整個面上形成多晶硅膜76，在其上邊形成反射防止膜77，然后，涂敷光刻膠78。
其次，用使用勒本松法得到的2塊掩模(Alt掩模和Trim掩模)的光刻工藝把柵極電極圖形復制到光刻膠78上之后，進行顯影處理，象圖15(a)、(b)所示那樣的形狀剩下光刻膠78。
其次，如圖16(a)、(b)所示，把光刻膠78用做掩模，用各向異性刻蝕技術除去光刻膠78。
接著，如圖17(a)、(b)所示，在用各向同性刻蝕進行了使反射防止膜77和光刻膠78的尺寸變細的調整處理之后，把它用做掩模對多晶硅膜76進行刻蝕，在內部邏輯電路一側和DRAM電路一側形成由多晶硅膜構成的的柵極電極79。之后，用通常的CMOS工藝形成LSI。
圖18(a)、(b)示出了用在上述方法中使用的Alt掩模和Trim掩模得到的套刻圖象，圖18(a)示出了內部邏輯電路一側的圖象，圖18(b)則示出了DRAM電路一側的圖象。
在圖18(a)中，圖中畫上了右下斜線的區(qū)域81與Alt掩模對應，畫上了左下斜線的區(qū)域82則對應于Trim掩模上邊的開口部分。此外，在圖18(b)中，圖中的畫上了左下斜線的區(qū)域83與Trim掩模上邊的開口部分對應。另外，圖18(a)中的標號84表示MOS晶體管的有源區(qū)。
若采用上述現有的方法，在內部邏輯電路一側，可以形成微細的柵極電極。但是，由于在DRAM電路一側也要進行光刻膠圖形的調整處理，故必須考慮調整量而預先使圖形間隔具有余裕。
此外，在內部邏輯電路一側，盡管柵極電極的尺寸可以形成得微細，但是，對于柵極電極的相互間隔來說，與DRAM電路一側同樣，必須預先使之具有余裕地進行設計，在器件的微細化方面存在著問題。
然而，為了改善邏輯LSI的性能，強烈要求歸因于MOS晶體管的微型化而帶來的器件性能的改善。在邏輯LSI的情況下，為使之實現復雜的邏輯，在有的情況下MOS晶體管的圖形配置與存儲器LSI比較種類繁多，此外，為了實現種類繁多的邏輯就要進行復雜的結線，故MOS晶體管的集成度就變得比存儲器LSI還低。由于當該集成度低時就必須把柵極電極形成得微細，故如在圖17的工序中所示，借助于使用用各向同性刻蝕使用光刻形成的光刻膠和柵極電極上邊的淀積材料變細的手法，使得可以在光的波長的1/3以下這么小的區(qū)域內形成最終的柵極電極的尺寸。
另一方面，近些年來的半導體工藝中的微細加工技術的發(fā)展，實現了器件性能的改善和高集成化。在近些年來，把大容量的存儲器混合載置到邏輯LSI上邊已成為在系統性能改善上的基干技術。對該混合載置LSI的要求，同時要求在LSI上邊設計電源電壓不同的多種器件，和用來實現大容量存儲器的微細節(jié)距的加工技術。
當考慮今后的SOC(芯片上邊的系統，System On Chip)時，在要求高速性的內部電路的微細MOS晶體管，在外圍電路和存儲器電路等中使用的MOS晶體管的情況下，前者需要把柵極電極形成得微細，后者雖然需要把柵極電極的柵極寬度形成得某種程度地粗，但是布線節(jié)距則要與內部電路同等或更嚴格。此外，在要求高速性的內部電路的微細MOS晶體管，在外圍電路和存儲器電路等中使用的MOS晶體管的情況下，出于所使用的電源電壓和存儲器電路中的嚴格的保持性能，要求使柵極后氧化膜的膜厚不同，以便可以使柵極電極下部的拐角圓角化的程度發(fā)生變化。
但是，若使用現有的方法，由于要同時進行所有的MOS晶體管的柵極電極的圖形化，而且，作成為使得在所有的MOS晶體管的柵極電極的圖形化中使用的掩模材料的調整同時在所有的MOS晶體管中進行，故要設定對于各自的用途最合適的柵極電極的柵極寬度或布線節(jié)距、柵極后氧化膜的膜厚是困難的。如上所述，在現有技術的情況下，在使種種MOS晶體管集成化之際，存在著難于設定對于各自的用途最合適的柵極寬度和布線節(jié)距、柵極后氧化膜的膜厚的問題。
本發(fā)明就是考慮到上述問題而做出的，目的在于提供可以設定對于各自的用途最合適的柵極寬度和布線節(jié)距、柵極后氧化膜的膜厚的半導體器件及其制造方法。
本發(fā)明的半導體器件，其特征在于具備具有柵極寬度Le的柵極電極、和設置在該柵極電極的周圍側面上的第1柵極后氧化膜的第1MOS晶體管；具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和設置在該柵極電極的周圍側面上的、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
本發(fā)明的半導體器件，其特征在于具備具有分別具有柵極寬度Le和相互間隔Se的柵極電極、和設置在這些柵極電極的周圍側面上的第1柵極后氧化膜的多個第1MOS晶體管；具有分別具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li和比上述第1MOS晶體管的相互間隔Se大的相互間隔Si的柵極電極，和具有設置在該柵極電極的周圍側面上、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的多個第2MOS晶體管。
本發(fā)明的半導體器件，其特征在于具備具有加上第1電壓的柵極寬度Le的柵極電極、和設置在該柵極電極的周圍側面上的第1柵極后氧化膜的第1MOS晶體管；具有加上比上述第1電壓低的第2電壓且分別具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和具有設置在該柵極電極的周圍側面上、至少一部分與上述第1柵極后氧化膜的膜厚不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
本發(fā)明的半導體器件，其特征在于具備具有第1膜厚的柵極絕緣膜和在該柵極絕緣膜上邊設置的柵極寬度Le的柵極電極、和設置在該柵極電極的周圍側面上的第1柵極后氧化膜的第1MOS晶體管；具有比上述第1膜厚還薄的第2膜厚的柵極絕緣膜和在該柵極絕緣膜上邊設置的比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和具有設置在該柵極電極的周圍側面上、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
本發(fā)明的半導體器件的制造方法，其特征在于在半導體襯底上邊的第1MOS晶體管預定形成區(qū)域和第2MOS晶體管的預定形成區(qū)域上分別形成柵極絕緣膜，在整個面上形成柵極電極材料的膜，在整個面上形成了光刻膠材料的膜之后，使上述光刻膠材料的膜圖形化以形成刻蝕用的第1掩模，使得在上述第1MOS晶體管的預定形成區(qū)域上具有至少比上述第1MOS晶體管的柵極電極的柵極寬度還大的尺寸的圖形，在上述第2MOS晶體管的預定形成區(qū)域上具有與上述第2MOS晶體管的柵極電極對應的圖形，借助于使用上述第1掩模的刻蝕法，選擇性地刻蝕上述柵極電極材料的膜以形成上述第2MOS晶體管的柵極電極，在除去了上述第1掩模之后，進行氧化處理，至少在上述第2MOS晶體管的柵極電極的周圍側面上形成第1柵極后氧化膜，在整個面上形成了光刻膠材料的膜之后，使上述光刻膠材料的膜圖形化以形成刻蝕用的第2掩模，使得在上述第1MOS晶體管的預定形成區(qū)域上具有與上述第1MOS晶體管的柵極電極對應的圖形，在上述第2MOS晶體管的預定形成區(qū)域上具有把整個面都覆蓋起來的圖形，借助于使用上述第2掩模的刻蝕法，選擇性地刻蝕上述柵極電極材料的膜以形成上述第1MOS晶體管的柵極電極，進行氧化處理，在形成有上述第1柵極后氧化膜之外的上述第1MOS晶體管的柵極電極的周圍側面上，形成膜厚與上述第1柵極后氧化膜不同的第2柵極后氧化膜。
如上所述，倘采用本發(fā)明，則可以提供可以對各自的用途設定最合適的柵極寬度或布線節(jié)距以及柵極后氧化膜的膜厚的半導體器件及其制造方法。圖1的剖面圖示出了制造本發(fā)明的一個實施形態(tài)的LSI時的最初的制造工序。
圖2的剖面圖示出了接在圖1后邊的制造工序。
圖3的剖面圖示出了接在圖2后邊的制造工序。
圖4的剖面圖示出了接在圖3后邊的制造工序。
圖5的剖面圖示出了接在圖4后邊的制造工序。
圖6的剖面圖示出了接在圖5后邊的制造工序。
圖7的剖面圖示出了接在圖6后邊的制造工序。
圖8的剖面圖示出了接在圖7后邊的制造工序。
圖9是在制造本發(fā)明的一個實施形態(tài)的LSI時使用的Trim掩模的平面圖。
圖10是在制造本發(fā)明的一個實施形態(tài)的LSI時使用的Alt掩模的平面圖。
圖11是用上述實施形態(tài)的方法制造的LSI的內部邏輯電路一側和DRAM電路一側的平面圖。
圖12是本發(fā)明的變形例的LSI的內部邏輯電路一側和DRAM電路一側的平面圖。
圖13的平面圖示出了在現有的方法中使用的Alt掩模和Trim掩模的一個例子，把Alt掩模和Trim掩模重疊起來的套刻圖象，和對光刻膠進行曝光和顯影處理后得到的圖形。
圖14的剖面圖示出了在用現有的方法制造存儲器混合載置LSI時的最初的制造工序。
圖15的剖面圖示出了接在圖14后邊的制造工序。
圖16的剖面圖示出了接在圖15后邊的制造工序。
圖17的剖面圖示出了接在圖16后邊的制造工序。
圖18示出了在上述現有的方法中使用的Alt掩模和Trim掩模的套刻圖象。以下，參看附圖，對在混合載置有內部邏輯電路和DRAM電路的存儲器混合載置LSI中實施本發(fā)明的情況詳細地進行說明。
圖1(a)、(b)到圖8(a)、(b)的剖面圖，按照工序順序示出了制造同上LSI時的制造方法，圖1(a)到圖8(a)分別示出了內部邏輯電路的一部分的剖面，圖1(b)到圖8(b)分別示出了DRAM電路的一部分的剖面圖。此外，圖9(a)、(b)和圖10(a)、(b)是在同上方法中使用的掩模的平面圖，另外，在圖1(a)、(b)到圖8(a)、(b)中，在DRAM電路中，省略了STI構造和槽電容器等的圖示，僅僅示出了柵極電極的構造。
首先，如圖1(a)、(b)所示，為了形成CMOS晶體管，在半導體襯底21上邊形成p阱區(qū)域22和n阱區(qū)域(未畫出來)，和器件隔離絕緣膜23之后，在內部邏輯電路一側和DRAM電路一側形成膜厚不同的柵極絕緣膜24、25，在該情況下，內部邏輯電路一側的柵極絕緣膜14的膜厚，要形成得比DRAM電路一側的柵極絕緣膜25的膜厚薄。接著，在整個面上形成多晶硅膜26，在其上邊形成例如由SiON等構成的反射防止膜27，然后向其上邊涂敷光刻膠28。
其次，對于內部邏輯電路來說，用使用具有圖9(a)所示那樣的圖形，對于DRAM電路來說具有圖9(b)所示那樣的圖形的勒本松法的Trim掩模的光刻工藝，把圖形復制到光刻膠28上。在這里，在圖9(a)中，41表示用Cr膜形成的遮光部分，該遮光部分41被作成為使得具有比要在內部邏輯電路一側形成的MOS晶體管的柵極電極的柵極寬度寬得多的尺寸的圖形，例如，具有把含有柵極電極形成區(qū)域的有源區(qū)覆蓋起來那樣的圖形。另一方面，在圖9(b)中，42表示由Cr膜形成的遮光部分，該遮光部分42被形成為具有與要在DRAM電路一側形成的MOS晶體管的柵極電極對應的圖形。
其次，進行光刻膠28的顯影處理以除去不需要的光刻膠28，剩下圖2(a)、(b)所示那樣形狀的光刻膠28。
其次，如圖3(a)、(b)所示，借助于把光刻膠28用做掩模的各向異性刻蝕，依次刻蝕反射防止膜27和多晶硅膜26。借助于到此為止的工序，在DRAM電路一側形成由多晶硅膜26構成的柵極電極29。
接著，在剝離掉上述光刻膠28之后，例如進行1000℃的RTO(快速熱氧化工序)，如圖4(a)、(b)所示，在DRAM電路一側的柵極電極29的周圍側面上形成柵極后氧化膜30。在形成該柵極后氧化膜30之際，要進行柵極電極29下部的拐角部分的圓角化處理。此外，這時，在內部邏輯電路一側，在多晶硅膜26的周圍側面上也形成氧化膜30。
之后，在向整個面上涂敷上新的光刻膠之后，借助于對內部邏輯電路使用由具有圖10所示那樣圖形的勒本松法得到的Alt掩模的光刻工藝，把圖形復制到光刻膠上。在這里，在圖10中，43表示由Cr膜形成的遮光部分，該遮光部分43被作成為具有與在內部邏輯電路上形成的MOS晶體管的柵極電極對應的圖形。此外，44是進行相位反轉的移相器部分。另外，對于DRAM電路一側來說，要形成遮光部分，使得把所有的區(qū)域都覆蓋起來，雖然沒有特別畫出來。
圖5(a)、(b)示出了在把上述圖形復制到光刻膠上，進行顯影處理除去不需要的光刻膠之后，進行了借助于進行各向同性刻蝕而使內部邏輯電路一側的光刻膠的尺寸變細的調整處理之后的狀態(tài)。在DRAM電路一側則用光刻膠31把全體都覆蓋起來。
其次，如圖6(a)、(b)所示，把光刻膠31用做掩模，依次刻蝕內部邏輯電路一側的反射防止膜27和多晶硅膜26。借助于此，在內部邏輯電路一側，形成具有所希望尺寸的由多晶硅膜26構成的柵極電極32。
接著，在剝離掉上述光刻膠31之后，例如進行1000℃的RTO，如圖7(a)、(b)所示，在內部邏輯電路一側的柵極電極32的周圍側面上形成柵極后氧化膜33。與此同時，進行柵極電極32的下部拐角部分的圓角化處理。該柵極后氧化膜33的膜厚，要形成的比先前在DRAM電路一側的柵極電極29的周圍側面上形成的柵極后氧化膜30更薄，為要把柵極后氧化膜32的膜厚形成得比柵極后氧化膜30更薄，只要使例如氧化時間更短即可。采用使柵極后氧化膜32的膜厚形成得更薄的辦法，在內部邏輯電路一側的柵極電極的下部拐角部分處進行圓角化處理部分的曲率，與DRAM電路一側的柵極電極29比將減小。
其次，在除去了反射防止膜27之后，用通常的CMOS工藝形成LSI。例如，圖8(a)、(b)表示在內部邏輯電路一側已形成了具有擴展(Extention)構造的MOS晶體管的狀態(tài)。
圖8(a)所示構造的MOS晶體管，例如可以如下那樣地形成。首先，采用以柵極電極32為掩模向p阱區(qū)域22內導入例如砷等的雜質的辦法，形成結深淺的擴散區(qū)域34。然后，在柵極電極32的側壁上邊形成例如由SiN等構成的側壁絕緣膜35。接著，以其為掩模采用向p阱區(qū)域22內導入例如As或P的辦法形成結深深的擴散區(qū)域36。借助于此，就可以得到MOS晶體管。
圖9(b)所示那樣的DRAM電路一側的MOS晶體管，可以采用以柵極電極29為掩模向p阱區(qū)域22內導入例如As等的雜質形成擴散區(qū)域37的辦法得到。
在這樣的方法中，在DRAM電路一側，形成具有與光刻膠圖形對應的尺寸的柵極寬度的柵極電極29，不存在象現有方法那樣歸因于進行調整處理而使柵極電極的柵極寬度變窄的可能性。在內部邏輯電路一側，由于作成為在使光刻膠圖形化之后，在進行調整處理使光刻膠的尺寸變細之后，再進行柵極電極的加工，故可以形成具有微細寬度的MOS晶體管。
此外，在上述方法的情況下，規(guī)定為在對DRAM電路一側的柵極電極進行加工，在DRAM電路一側的MOS晶體管上形成了柵極后氧化膜之后，在用光刻膠把DRAM電路一側覆蓋起來的狀態(tài)下，再對內部邏輯電路一側的柵極電極進行加工，在內部邏輯電路一側的MOS晶體管上形成柵極后氧化膜。為此，可以自由地在DRAM電路一側和內部邏輯電路一側，在各自的MOS晶體管上形成所希望膜厚的柵極后氧化膜。
圖11(a)、(b)是用上述那樣的方法制造的LSI的內部邏輯電路一側和DRAM電路一側的平面圖。
如圖11(a)所示，在內部邏輯電路一側形成有多個MOS晶體管，這些MOS晶體管的柵極電極32被形成為分別具有Li的柵極寬度，而且，各個柵極電極32的間隔(布線節(jié)距)被作成為Si。另外，在圖11(a)中，AA表示有源區(qū)，42表示圖9所示掩模的遮光部分的邊界。此外，在該MOS晶體管中，在與有源區(qū)AA接連的部分及其附近的柵極電極32的周圍側面上，形成膜厚薄的柵極后氧化膜33，在除此之外的部分上形成與在DRAM電路一側的MOS晶體管的柵極電極29的周圍側面上形成的膜厚厚的柵極后氧化膜30相同膜厚的柵極后氧化膜30。
另一方面，如圖11(b)所示，在DRAM電路一側也形成多個MOS晶體管，這多個MOS晶體管的柵極電極29，分別被形成為具有Le的柵極寬度，而且，各個柵極電極29的相互間隔被作成為Se。此外，在這些MOS晶體管的柵極電極29的周圍側面上形成膜厚厚的柵極后氧化膜30。
在這里，在柵極寬度Li、Le，和柵極電極的相互間隔Si、Se之間，Li＜Le，Si＞Se的關系成立。
在LSI動作時，規(guī)定給在內部邏輯電路一側形成的多個MOS晶體管的柵極電極，例如加上Vdd1的電壓，給在DRAM電路一側形成多個MOS晶體管的柵極電極加上例如Vdd2的電壓。這樣一來，在上述兩個電壓之間具有Vdd1＜Vdd2的關系的情況下，與在內部邏輯電路一側的MOS晶體管的柵極電極32的周圍側面上形成的柵極后氧化膜32比較，由于在DRAM電路一側的MOS晶體管的柵極電極29的周圍側面上形成的柵極后氧化膜30這一方的膜厚厚，故可以使加在兩個柵極上的電場的強度變成為大體上均等。
于是，即使在MOS晶體管的柵極電極上施加的電壓不同的情況下也可以與之對應地改變各柵極電極的柵極后氧化膜的膜厚，從而可以使加在各柵極電極上的電場強度大體上均等，因而可以容易地應對多電源。
然而，在移相法中，除去勒本松法之外，還有一種被稱之為半色調的手法。這種方法不對在原版(掩模)上邊要形成圖形的空白完全地遮光，而是使數％到數10％的光進行相位反轉后透過，以改善圖形端部的對比度的方法。該方法，與勒本松法比較，雖然對比度的改善效果小，但是，相對于在勒本松法的情況下，總是相鄰地配置移相器，存在著使透過光的相位反轉的制約，故半色調法不存在圖形配置上的制約。
若用上述實施形態(tài)的方法，由于用Alt掩模和Trim掩模分別對不同的光刻膠進行圖形復制，故可以在加工象DRAM電路那樣微細節(jié)距的布線時，通過在使用Trim掩模的光刻中使用該半色調掩模的辦法，來改善加工寬余量。
此外，在上述實施形態(tài)中，說明的是在進行曝光時，為了防止由光的反射產生的壞影響，在形成了反射防止膜27后涂敷光刻膠28的情況。
對此，也可以在多晶硅膜26上邊形成沒有反射防止效果，可以得到與多晶硅膜26的刻蝕選擇比的材料，例如，由SiO2或SiN構成的膜而不形成反射防止膜27。但是，在該情況下，必須在該膜的上邊與光刻膠材料同時設置可刻蝕的反射防止膜。
此外，考慮到掩模的對準偏差、加工上的尺寸波動和光刻膠的調整量等，也可以作成為使得Trim掩模的開口部分不重疊到有源區(qū)上。得益于此，在除去在內部邏輯電路一側的MOS晶體管的加工時將成為妨害的柵極后氧化膜時，就因刻蝕有源區(qū)上邊的柵極絕緣膜而可以防止柵極電極加工時的有源區(qū)被刻蝕。
此外，如本發(fā)明的變形例的圖12(a)、(b)的平面圖所示，可以采用作為內部邏輯電路一側的MOS晶體管的柵極后氧化膜，把膜厚厚的柵極后氧化膜30形成為使得一部分延伸到比有源區(qū)AA還往內側的辦法，提高該MOS晶體管的耐壓和可靠性。
這樣的形狀，如圖12(a)所示，可以采用把圖9(a)所示的Trim掩模的遮光部分41的圖形形成得更小的辦法實現。
另外，在上述實施形態(tài)中，雖然說明的是在內部邏輯電路一側僅僅形成一種溝道型就是說n溝道型的MOS晶體管的情況，但是，可以在n阱區(qū)域內形成p溝道型的MOS晶體管，這是不言而喻的。
權利要求
1.一種半導體器件，其特征在于具備具有柵極寬度Le的柵極電極、和設置在該柵極電極的周圍側面上的第1柵極后氧化膜的第1MOS晶體管；具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和設置在該柵極電極的周圍側面上、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
2.根據權利要求1所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分的膜厚形成得比上述第1柵極后氧化膜的膜厚更薄。
3.根據權利要求1所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分以外的膜厚形成得與上述第1柵極后氧化膜的膜厚相同。
4.一種半導體器件，其特征在于具備具有分別具有柵極寬度Le和相互間隔Se的柵極電極、和設置在這些柵極電極的周圍側面上的第1柵極后氧化膜的多個第1MOS晶體管；具有分別具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li和比上述第1MOS晶體管的相互間隔Se大的相互間隔Si的柵極電極，和具有在該柵極電極的周圍側面上設置、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的多個第2MOS晶體管。
5.根據權利要求4所述的半導體器件，其特征在于上述多個第2MOS晶體管的每一個具有有源區(qū)，在上述各個第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分的膜厚形成得比上述第1柵極后氧化膜的膜厚更薄。
6.根據權利要求4所述的半導體器件，其特征在于上述多個第2MOS晶體管的每一個具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分以外的膜厚形成得與上述第1柵極后氧化膜的膜厚相同。
7.一種半導體器件，其特征在于具備具有加上第1電壓的柵極寬度Le的柵極電極、和設置在該柵極電極的周圍側面上的第1柵極后氧化膜的第1MOS晶體管；具有加上比上述第1電壓低的第2電壓且分別具有比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和具有在該柵極電極的周圍側面上設置、至少一部分與上述第1柵極后氧化膜的膜厚不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
8. 根據權利要求7所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分及其附近的膜厚形成得比上述第1柵極后氧化膜的膜厚更薄。
9.根據權利要求7所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分及其附近以外的膜厚形成得與上述第1柵極后氧化膜的膜厚相同。
10.一種半導體器件，其特征在于具備具有第1膜厚的柵極絕緣膜和在該柵極絕緣膜上邊設置的柵極寬度Le的柵極電極、和在該柵極電極的周圍側面上設置的第1柵極后氧化膜的第1MOS晶體管；具有比上述第1膜厚還薄的第2膜厚的柵極絕緣膜和在該柵極絕緣膜上邊設置的比上述第1MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極，和具有在該柵極電極的周圍側面上設置、至少一部分與上述第1柵極后氧化膜不同的膜厚的第2柵極后氧化膜的第2MOS晶體管。
11.根據權利要求10所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分的膜厚形成得比上述第1柵極后氧化膜的膜厚更薄。
12.根據權利要求10所述的半導體器件，其特征在于上述第2MOS晶體管具有有源區(qū)，在上述第2MOS晶體管的上述第2柵極后氧化膜之內，上述柵極電極的與上述有源區(qū)接連的部分以外的膜厚形成得與上述第1柵極后氧化膜的膜厚相同。
13.一種半導體器件的制造方法，其特征在于在半導體襯底上邊的第1MOS晶體管預定形成區(qū)域和第2MOS晶體管的預定形成區(qū)域上分別形成柵極絕緣膜，在整個面上形成柵極電極材料的膜，在整個面上形成了光刻膠材料的膜之后，使上述光刻膠材料的膜圖形化以形成刻蝕用的第1掩模，使得在上述第1MOS晶體管的預定形成區(qū)域上具有至少比上述第1MOS晶體管的柵極電極的柵極寬度還大的尺寸的圖形，在上述第2MOS晶體管的預定形成區(qū)域上具有與上述第2MOS晶體管的柵極電極對應的圖形，借助于使用上述第1掩模的刻蝕法，選擇性地刻蝕上述柵極電極材料的膜以形成上述第2MOS晶體管的柵極電極，在除去了上述第1掩模之后，進行氧化處理，至少在上述第2MOS晶體管的柵極電極的周圍側面上形成第1柵極后氧化膜，在整個面上形成了光刻膠材料的膜之后，使上述光刻膠材料的膜圖形化以形成刻蝕用的第2掩模，使得在上述第1MOS晶體管的預定形成區(qū)域上具有與上述第1MOS晶體管的柵極電極對應的圖形，在上述第2MOS晶體管的預定形成區(qū)域上具有把整個面都覆蓋起來的圖形，借助于使用上述第2掩模的刻蝕法，選擇性地刻蝕上述柵極電極材料的膜以形成上述第1MOS晶體管的柵極電極，進行氧化處理，在形成有上述第1柵極后氧化膜之外的上述第1MOS晶體管的柵極電極的周圍側面上，形成膜厚與上述第1柵極后氧化膜不同的第2柵極后氧化膜。
14.根據權利要求13所述的半導體器件的制造方法，其特征在于使得上述第2柵極后氧化膜的膜厚變得比上述第1柵極后氧化膜更厚那樣地形成上述第2柵極后氧化膜。
15.根據權利要求13所述的半導體器件的制造方法，其特征在于在上述第1MOS晶體管的預定形成區(qū)域上邊和第2MOS晶體管的預定形成區(qū)域上邊，分別形成不同膜厚的柵極絕緣膜。
16.根據權利要求13所述的半導體器件的制造方法，其特征在于在形成了上述第2掩模后，對上述第1MOS晶體管的預定形成區(qū)域上邊的光刻膠圖形進行刻蝕以使之變細。
全文摘要
本發(fā)明的特征在于用由勒本松法得到的Trim掩模和Alt掩模形成具有不同膜厚的柵極后氧化膜的2種微細的MOS晶體管。具備具有柵極寬度Le的柵極電極28、和設置在該柵極電極的周圍側面上的柵極后氧化膜30的第1MOS晶體管；具有比上述第1 MOS晶體管的柵極電極的柵極寬度Le小的柵極寬度Li的柵極電極32，和設置在該柵極電極的周圍側面上、至少一部分與上述柵極后氧化膜30不同的膜厚的柵極后氧化膜33的第2 MOS晶體管。
文檔編號H01L21/00GK1412848SQ0214682
公開日2003年4月23日 申請日期2002年10月11日 優(yōu)先權日2001年10月11日
發(fā)明者親松尚人 申請人:株式會社東芝