專(zhuān)利名稱(chēng)：芯片封裝結(jié)構(gòu)及結(jié)構(gòu)中的基底板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)，且特別是有關(guān)于一種芯片封裝結(jié)構(gòu)及結(jié)構(gòu)中的基底板。
由于應(yīng)用集成電路的積集度不斷地提升，以致在IC上整合的功能也愈來(lái)愈形復(fù)雜，其封裝所需的輸入/輸出(Input/Output，簡(jiǎn)稱(chēng)I/O)接腳數(shù)也愈來(lái)愈多。因此，封裝技術(shù)也不斷地推演改進(jìn)，早期將晶粒架構(gòu)于導(dǎo)線(xiàn)框(Lead Frame)上的QFP(quad flat pack)封裝已逐漸不符所需，甚而近期的PGA(pin-grid array)封裝也已無(wú)法符合高I/O接腳數(shù)的需求。于是，一種將晶粒架構(gòu)于以印刷電路技術(shù)為基礎(chǔ)的一小片印刷電路基板的基底板(substrate)上的球格數(shù)組(Ball Grid Array，簡(jiǎn)稱(chēng)BGA)封裝乃應(yīng)運(yùn)而生，且已成為高I/O接腳數(shù)的IC的封裝主流。
請(qǐng)參考

圖1所示，其為一種現(xiàn)有的北橋芯片封裝結(jié)構(gòu)的基底板示意圖。此處所繪示的是基底板100用以黏貼晶粒的一面，其中為簡(jiǎn)化圖式使其更容易辨識(shí)起見(jiàn)，許多可以用金屬線(xiàn)與晶粒上的接線(xiàn)墊連接的焊墊及引出晶粒I/O接腳的布線(xiàn)均已省略。
一般來(lái)說(shuō)，北橋芯片通常會(huì)連接中央處理器(Central ProcessingUnit，簡(jiǎn)稱(chēng)CPU)、加速圖形端口(Accelerated Graphic Port，簡(jiǎn)稱(chēng)AGP)裝置、系統(tǒng)內(nèi)存及南橋芯片。因此，北橋芯片內(nèi)部就具有中央處理器控制單元，加速圖形端口控制單元，內(nèi)存控制單元，以及南橋芯片控制單元(未繪示)等幾個(gè)部分的功能方塊電路。而北橋芯片的I/O為了與連接的裝置的I/O之間作信息的傳遞，因此，北橋芯片的基底板100上必須提供這些裝置的電源。
因此，其電源布局如圖中所示，包括一接地區(qū)110及多個(gè)電源區(qū)120、130、140、150和160。其中接地區(qū)110用來(lái)黏貼晶粒及連接晶粒的接地腳位。電源區(qū)120為用以提供晶粒的加速圖形端口控制單元的I/O部分的電源(Vcc1)的電源腳位，一般為1.5V電壓。電源區(qū)130為用以提供晶粒的南橋芯片控制單元的I/O部分的電源(Vcc2)的電源腳位，一般也是1.5V電壓。電源區(qū)140為用以提供晶粒的內(nèi)存控制單元的I/O部分的電源(Vcc3)的電源腳位，一般為2.5V電壓。電源區(qū)150為用以提供晶粒的中央處理器控制單元的I/O部分的電源(Vtt)的電源腳位，一般也是1.5V電壓，而電源區(qū)160則為連接晶粒的各單元的核心部分的電源(Vcore)的電源腳位，Vcore的電壓為2.5V。
北橋芯片上的各個(gè)單元為了要和外部裝置間作信息的傳遞，因此，各個(gè)單元的信號(hào)與其I/O之間就必須作電壓的轉(zhuǎn)換。請(qǐng)參考圖2所示，其為信號(hào)驅(qū)動(dòng)示意圖。圖中顯示輸入信號(hào)Sin經(jīng)核心驅(qū)動(dòng)器210及I/O驅(qū)動(dòng)器220的驅(qū)動(dòng)成為輸出信號(hào)Sout，Vcore提供核心驅(qū)動(dòng)器210的電源，而Vtt則提供I/O驅(qū)動(dòng)器220的電源。由圖1及圖2的說(shuō)明中可知，現(xiàn)有的北橋芯片封裝結(jié)構(gòu)的基底板因未將各控制單元的核心部分的電源隔離，故在高頻的信號(hào)變化時(shí)核心部分的電源區(qū)160會(huì)產(chǎn)生電壓擾動(dòng)，并因而干擾到北橋芯片其它單元的運(yùn)作，導(dǎo)致發(fā)生不穩(wěn)定狀況的可能。
為實(shí)現(xiàn)上述及其它目的，本發(fā)明提供一種芯片封裝結(jié)構(gòu)，包括晶粒及基底板?；装逵靡园仓镁Я＜疤峁┚Я５牟季€(xiàn)結(jié)構(gòu)，且具有一π型濾波器，以隔離基底板的不同核心電源區(qū)。其中，基底板還包括用以提供晶粒的第一部分電路電源的第一核心電源區(qū)、及用以提供晶粒的第二部分電路電源的第二核心電源區(qū)。
本發(fā)明的較佳實(shí)施例中，其π型濾波器包括一端耦接第一核心電源區(qū)，且另一端接地的第一電容器、一端耦接第二核心電源區(qū)，且另一端接地的第二電容器、以及兩端分別耦接第一核心電源區(qū)及第二核心電源區(qū)，以構(gòu)成π型濾波器的電感器。其中，第一電容器及第二電容器的值為0.1μF，而電感器的規(guī)格為于頻率1.6GHz時(shí)，阻抗為100Ω。
較佳地，此π型濾波器還包括一第三電容器，其值為0.001μF，且其一端耦接第二電源區(qū)，而另一端則接地。其配置的位置為基底板中的兩個(gè)邊連接的角落處。
較佳地，此基底板還包括另一π型濾波器，其配置的位置為基底板中的另兩個(gè)邊連接的角落處。
由上述的說(shuō)明中可知，本發(fā)明所提供的一種芯片封裝結(jié)構(gòu)及結(jié)構(gòu)中的基底板，其運(yùn)用一個(gè)或兩個(gè)π型濾波器來(lái)隔離基底板的不同電源區(qū)，以避免噪聲相互干擾，故可使芯片工作更加穩(wěn)定。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特以較佳實(shí)施例，并配合所附圖式，加以詳細(xì)說(shuō)明。
圖式標(biāo)號(hào)的簡(jiǎn)單說(shuō)明100、300基底板110、310、340、345、350、355、360、365接地區(qū)120、130、140、150、160電源區(qū)
210核心驅(qū)動(dòng)器220I/O驅(qū)動(dòng)器315、320、325、330、335電源區(qū)372、382電感器374、376、378、384、386、388電容器390、395π型濾波器396、397、398、399基底板邊由于配合AMD公司K8系列使用的北橋芯片會(huì)連接中央處理器、加速圖形端口裝置及南橋芯片，因此，北橋芯片內(nèi)部就具有中央處理器控制單元，加速圖形端口控制單元，以及南橋芯片控制單元(未繪示)等幾個(gè)部分的功能方塊電路。而北橋芯片的I/O為了與連接的裝置的I/O之間作信息的傳遞，因此，北橋芯片的基底板300上必須提供這些裝置的電源。
因此，其電源布局如圖中所示，包括一接地區(qū)310及多個(gè)電源區(qū)315、320、325、330和335。其中接地區(qū)310通常用來(lái)黏貼晶粒及連接晶粒的接地腳位。電源區(qū)315為用以提供晶粒的加速圖形端口控制單元的I/O部分的電源(Vcc1)的電源腳位，一般為1.5V電壓。電源區(qū)320為用以提供晶粒的南橋芯片控制單元的I/O部分的電源(Vcc2)的電源腳位，一般也是1.5V電壓。電源區(qū)325為用以提供晶粒的中央處理器控制單元的I/O部分的電源(Vtt)的電源腳位，一般也是1.5V電壓。
此外，本實(shí)施例將連接晶粒的各單元核心部分的電源腳位的電源區(qū)區(qū)分為第一核心電源區(qū)330及第二核心電源區(qū)335兩部分，其電壓均為2.5V。其中，第一核心電源區(qū)330為用以提供晶粒的中央處理器控制單元的核心部分的電源(Vcore1)的電源腳位。而第二核心電源區(qū)335為用以提供晶粒的加速圖形端口控制單元及南橋芯片控制單元的核心部分的電源(Vcore2)的電源腳位。而為了隔離第一核心電源區(qū)330及第二核心電源區(qū)335間的噪聲干擾，以提高芯片工作的穩(wěn)定度，本實(shí)施例于基底板300中的兩個(gè)邊396及397連接的角落處配置一π型濾波器390，并于基底板300中的另兩個(gè)邊398及399連接的角落處配置另一π型濾波器395。π型濾波器390至少包括電容器374、376及電感器372，電容器374連接于第二核心電源區(qū)335與接地區(qū)340之間，電容器376連接于第一核心電源區(qū)330與接地區(qū)345之間，電感器372連接于第一核心電源區(qū)330與第二核心電源區(qū)335之間。同理，π型濾波器395則至少包括電容器384、386及電感器382，電容器384連接于第二核心電源區(qū)335與接地區(qū)355之間，電容器386連接于第一核心電源區(qū)330與接地區(qū)360之間，電感器382連接于第一核心電源區(qū)330與第二核心電源區(qū)335之間。當(dāng)然，于本實(shí)施例中，π型濾波器390及395分別還包括一電容器378及388分別連接于第一核心電源區(qū)330與接地區(qū)350，365之間。
現(xiàn)在請(qǐng)參考圖4，其為根據(jù)本發(fā)明較佳實(shí)施例的π型濾波器圖標(biāo)，此處以圖3的π型濾波器390為例，并將其布線(xiàn)結(jié)構(gòu)改繪成一般電路圖，以利于了解其電路結(jié)構(gòu)。圖中顯示，此π型濾波器390包括分別分布于電感器372兩側(cè)的電容器374、376及378，其中較佳地電容器374及376的值為0.1μF，電容器378的值為0.001μF，而電感器372的規(guī)格為于頻率1.6GHz時(shí)，阻抗為100Ω，當(dāng)然，本領(lǐng)域的熟練技術(shù)人員應(yīng)當(dāng)了解，其值當(dāng)視不同的應(yīng)用需求而有不同的變化。由圖標(biāo)可知，當(dāng)?shù)谝缓诵碾娫磪^(qū)(Vcore1)或者第二核心電源區(qū)(Vcore1)產(chǎn)生高頻的電壓擾動(dòng)時(shí)，電感器372均可以有效的防止另一核心電源區(qū)的電壓擾動(dòng)。
由上述的說(shuō)明中可知，對(duì)于功能愈來(lái)愈復(fù)雜的半導(dǎo)體應(yīng)用電路而言，必然會(huì)增加其功率消耗，使得產(chǎn)生的噪聲干擾源也隨之增加。此時(shí)，如應(yīng)用本發(fā)明的一種芯片封裝結(jié)構(gòu)及結(jié)構(gòu)中的基底板，將可有效隔離噪聲干擾源，使得芯片工作更趨于穩(wěn)定。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的熟練技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝結(jié)構(gòu)的基底板，適用于封裝一晶粒，其特征在于，包括一第一核心電源區(qū)，用以提供該晶粒的一第一部分電路電源；一第二核心電源區(qū)，用以提供該晶粒的一第二部分電路電源，其中該第一核心電源區(qū)以及該第二核心電源區(qū)具有相同的一電壓；以及一π型濾波器，耦接該第一電源區(qū)及該第二電源區(qū)之間。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的基底板，其特征在于該π型濾波器包括一第一電容器，一端耦接該第一核心電源區(qū)，且另一端接地；一第二電容器，一端耦接該第二核心電源區(qū)，且另一端接地；以及一電感器，兩端分別耦接第一核心電源區(qū)以及該第二核心電源區(qū)，以構(gòu)成該π型濾波器。
3.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)的基底板，其特征在于還包括一第三電容器，該第三電容器的一端耦接該第二核心電源區(qū)，而另一端則接地。
4.一種芯片封裝結(jié)構(gòu)，其特征在于，包括一晶粒；以及一基底板，用以安置該晶粒及提供該晶粒的布線(xiàn)結(jié)構(gòu)，且具有一π型濾波器，以隔離該基底板的不同核心電源區(qū)。
5.如權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于該基底板還包括一第一核心電源區(qū)，用以提供該晶粒的一第一部分電路電源；以及一第二核心電源區(qū)，用以提供該晶粒的一第二部分電路電源，其中，該第一核心電源區(qū)以及該第二核心電源區(qū)具有相同的一電壓。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于該π型濾波器包括一第一電容器，一端耦接該第一核心電源區(qū)，且另一端接地；一第二電容器，一端耦接該第二核心電源區(qū)，且另一端接地；以及一電感器，兩端分別耦接該第一核心電源區(qū)及該第二核心電源區(qū)。
7.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于還包括一第三電容器，該第三電容器的一端耦接該第二核心電源區(qū)，而另一端則接地。
8.一種芯片封裝結(jié)構(gòu)的基底板，適用于封裝一晶粒，其特征在于，包括一第一核心電源區(qū)，用以提供該晶粒的一第一部分電路電源；一第二核心電源區(qū)，用以提供該晶粒的一第二部分電路電源，其中該第一核心電源區(qū)以及該第二核心電源區(qū)具有相同的一電壓；以及至少一電感器，耦接該第一電源區(qū)及該第二電源區(qū)之間。
9.如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)的基底板，其特征在于，還包括一第一電容器，一端耦接該第一核心電源區(qū)，且另一端接地；以及一第二電容器，一端耦接該第二核心電源區(qū)，且另一端接地。
10.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu)的基底板，其特征在于還包括一第三電容器，該第三電容器的一端耦接該第二核心電源區(qū)，而另一端則接地。
全文摘要
本發(fā)明公開(kāi)了一種芯片封裝結(jié)構(gòu)及結(jié)構(gòu)中的基底板,其將連接晶粒的各控制單元的核心部分的電源腳位的電源區(qū)至少區(qū)分為兩部分,并運(yùn)用至少一π型濾波器來(lái)隔離基底板的不同電源區(qū),以避免噪聲相互干擾,使芯片工作更趨于穩(wěn)定。此外,并將π型濾波器配置于基底板中的兩個(gè)邊連接的角落處,以使基底板的線(xiàn)路布局更易于完成。
文檔編號(hào)H01L23/12GK1389912SQ0212323
公開(kāi)日2003年1月8日 申請(qǐng)日期2002年6月13日 優(yōu)先權(quán)日2002年6月13日
發(fā)明者張乃舜 申請(qǐng)人:威盛電子股份有限公司