專利名稱：具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種相變隨機(jī)存儲(chǔ)器系統(tǒng)，特別涉及一種具有冗余存儲(chǔ)單元的相變隨 機(jī)存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
相變存儲(chǔ)器技術(shù)是基于Ovshinsky在20世紀(jì)60年代末(Phys. Rev. Le tt.，21， 1450 1453，1968) 70 年代初(Appl. Phys. Lett.，18，254 257，1971)提出的相變薄膜可 以應(yīng)用于相變存儲(chǔ)介質(zhì)的構(gòu)想建立起來的，是一種價(jià)格便宜、性能穩(wěn)定的存儲(chǔ)器件。相變存 儲(chǔ)器可以做在硅晶片襯底上，其關(guān)鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材料和 引出電極材料，研究熱點(diǎn)也就圍繞其器件工藝展開器件的物理機(jī)制研究包括如何減小器 件材料等。相變存儲(chǔ)器的基本原理是利用電脈沖信號(hào)作用于器件單元上，使相變材料在非 晶態(tài)與多晶態(tài)之間發(fā)生可逆相變，通過分辨非晶態(tài)時(shí)的高阻與多晶態(tài)時(shí)的低阻，可以實(shí)現(xiàn) 信息的寫入、擦除和讀出操作。相變存儲(chǔ)器由于具有高速讀取、高可擦寫次數(shù)、非易失性、元件尺寸小、功耗低、抗 強(qiáng)震動(dòng)和抗輻射等優(yōu)點(diǎn)，被國(guó)際半導(dǎo)體工業(yè)協(xié)會(huì)認(rèn)為最有可能取代目前的閃存存儲(chǔ)器而成 為未來存儲(chǔ)器主流產(chǎn)品和最先成為商用產(chǎn)品的器件。相變存儲(chǔ)器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電 流脈沖信號(hào)擦操作(RESET)，當(dāng)加一個(gè)短且強(qiáng)的脈沖信號(hào)使器件單元中的相變材料溫度 升高到熔化溫度以上后，再經(jīng)過快速冷卻從而實(shí)現(xiàn)相變材料多晶態(tài)到非晶態(tài)的轉(zhuǎn)換，即“1” 態(tài)到“0”態(tài)的轉(zhuǎn)換；寫操作(SET)，當(dāng)施加一個(gè)長(zhǎng)且中等強(qiáng)度的脈沖信號(hào)使相變材料溫度升 到熔化溫度之下、結(jié)晶溫度之上后，并保持一段時(shí)間促使晶核生長(zhǎng)，從而實(shí)現(xiàn)非晶態(tài)到多晶 態(tài)的轉(zhuǎn)換，即“0”態(tài)到“1”態(tài)的轉(zhuǎn)換；讀操作，當(dāng)加一個(gè)對(duì)相變材料的狀態(tài)不會(huì)產(chǎn)生影響的 很弱的脈沖信號(hào)后，通過測(cè)量器件單元的電阻值來讀取它的狀態(tài)。盡管相變存儲(chǔ)器巨大的應(yīng)用前景，并且吸引了業(yè)界廣泛的關(guān)注，但是依然有幾個(gè) 關(guān)鍵技術(shù)點(diǎn)沒有得到很好的解決。其中，相變存儲(chǔ)器的成品率是相變存儲(chǔ)器能否為企業(yè)贏 取利潤(rùn)的重要因素。較早的技術(shù)是這樣的，在普通存儲(chǔ)器中，布置冗余單元以替換失效的存 儲(chǔ)單元，從而提升存儲(chǔ)器最后成片的成品率。該冗余單元以行或者列或者簇(clustor)的 形式布置在正常存儲(chǔ)陣列的周圍，并與正常存儲(chǔ)陣列共享字線或位線。在存儲(chǔ)器出廠前，對(duì) 存儲(chǔ)器進(jìn)行整體測(cè)試，以確定存儲(chǔ)器失效圖樣，然后根據(jù)失效圖樣對(duì)存儲(chǔ)芯片寫入修復(fù)信 息。存儲(chǔ)器根據(jù)該修復(fù)信息，用冗余單元替換失效單元，通常是按照行或者列或者簇的方式 替換的。按照較早的技術(shù)，所述修復(fù)信息是以反熔絲為載體保存在芯片中的。反熔絲的連 接為第一狀態(tài)，反熔絲的不連接為第二狀態(tài)，通過合適的電路將第一狀態(tài)對(duì)應(yīng)第一電平，將 第二狀態(tài)對(duì)應(yīng)于第二電平，從而讀出金屬熔絲中的數(shù)掘。而寫入過程可以是通過紫外線修 復(fù)，或者大電流燒錄。如圖1所示，其為存儲(chǔ)一位(即0或1)存儲(chǔ)修復(fù)信息的單元302的一種可能實(shí)施 方式。熔絲或反熔絲單元的一個(gè)端子連接電源，另一個(gè)端子連接NMOS管匪1的漏端。匪1的柵端為控制端(即fuSe_Ctrl輸入端子)，其源端和體端接地。反相器的輸入端連接NM1的漏端，反相器的輸出端連接W2的柵端。匪2的漏端連接到反相器的輸入端。反相器的 輸出端子作為存儲(chǔ)修復(fù)信息的單元302的輸出端子。在寫入修復(fù)信息的階段，外部測(cè)試儀 器通過測(cè)試針腳將大電流(其由至少大于IOV的電壓所提供)灌入由圖示的COM端引出的 PAD引腳，可以將熔絲或反熔絲單元燒斷。在芯片上電階段，fUse_Ctrl有一個(gè)邏輯“1”的 脈沖信號(hào)，將COM端遺留的電荷施放掉。在實(shí)際讀取修復(fù)信息階段，NMl斷開。如果熔絲或 反熔絲單元處于連接狀態(tài)，則存儲(chǔ)修復(fù)信息的單元302輸出一個(gè)低電平；如果熔絲或反熔 絲單元處于斷開狀態(tài)，則存儲(chǔ)修復(fù)信息的單元302輸出一個(gè)高電平。由此，可將更多個(gè)如此 單元連接后用于存儲(chǔ)修復(fù)信息(即替換的地址信息)。上述方法雖然可以提高相變存儲(chǔ)器的成品率，然而，檢測(cè)相變存儲(chǔ)器的讀寫等操 作只需要在5V以下進(jìn)行，而大電流燒錄，至少需要在IOV以上進(jìn)行，由此就需要額外具有該 燒錄功能的外部測(cè)試儀器，并且還需要芯片留出足夠大的扎針引腳方可進(jìn)行燒錄；而若采 用紫外線修復(fù)，則需要增加額外的測(cè)試步驟，更是提高存儲(chǔ)器成本。再者，由于冗余單元單 純采用行或者列或者簇的方式分布，容易導(dǎo)致由于冗余單元數(shù)目不夠而無法使所有失效的 相變存儲(chǔ)單元被替換。故而，鑒于現(xiàn)有提高相變存儲(chǔ)器成品率的方法操作極為不便，且成本過高，實(shí)有必 要，為之提高思考一套低成本，高效率之方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種操作簡(jiǎn)單易施、且成品率高的具有冗余存儲(chǔ)單元的相 變隨機(jī)存儲(chǔ)器系統(tǒng)。為了達(dá)到上述目的及其他目的，本發(fā)明提供的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ) 器系統(tǒng)，其包括包括多個(gè)用于存儲(chǔ)數(shù)據(jù)的主相變存儲(chǔ)單元的主相變存儲(chǔ)陣列；包括多個(gè) 副相變存儲(chǔ)單元且用于替換所述主相變存儲(chǔ)陣列中失效的主相變存儲(chǔ)單元的副相變存儲(chǔ) 陣列；用于存儲(chǔ)所述主相變存儲(chǔ)陣列中失效的主相變存儲(chǔ)單元的地址信息且包含多個(gè)用于 存儲(chǔ)0或1一位數(shù)據(jù)的子存儲(chǔ)單元的替換信息存儲(chǔ)單元，其中，所有子存儲(chǔ)單元的材料為 金屬線、相變材料、及反熔絲材料中的一種，但所有子存儲(chǔ)單元的材料不都同時(shí)為反熔絲材 料，所述替換信息存儲(chǔ)單元；用于根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的地址、及所述替 換信息存儲(chǔ)單元所存儲(chǔ)的地址信息確定所述待操作的相變存儲(chǔ)單元的地址所對(duì)應(yīng)的主相 變存儲(chǔ)單元是否需要被替換，若是則確定用于替換的副相變存儲(chǔ)單元的地址，并提供一屏 蔽信號(hào)的主副存儲(chǔ)陣列切換單元；與所述主副存儲(chǔ)陣列切換單元相連接，用于當(dāng)無屏蔽信 號(hào)接入時(shí)，根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從所述主相變存儲(chǔ) 陣列中選擇出地址所對(duì)應(yīng)的主相變存儲(chǔ)單元；而有屏蔽信號(hào)接入則不進(jìn)行譯碼的主譯碼 器；與所述主副存儲(chǔ)陣列切換單元相連接，用于當(dāng)有屏蔽信號(hào)接入時(shí)，根據(jù)所述主副存儲(chǔ)陣 列切換單元所確定的副相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從所述副相變存儲(chǔ)陣列中選擇 出地址所對(duì)應(yīng)的副相變存儲(chǔ)單元；而當(dāng)無屏蔽信號(hào)接入則不進(jìn)行譯碼的副譯碼器；用于根 據(jù)所述主譯碼器或副譯碼器的譯碼對(duì)所選擇出的相應(yīng)的主相變存儲(chǔ)單元或副相變存儲(chǔ)單 元進(jìn)行包括讀寫在內(nèi)的各操作的讀寫單元。其中，所有子存儲(chǔ)單元的材料可都采用金屬線，或者都采用相變材料；或者部分子存儲(chǔ)單元采用金屬線而其余子存儲(chǔ)單元采用相變材料；又或者部分子存儲(chǔ)單元采用相變材料而其余子存儲(chǔ)單元采用反熔絲材料；又或者部分子存儲(chǔ)單元采用金屬線而其余子存儲(chǔ)單 元采用反熔絲材料；又或者部分子存儲(chǔ)單元采用金屬線、部分子存儲(chǔ)單元采用反熔絲材料、 而其余子存儲(chǔ)單元采用相變材料。所述相變材料可以為6GSbTe、SiSbTe、SiGe、SbTe或SiSb寸。較佳的，如果所述副相變存儲(chǔ)陣列的副相變存儲(chǔ)單元和主相變存儲(chǔ)陣列的主相變 存儲(chǔ)單元數(shù)目相同，則所述副相變存儲(chǔ)陣列的副相變存儲(chǔ)單元沿主相變存儲(chǔ)器的位線方向 和字線方向分別布置，每一位線方向布置的副相變存儲(chǔ)單元與相應(yīng)位線方向布置的主相變 存儲(chǔ)單元共享字線，且每一位線方向的副相變存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元數(shù)目相同； 每一字線方向布置的副相變存儲(chǔ)單元與相應(yīng)字線方向布置的主相變存儲(chǔ)單元共享位線，其 每一字線方向的副相變存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元數(shù)目相同。綜上所述，本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)在替換信息存儲(chǔ)單 元并非完全采用反熔絲，而是采用金屬絲或者相變材料，這使得替換信息的寫入極為方便， 相對(duì)于現(xiàn)有采用大電流或紫外線方式，可大大降低成本。


圖1為現(xiàn)有以反熔絲作為修復(fù)信息存儲(chǔ)單元材料的存儲(chǔ)單元結(jié)構(gòu)示意圖。圖2為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的基本架構(gòu)示意圖。圖3為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的主相變存儲(chǔ)陣列的 結(jié)構(gòu)示意圖。圖4為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的主相變存儲(chǔ)單元的 結(jié)構(gòu)示意圖。圖5為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的實(shí)施例示意圖。圖6為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的替換信息存儲(chǔ)單元 的簡(jiǎn)化示意圖。圖7為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的主副存儲(chǔ)陣列切換 單元電路結(jié)構(gòu)示意圖。圖8為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的主行譯碼器的電路 結(jié)構(gòu)示意圖。圖9為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的列選通門電路結(jié)構(gòu) 示意圖。圖10為本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)的讀寫單元電路結(jié)構(gòu) 示意圖。
具體實(shí)施例方式請(qǐng)參閱圖2，本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)至少包括主相 變存儲(chǔ)陣列、副相變存儲(chǔ)陣列、替換信息存儲(chǔ)單元、主副存儲(chǔ)陣列切換單元、主譯碼器、副譯 碼器、及讀寫單元等。再請(qǐng)參閱圖3，所述主相變存儲(chǔ)陣列100包括多個(gè)用于存儲(chǔ)數(shù)掘的主相變存儲(chǔ)單元110，各主相變存儲(chǔ)單元110以行列的形式排列，每行的主相變存儲(chǔ)單元共享字線(例如，
第1行共享字線WL0，第2行共享字線WLl......第n+1行共享字線WLn)，每列的主相變存
儲(chǔ)單元共享位線(例如，第1列共享位線BL0，第2列共享字線BLl......第n+1列共享字
線BLn)。而主相變存儲(chǔ)單元110的結(jié)構(gòu)可如圖4所示。相變存儲(chǔ)材料10被例化為一個(gè)具有兩個(gè)端子的類似電阻器件，其第一端子連接選通MOS管11的漏端，第二端子為主相變存 儲(chǔ)單元110的引出端子BL。選通MOS管11的漏端與相變存儲(chǔ)材料10的第一端子相連接， 選通MOS管11的柵端為主相變存儲(chǔ)單元110的引出端子WL，選通MOS管11的源端與體端 共同連接到地(GND)。此外，主相變存儲(chǔ)單元也可采用其他結(jié)構(gòu)，在此不再多述。所述副相變存儲(chǔ)陣列包括多個(gè)副相變存儲(chǔ)單元，用于替換所述主相變存儲(chǔ)陣列 100中失效的主相變存儲(chǔ)單元。請(qǐng)參見圖5，在本實(shí)施例中，所述副相變存儲(chǔ)陣列101的副 相變存儲(chǔ)單元和主相變存儲(chǔ)陣列100的主相變存儲(chǔ)單元110數(shù)目相同，所述副相變存儲(chǔ)陣 列101的副相變存儲(chǔ)單元沿主相變存儲(chǔ)器的位線方向(即BLO、BLl……BLn)和字線方向 (即WLO、WLl……WLn)分別布置，每一位線方向布置的副相變存儲(chǔ)單元與相應(yīng)位線方向布 置的主相變存儲(chǔ)單元共享字線，且每一位線方向的副相變存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元 數(shù)目相同；每一字線方向布置的副相變存儲(chǔ)單元與相應(yīng)字線方向布置的主相變存儲(chǔ)單元共 享位線，其每一字線方向的副相變存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元數(shù)目相同，由此可見，即 便所有的主相變存儲(chǔ)單元都失效，也有相應(yīng)的副相變存儲(chǔ)單元來替換。當(dāng)然，隨著工藝水平 的提高，如果生產(chǎn)廠商經(jīng)過統(tǒng)計(jì)發(fā)現(xiàn)其生產(chǎn)的主相變存儲(chǔ)陣列中的主相變存儲(chǔ)單元失效的 概率較低，則可以根據(jù)實(shí)際情況制備較少的副相變存儲(chǔ)單元用于替換，以節(jié)約成本。所述替換信息存儲(chǔ)單元304(即圖5中的OTP)用于存儲(chǔ)所述主相變存儲(chǔ)陣列中失 效的主相變存儲(chǔ)單元的地址信息，其包含多個(gè)用于存儲(chǔ)0或1 一位數(shù)據(jù)的子存儲(chǔ)單元，其 中，所有子存儲(chǔ)單元的材料為金屬線、相變材料、及反熔絲材料中的一種，但所有子存儲(chǔ)單 元的材料不都同時(shí)為反熔絲材料，也就是說，可以是所有子存儲(chǔ)單元的材料都采用金屬線， 也可以都采用相變材料，還可以部分子存儲(chǔ)單元采用金屬線而其余子存儲(chǔ)單元采用相變材 料，還可以部分子存儲(chǔ)單元采用相變材料而其余子存儲(chǔ)單元采用反熔絲材料，還可以部分 子存儲(chǔ)單元采用金屬線而其余子存儲(chǔ)單元采用反熔絲材料，甚至也可以部分子存儲(chǔ)單元采 用金屬線，部分子存儲(chǔ)單元采用反熔絲材料，其余子存儲(chǔ)單元采用相變材料，而相變材料可 以是GeSbTe、SiSbTe、SiGe、SbTe或SiSb等。生產(chǎn)廠商可以根據(jù)成本控制及操作的便利性 來選擇作為子存儲(chǔ)單元的材料。如圖6所示，其為采用相變材料形成的替換信息存儲(chǔ)單元的簡(jiǎn)化示意圖。由 GeSbTe, SiSbTe, SiGe, SbTe或SiSb等相變材料作為基本存儲(chǔ)子單元被例化為一個(gè)電阻。 所述被例化的電阻的一個(gè)端子連接電源，另一個(gè)端子連接NMOS管匪1的漏端。匪1的柵端 為fUse_Ctrl輸入端子，其源端和體端接地。反相器的輸入端連接匪1的漏端，反相器的輸 出端連接匪2的柵端。匪2的漏端連接到反相器的輸入端。反相器的輸出端子作為OTP單 元的輸出端子。在寫入替換信息時(shí)，外部測(cè)試儀器可通過測(cè)試針腳將電流灌入由圖示的COM 端引出的PAD引腳(即圖6中的黑色方塊)，可以將所述被例化的電阻燒斷。在芯片上電 階段，fuse_ctrl有一個(gè)邏輯“1”的脈沖信號(hào)，將COM端遺留的電荷施放掉。在實(shí)際讀取階 段，匪1斷開。如果所述被例化的電阻處于連接狀態(tài)，則OTP單元輸出一個(gè)低電平；如果所 述被例化的電阻處于斷開狀態(tài)，則OTP單元輸出一個(gè)高電平。由此，可將更多個(gè)如此單元連接后用于存儲(chǔ)替換的地址信息等。此外，替換信息存儲(chǔ)單元也可采用金屬線，其原理和上述采用相變材料類似，故在 此不再詳述。所述主副存儲(chǔ)陣列切換單元303用于根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的 地址、及所述替換信息存儲(chǔ)單元304所存儲(chǔ)的信息確定所述待操作的相變存儲(chǔ)單元的地址 所對(duì)應(yīng)的主相變存儲(chǔ)單元是否需要被副相變存儲(chǔ)單元替換，若是則確定用于替換的副相變 存儲(chǔ)單元的地址，并提供一屏蔽信號(hào)。如圖7所示，其為主副存儲(chǔ)陣列切換單元303的一種可能電路形式。0TP<1:0>表 示OTP單元302的輸出端子，ADDR<1:0>表示外部輸入的地址數(shù)掘，兩個(gè)異或非門的輸入分 別是OTP和ADDR，其輸出作為一個(gè)與非門的輸入。如果ADDR與OTP的數(shù)據(jù)相同，則該與非 門輸出一個(gè)邏輯“0”信號(hào)；如果不相同，則該與非門輸出一個(gè)邏輯“1”信號(hào)。所述與非門的 輸出作為一個(gè)反相器和一個(gè)緩沖器的輸入。所述反相器的輸出作為副行/列譯碼器控制， 所述緩沖器的輸出作為主行/列譯碼器控制。如果與非門輸出為邏輯“ 1”，則主行/列譯碼 器工作，而副行/列譯碼器不工作；如果與非門的輸出為邏輯“0”，則副行/列譯碼器工作， 而主行/列譯碼器不工作。由此可見，當(dāng)ADDR與OTP數(shù)據(jù)相同時(shí)，表示外部輸入的地址被 記錄在OTP中，是需要被副存儲(chǔ)陣列替換的地址，此時(shí)主行/列譯碼器不工作，而副行/列 譯碼器工作，實(shí)際的讀寫操作發(fā)生在副相變存儲(chǔ)陣列中。而當(dāng)ADDR與OTP數(shù)據(jù)不相同時(shí)， 表示這個(gè)地址沒有被記錄在OTP中，是不需要被副存儲(chǔ)陣列替換的地址，此時(shí)主行/列譯碼 器工作，而副行/列譯碼器不工作，實(shí)際的讀寫操作發(fā)生在主相變存儲(chǔ)陣列中。所述主譯碼器與所述主副存儲(chǔ)陣列切換單元相連接，用于當(dāng)無屏蔽信號(hào)接入時(shí)， 根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從所述主相變存儲(chǔ)陣列中選 擇出地址所對(duì)應(yīng)的主相變存儲(chǔ)單元；而有屏蔽信號(hào)接入則不進(jìn)行譯碼。如圖5所示，其可包 括對(duì)主相變存儲(chǔ)陣列的行進(jìn)行譯碼的主行譯碼器200和對(duì)列進(jìn)行譯碼的主列譯碼器202。圖8為主行譯碼器200的一種可能電路形式。輸入A和B分別通過反相器獲得反 相信號(hào)AN和BN，然后將輸入A和B、反相信號(hào)AN和輸入B、輸入A和反相信號(hào)BN，反相信號(hào) AN和反相信號(hào)BN分別作為二輸入與門的輸入，得到四個(gè)輸出0UT<3:0>。將多個(gè)這樣的電 路組合形成的組合電路的輸出可以作為字線信號(hào)或者位線信號(hào)(在本實(shí)施例中，是通過列 選通門204控制位線BLOJLPHBLn信號(hào)，因此，可將列選通門的一部分歸于主譯碼器，而另 一部分歸于副譯碼器)。此外，主列譯碼器202也可以采用如圖8所示的電路形式，當(dāng)然，也 可采用其他電路形式。所述副譯碼器與所述主副存儲(chǔ)陣列切換單元303相連接，用于當(dāng)有屏蔽信號(hào)接入 時(shí)，根據(jù)所述主副存儲(chǔ)陣列切換單元303所確定的副相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從 所述副相變存儲(chǔ)陣列中選擇出地址所對(duì)應(yīng)的副相變存儲(chǔ)單元；而當(dāng)無屏蔽信號(hào)接入則不進(jìn) 行譯碼。如圖5所示，其可包括對(duì)副相變存儲(chǔ)陣列的行進(jìn)行譯碼的副行譯碼器201和對(duì)列進(jìn) 行譯碼的副列譯碼器203。副行譯碼器201和副列譯碼器203也可采用圖8所示的電路形 式，須注意的是，副列譯碼器203輸出作為列選通門204的控制信號(hào)控制位線SBL0，SBL1··· SBLn信號(hào)。如圖9所示，前述的列選通門204可以是由多個(gè)NMOS管構(gòu)成。每?jī)蓚€(gè)NMOS管的漏端連接在一起，并與主相變存儲(chǔ)陣列100和副相變存儲(chǔ)陣列101的位線相連接。漏端相連的兩個(gè)NMOS管各自的柵端也連接在一起，分別形成接入端⑶0、⑶1……⑶n，并與圖5中的 主列譯碼器202和副列譯碼器203的輸出連接在一起。正如接下去會(huì)講到的。在本實(shí)施例 中，主列譯碼器202和副列譯碼器203的輸出數(shù)目與主相變存儲(chǔ)陣列100及副相變存儲(chǔ)陣 列101所有的位線數(shù)目相同，并且一一對(duì)應(yīng)。而接入端⑶0，⑶1···⑶η與共有的漏端(BL0， BLl-BLn)也是滿足一一對(duì)應(yīng)關(guān)系。而漏端相連的兩個(gè)NMOS管中的一個(gè)NMOS管的源端與 讀寫單元的一個(gè)輸入端子一寫驅(qū)動(dòng)相連接；另一個(gè)NMOS管與讀寫單元的另一個(gè)輸入端 子——讀驅(qū)動(dòng)相連接。由此可見，由于主譯碼器和副譯碼器不同時(shí)工作，因此，根據(jù)接入端 ⑶0，⑶1···⑶η各個(gè)連接線的電平，可以唯一的選擇主相變存儲(chǔ)陣列100或副101中相應(yīng)的 存儲(chǔ)單元。所述讀寫單元(即讀寫驅(qū)動(dòng)電路300)用于根據(jù)所述主譯碼器或副譯碼器的譯碼 對(duì)所選擇出的相應(yīng)的主相變存儲(chǔ)單元或副相變存儲(chǔ)單元進(jìn)行包括讀寫在內(nèi)的各操作。圖10為讀寫驅(qū)動(dòng)電路300的一種可能結(jié)構(gòu)，PMOS管PMl的源端和體端接電源 (VDD)，其漏端和柵端連接在一起，并與一系列開關(guān)的一個(gè)端子及PMOS管ΡΜ2和ΡΜ3的柵端 相連。PMOS管ΡΜ2的源端和體端接電源(VDD)，柵端與PMl的柵端相連，漏端連接列選通門 204的一個(gè)端子——寫驅(qū)動(dòng)。ΡΜ3的源端和體端接電源(VDD)，柵端與PMl的柵端相連，漏端 連接列選通門204的一個(gè)端子——讀驅(qū)動(dòng)相連。圖10中的3個(gè)開關(guān)，其每個(gè)開關(guān)有一個(gè)端 子與其他兩個(gè)開關(guān)中的一個(gè)端子相連接，并且都連接到PMl的柵端，讀寫信號(hào)及數(shù)據(jù)控制 這些開關(guān)的打開與關(guān)閉狀態(tài)。這些開關(guān)的另一個(gè)端子分別連接SET參考電流源，RESET參 考電流源和讀參考電流源。在存儲(chǔ)器出廠前，先開始配置OTP，即向替換信息存儲(chǔ)單元寫入替換信息首先， 對(duì)主相變存儲(chǔ)陣列和副相變存儲(chǔ)陣列進(jìn)行測(cè)試；其次，根據(jù)測(cè)試結(jié)果，決定主相變存儲(chǔ)陣列 的某些單元需要被副相變存儲(chǔ)單元替換；最后，將需要被替換的主相變存儲(chǔ)陣列單元的地 址和對(duì)應(yīng)的準(zhǔn)備用于替換所述需要被替換的主相變存儲(chǔ)陣列單元的副相變存儲(chǔ)單元的地 址寫入到OTP中，此即為OTP的配置信息。出廠后，在相變隨機(jī)存儲(chǔ)器系統(tǒng)上電之后，OTP將 所述配置信息送入主副存儲(chǔ)陣列切換單元303。而后，當(dāng)開始實(shí)際的讀寫操作時(shí)，地址首先 在主副存儲(chǔ)陣列切換單元303中進(jìn)行比對(duì)，如果該地址被認(rèn)為是指向所述需要被替換的主 相變存儲(chǔ)陣列單元，則主副存儲(chǔ)陣列切換單元303發(fā)出屏蔽信號(hào)，使屏蔽主行譯碼器200和 主列譯碼器202不工作，同時(shí)使副行譯碼器201和副列譯碼器203進(jìn)行譯碼，這樣。實(shí)際進(jìn) 行的讀寫操作將會(huì)發(fā)生在所述被替換的副相變存儲(chǔ)單元中。綜上所述，本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)由于采用的替換信 息存儲(chǔ)單元并非完全都是反熔絲，而是可以采用相變材料或金屬絲，而這兩種材料的讀寫 都極為方便，因?yàn)榭芍苯硬捎脵z測(cè)相變隨機(jī)存儲(chǔ)器系統(tǒng)的主存儲(chǔ)單元是否失效的檢測(cè)裝置 對(duì)替換信息存儲(chǔ)單元進(jìn)行替換信息寫入的操作，而不需要如反熔絲般需要增加額外具有燒 錄功能的測(cè)試儀器或紫外線，因此可有效降的生產(chǎn)廠商的檢測(cè)成本，同時(shí)還可大大提高相 變隨機(jī)存儲(chǔ)器的成品率。上述實(shí)施例僅列示性說明本發(fā)明的原理及功效，而非用于限制本發(fā)明。任何熟悉此項(xiàng)技術(shù)的人員均可在不違背本發(fā)明的精神及范圍下，對(duì)上述實(shí)施例進(jìn)行修改。因此，本發(fā) 明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
一種具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于包括主相變存儲(chǔ)陣列，包括多個(gè)用于存儲(chǔ)數(shù)據(jù)的主相變存儲(chǔ)單元；副相變存儲(chǔ)陣列，包括多個(gè)副相變存儲(chǔ)單元，用于替換所述主相變存儲(chǔ)陣列中失效的主相變存儲(chǔ)單元；替換信息存儲(chǔ)單元，用于存儲(chǔ)所述主相變存儲(chǔ)陣列中失效的主相變存儲(chǔ)單元的地址信息，其包含多個(gè)用于存儲(chǔ)0或1一位數(shù)據(jù)的子存儲(chǔ)單元，其中，所有子存儲(chǔ)單元的材料為金屬線、相變材料、及反熔絲材料中的一種，但所有子存儲(chǔ)單元的材料不都同時(shí)為反熔絲材料，所述替換信息存儲(chǔ)單元；主副存儲(chǔ)陣列切換單元，用于根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的地址、及所述替換信息存儲(chǔ)單元所存儲(chǔ)的地址信息確定所述待操作的相變存儲(chǔ)單元的地址所對(duì)應(yīng)的主相變存儲(chǔ)單元是否需要被替換，若是則確定用于替換的副相變存儲(chǔ)單元的地址，并提供一屏蔽信號(hào)；主譯碼器，與所述主副存儲(chǔ)陣列切換單元相連接，用于當(dāng)無屏蔽信號(hào)接入時(shí)，根據(jù)外部輸入的待操作的相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從所述主相變存儲(chǔ)陣列中選擇出地址所對(duì)應(yīng)的主相變存儲(chǔ)單元；而有屏蔽信號(hào)接入則不進(jìn)行譯碼；副譯碼器，與所述主副存儲(chǔ)陣列切換單元相連接，用于當(dāng)有屏蔽信號(hào)接入時(shí)，根據(jù)所述主副存儲(chǔ)陣列切換單元所確定的副相變存儲(chǔ)單元的地址進(jìn)行譯碼以便從所述副相變存儲(chǔ)陣列中選擇出地址所對(duì)應(yīng)的副相變存儲(chǔ)單元；而當(dāng)無屏蔽信號(hào)接入則不進(jìn)行譯碼；讀寫單元，用于根據(jù)所述主譯碼器或副譯碼器的譯碼對(duì)所選擇出的相應(yīng)的主相變存儲(chǔ)單元或副相變存儲(chǔ)單元進(jìn)行包括讀寫在內(nèi)的各操作。
2.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于所有 子存儲(chǔ)單元的材料都采用金屬線。
3.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于所有 子存儲(chǔ)單元都采用相變材料。
4.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于部分 子存儲(chǔ)單元采用金屬線，其余子存儲(chǔ)單元采用相變材料。
5.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于部分 子存儲(chǔ)單元采用相變材料，其余子存儲(chǔ)單元采用反熔絲材料。
6.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于部分 子存儲(chǔ)單元采用金屬線，其余子存儲(chǔ)單元采用反熔絲材料。
7.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于部分 子存儲(chǔ)單元采用金屬線，部分子存儲(chǔ)單元采用反熔絲材料，其余子存儲(chǔ)單元采用相變材料。
8.如權(quán)利要求1或3或4或5或6或7所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系 統(tǒng)，其特征在于所述相變材料為GeSbTe、SiSbTe、SiGe、SbTe或SiSb。
9.如權(quán)利要求1所述的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)，其特征在于如果 所述副相變存儲(chǔ)陣列的副相變存儲(chǔ)單元和主相變存儲(chǔ)陣列的主相變存儲(chǔ)單元數(shù)目相同，則 所述副相變存儲(chǔ)陣列的副相變存儲(chǔ)單元沿主相變存儲(chǔ)器的位線方向和字線方向分別布置， 每一位線方向布置的副相變存儲(chǔ)單元與相應(yīng)位線方向布置的主相變存儲(chǔ)單元共享字線，且 每一位線方向的副相變存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元數(shù)目相同；每一字線方向布置的副相變存儲(chǔ)單元與相應(yīng)字線方向布置的主相變存儲(chǔ)單元共享位線，其每一字線方向的副相變 存儲(chǔ)單元數(shù)目與主相變存儲(chǔ)單元數(shù)目相同。
全文摘要
本發(fā)明的具有冗余存儲(chǔ)單元的相變隨機(jī)存儲(chǔ)器系統(tǒng)至少包括主相變存儲(chǔ)陣列、副相變存儲(chǔ)陣列、替換信息存儲(chǔ)單元、主副存儲(chǔ)陣列切換單元、主譯碼器、副譯碼器、及讀寫單元，當(dāng)主相變存儲(chǔ)陣列中的部分存儲(chǔ)單元失效時(shí)，副相變存儲(chǔ)陣列以可選擇的方式替換主相變存儲(chǔ)陣列中失效的存儲(chǔ)單元，而由主副存儲(chǔ)陣列切換單元依據(jù)替換信息存儲(chǔ)單元所存儲(chǔ)的信息決定替換的策略，并通過控制主譯碼器及副譯碼器實(shí)行替換。替換信息存儲(chǔ)單元所存儲(chǔ)的信息可以由外部輸入，由于其采用了相變材料或者金屬絲，如此可使寫入替換信息極為方便，無需如現(xiàn)有技術(shù)要采用大電流或紫外線方式，因此可有效降低成本。
文檔編號(hào)G11C16/06GK101833992SQ20101017049
公開日2010年9月15日 申請(qǐng)日期2010年5月11日 優(yōu)先權(quán)日2010年5月11日
發(fā)明者丁晟, 宋志棠, 陳后鵬 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所