專利名稱：對控制信息編程的方法和裝置的制作方法
優(yōu)先權聲明基于35 U.S.C§119(a)本申請要求2004年5月6日申請的韓國專利申請No.2004-0031883的權益，在此以引用參考的方式將其并入在本申請中。
背景技術：
在存儲器應用領域比如大容量存儲裝置、代碼存儲器和其它多媒體應用中近來的發(fā)展進一步要求具有更高密度的存儲器裝置。大容量存儲裝置的應用可能包括存儲器卡(例如，可移動計算機)、固態(tài)存儲器(例如，堅固和/或可靠的存儲盤)、數(shù)字照相機(用于記錄靜態(tài)或移動圖像或聲音)和記錄接近CD質量的聲音的語音或聲音記錄器。
代碼存儲器應用可以包括基本的輸入/輸出系統(tǒng)(BIOS)或者網(wǎng)絡應用(例如，個人計算機、其它的終端、路由器或集線器中的存儲器)、電信應用(例如開關)、移動電話應用(例如，代碼和/或數(shù)據(jù))和其它的電子處理信息裝置應用(例如用于個人數(shù)字助理(PDA)的代碼和/或數(shù)據(jù)、掌上操作系統(tǒng)(POS)或個人通信助理(PCA))。
一般地，大容量存儲應用使用更低成本、更高密度和/或具有更好程序/擦除(P/E)循環(huán)耐久性的存儲器，同時代碼存儲器應用具有較快的隨機存取能力和/或現(xiàn)場可執(zhí)行(XIP)。
相關技術的存儲器可以包括動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)和非易失性存儲器(NVM)。非易失性存儲器可能包括掩模只讀存儲器(ROM)、可擦除的可編程的只讀存儲器(EPROM)、電可擦除的可編程的只讀存儲器(EEPROM)、閃速存儲器(例如閃速擦除EEPROM)和鐵電存儲器。非易失性存儲器在斷電時并不失去數(shù)據(jù)，并且一般不允許隨機存取和一般比易失性存儲器較慢。
閃速存儲器可以由可擦除的可編程的只讀存儲器(EPROM)和電可擦除的可編程的只讀存儲器(EEPROM)組合形成。閃速存儲器可以是NAND或者NOR閃速存儲器。擦除和編程操作可以通過給每個閃速存儲器單元施加不同的電壓在閃速存儲器中執(zhí)行。
NAND閃速存儲器可以包括一串串聯(lián)連接單元(例如，16單元可以組成一串)。一串可以包括一個或多個串選擇晶體管。NAND閃速存儲器可具有相對小的接通單元電流，因此相對較慢地檢測時間(例如10-25ms)。NAND閃速存儲器可以通過同時檢測并鎖存頁面單元(例如512字節(jié))到頁面緩沖器來執(zhí)行讀操作。NAND閃速存儲器可以以相對較高的速度(例如50ns)從頁面緩沖器鎖存器中讀取數(shù)據(jù)。
NAND閃速存儲器可以通過溝道效應(例如Fowler Nordheim(F-N)tunneling)執(zhí)行程序和/或擦除操作。程序操作可以包括裝載給頁面緩沖器的相對快速(例如50ns)的串行數(shù)據(jù)，在該頁面緩沖器中同時對各單元(例如512字節(jié))編程。擦除操作可以是塊單元擦除，在這里大量的頁面(例如16K字節(jié)單元的32頁面)同時被擦除。
可靠的F-N溝道可以以大約10mV/cm的速度執(zhí)行。這可能導致更低的功率消耗、更低的溫度依賴性、更加均勻的程序/擦除操作和/或更容易的裝置/電壓標定。
NAND閃速程序操作可以利用在門(gate)和溝道(channel)之間的耦合。例如，要編程的單元在除了要編程的單元之外的門和溝道之間可具有更大的電壓差。NAND閃速程序操作也可以利用閾值電壓分布，這種分布的實例在附

圖1中示出。附圖1所示為在字線電壓Vword line(例如0V)、讀電壓Vread以及未編程的(或擦除的)單元和編程的單元的單元電壓分布Vth之間的關系。在附圖1中，Y-方向代表存儲器單元的閾值電壓，而X-方向代表在一定的閾值電壓的單元的數(shù)量。
通常，單元電壓分布Vth已經(jīng)由遞增階躍脈沖編程(ISPP)控制。實例ISPP顯示在附圖2a和2b中。附圖2a所示為相關技術的ISPP的實例，其中脈沖寬度和幅度仍然保持相同。如圖所示，在程序周期(例如30μs)中應用電壓V0(例如，18V)，而在驗證周期(例如5μs)中應用另一電壓V1(例如1.2V)。附圖2b所示為相關技術的ISPP的實例，其中脈沖寬度保持相同，但幅值變化了。如圖所示，在第一程序周期(例如30μs)中應用電壓V0(例如15V)，而在每個連續(xù)的程序周期中遞增(例如0.5V)，直到達到最終電壓Vn(例如19V)。在每個驗證周期(例如5μs)中應用另一電壓V1(例如1.2V)。在附圖2a和2b中，總的持續(xù)時間大約是250μs。最好，附圖2b的單元電壓Vth變化和循環(huán)數(shù)量小于附圖2a的變化和數(shù)量。
附圖3所示為相關技術的重復編程問題。如果單元閾值電壓Vth比Vread更高，則NAND單元串的正常讀操作不可能正確地執(zhí)行。為防止在ISPP的過程中重復編程，存在相關技術的程序。
相關技術的程序也利用標志或其它的標記以指示已經(jīng)正確地完成了正常單元程序的操作。對于NAND閃速存儲器，由于相對較長的編程時間(如上文所示大約250μs)，使用標志或其它標記。在這個相對較長的編程時間中，可能發(fā)生斷電或其它類似的中斷。標志或其它的標記可用于確認編程操作完成。附圖4a所示為完成了標記或其它標志(例如，確認標記)的實例，附圖4b所示為沒有完成正常編程和/或標志或其它標記的實例。
在相關技術程序中，在一個或多個正常單元程序操作被執(zhí)行時，確定是否完成了操作，如果是這樣，則寫標志或其它標記。標志或其它標記可以寫在存儲器的備用單元區(qū)中。
附圖5a所示為相關技術的正常單元程序和確認單元程序以及相關技術的正常單元程序時間和確認單元程序時間。如圖所示，相關技術正常單元程序時間和確認單元程序時間包括一個程序周期和一個驗證周期的循環(huán)。附圖5b所示為其中可以寫正常單元程序和確認單元程序的示范性的相關技術存儲器位置。如附圖5b所示，對于單元程序寫1頁/1個程序時間＝512字節(jié)/1個程序時間＝4k位/250微秒(200微秒-300微秒)＝16.4位/1微秒。
對于確認標記寫1位/1個程序時間＝1位/250微秒＝0.004位/1微秒。
從上文可以看出，確認標記寫比單元程序寫效率更低。
本發(fā)明的概述本發(fā)明的示范性實施例涉及具有減小的程序時間的半導體器件，比如半導體存儲器裝置(包括例如閃速存儲器)。
本發(fā)明的示范性實施例涉及具有減小的程序時間的編程方法。
本發(fā)明的示范性實施例涉及具有減小的程序時間的存儲器單元陣列，比如非易失性存儲器單元陣列。
本發(fā)明的示范性實施例涉及具有減小的程序時間的控制電路比如程序控制電路。
在示范性實施例中，本發(fā)明涉及一種編程的方法，包括在存儲器陣列的第一區(qū)域中執(zhí)行指定的單元類型的低速編程、確認在存儲器陣列的第一區(qū)域中指定單元類型的低速編程的結果和在確認了低速編程的結果之后在存儲器陣列的第二區(qū)域中執(zhí)行指定單元類型的閃速編程，其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
在示范性實施例中，本發(fā)明涉及一種編程的方法，包括使用第一編程方法在存儲器的第一區(qū)域中執(zhí)行指定的單元類型的第一編程、確認在存儲器的第一區(qū)域中指定單元類型的第一編程的結果和在校正了第一編程的結果時使用不同于第一編程方法的第二編程方法執(zhí)行指定單元類型的第二編程，其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
在示范性實施例中，本發(fā)明涉及一種半導體存儲器裝置，包括非易失性存儲器單元陣列和控制器，該陣列包括第一區(qū)域和第二區(qū)域該控制器用于執(zhí)行在非易失性存儲器陣列的第一區(qū)域中執(zhí)行指定的單元類型的低速編程、確認第一區(qū)域的指定單元類型的低速編程的結果和在低速編程的結果是正確的時候在存儲器陣列的第二區(qū)域中執(zhí)行指定單元類型的閃速編程，其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
在示范性實施例中，本發(fā)明涉及一種半導體存儲器裝置，包括非易失性單元陣列，該陣列包括第一區(qū)域和第二區(qū)域，第一區(qū)域包括多個存儲器單元串，其中該串包括多個存儲器單元并且在該串中要編程的單元的數(shù)量小于在該串中的全部存儲器單元并且編程的單元閾值電壓獨立于Vread電壓電平和包括多個存儲器單元串的第二區(qū)域，其中在串中的所有的存儲器單元都可以被編程。
附圖的簡要說明通過下文的詳細描述以及附圖將會更加完整地理解本發(fā)明，下文的描述以及附圖僅用于說明的目的，并不構成限制。
附圖1所示為在未編程(或擦除的)單元和編程的單元的字線電壓Vword line、讀電壓Vread和單元電壓分布Vth之間的關系。
附圖2a和2b所示兩個示范性的相關技術的遞增階躍脈沖編程(ISPP)。
附圖3所示為相關技術的重復編程問題。
附圖4a所示為成功地完成了確認標記的實例，以及附圖4b所示為未成功完成確認標記的實例。
附圖5a所示為相關技術的正常單元程序和確認單元程序和相關技術的正常程序時間和確認單元程序時間。
附圖5b所示為相關技術的正常單元程序和相關技術的確認單元程序都可以寫到其中的存儲器位置。
附圖6a、6b和6c所示為根據(jù)本發(fā)明的示范性實施例的用于標志、控制標志、標記、控制標記或其它的控制信息和單元數(shù)據(jù)的不同的編程方法的使用。
附圖7a和7b所示為本發(fā)明的示范性實施例和相關技術的比較。
附圖8a和8b所示為根據(jù)本發(fā)明的示范性實施例的方法的流程圖。
附圖9a-9d所示為根據(jù)本發(fā)明的其它示范性實施例的兩種不同編程方法的使用。
附圖10a-10d所示為根據(jù)本發(fā)明的實例的單元陣列。
附圖11a更詳細地顯示根據(jù)本發(fā)明的示范性實施例的單元陣列區(qū)域的主區(qū)域和備用區(qū)域。
附圖11b所示為根據(jù)本發(fā)明的示范性實施例寫到NAND閃速單元陣列的流程圖。
附圖12a和12b所示為根據(jù)本發(fā)明的另一示范性實施例說明附圖8a和8b的更一般的方法的流程圖。
附圖13所示為根據(jù)本發(fā)明的示范性實施例的半導體存儲器裝置。
附圖14a所示為根據(jù)本發(fā)明的示范性實施例附圖13的半導體存儲器裝置的字線電壓發(fā)生器。
附圖14b所示為根據(jù)本發(fā)明的示范性實施例附圖14a的字線電壓發(fā)生器的分壓器。
附圖14c所示為根據(jù)本發(fā)明的示范性實施例附圖14a的字線電壓發(fā)生器的比較器。
附圖15a和15b根據(jù)本發(fā)明的示范性實施例的雙程序模式操作的兩個時序程序。
應該注意，這些用于說明本發(fā)明的示范性實施例的方法和裝置的一般特征，在此為描述這些示范性實施例。然而這些附圖并是按比例繪制并且可能不精確地反映任何指定的實施例的特征，它們不應該被解釋為定義或限定在本發(fā)明的范圍內(nèi)的示范性實施例的值或特性的范圍。
具體地，為了清楚起見，可以縮小或放大層或區(qū)域的相對厚度和定位。此外，在直接形成在參考層或襯底之上或者形成在覆蓋參考層的另一層或圖形之上時，層被看作形成另一層或襯底之上。
優(yōu)選實施例的詳細描述在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以不同于寫單元數(shù)據(jù)的編程方法的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息。
在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以對于標志、控制標志、標記、控制標記或其它的控制信息更加有效的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息并以對于單元數(shù)據(jù)更加有效的編程方法寫單元數(shù)據(jù)。
在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以對于標志、控制標志、標記、控制標記或其它的控制信息較快的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息并以對于單元數(shù)據(jù)較慢的編程方法寫單元數(shù)據(jù)。
在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以比用于寫單元數(shù)據(jù)的編程方法具有更少的編程電壓脈沖的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息。在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以比用于寫單元數(shù)據(jù)的編程方法的初始編程電壓脈沖具有更高的初始編程電壓脈沖的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息。
在示范性實施例中，本發(fā)明涉及一種方法和裝置，用于以比用于寫單元數(shù)據(jù)的編程方法具有更高的初始編程電壓脈沖和更少的編程電壓脈沖的編程方法寫標志、控制標志、標記、控制標記或其它的控制信息。
在示范性實施例中，本發(fā)明涉及一種其中以不同的編程方法寫單元陣列的不同區(qū)域的方法和裝置。
在示范性實施例中，本發(fā)明涉及一種其中每種編程方法對于其中所存儲的數(shù)據(jù)類型更加有效的方法和裝置。
在示范性實施例中，本發(fā)明涉及一種以較快的編程方法寫單元陣列的某些區(qū)域和以較慢的編程方法寫單元陣列的其它區(qū)域的方法和裝置。
在示范性實施例中，本發(fā)明涉及一種其中單元陣列的不同區(qū)域具有不同的程序循環(huán)時間的方法和裝置。在示范性實施例中，本發(fā)明涉及一種其中單元陣列的某些區(qū)域具有更長的程序循環(huán)時間而單元存儲器的其它區(qū)域具有更短的程序循環(huán)時間的方法和裝置。
在示范性實施例中，本發(fā)明涉及一種其中在單元陣列的某些區(qū)域中允許重復編程而在單元存儲器的其它區(qū)域中不允許重復編程的方法和裝置。
附圖6a、6b和6c所示為根據(jù)本發(fā)明示范性實施例用于標志、控制標志、標記、控制標記或其它的控制信息和單元數(shù)據(jù)的不同的編程方法的使用。如附圖6a所示，單元數(shù)據(jù)的編程方法以相對更低的初始電壓(例如Vpgm1)開始，并且可以包括幾個遞增階躍(step)脈沖，例如4個遞增脈沖，如附圖6a所示。
相反，如附圖6b和6c所示，標志、控制標志、標記、控制標記或其它的控制信息的編程方法可以以相對較高的初始電壓(例如附圖6b所示的Vpgm4或如附圖6c所示的Vpgm5)開始，并且可以包括更少的遞增階躍脈沖，例如附圖6b所示的一個遞增，或者如附圖6c所示的無遞增。用于單元數(shù)據(jù)的編程方法可以以正常的(或較慢的)編程方法為特征，而用于標志、控制標志、標記、控制標記或其它的控制信息的編程方法可以以較快的編程方法為特征，因為用于單元數(shù)據(jù)的編程方法具有更長的編程時間，而用于標志、控制標志、標記、控制標記或其它的控制信息的編程方法具有更短的編程時間，如附圖6a-6c所示。
在示范性實施例中，在附圖6a中所示的編程方法可以以全部ISPP為特征，在附圖6b中所示的編程方法可以以部分ISPP為特征，以及在附圖6c中所示的編程方法可以以單步(one-shot)編程方法為特征。全部ISPP可以加長編程時間、減小或最小化單元Vth分散和/或減小或防止重復編程。部分ISPP和單步編程方法可以縮短編程時間、增加單元Vth分散、降低存儲效率和/或增加重復編程的可能性。在另一實施例中，部分ISSP和/或單步編程方法可以應用于單元數(shù)據(jù)。
附圖7a和7b所示為本發(fā)明和相關技術中的示范性實施例比較，其中示范性實施例實施單步編程方法?？梢郧宄闯?，如果兩者都實施相同的全部ISPP則正常的單元程序時間可能相同。然而，在本發(fā)明的示范性實施例中，確認單元程序時間以及總的程序時間可以通過示范性的單步編程方法縮短，其中單步的電壓等于在全部ISPP中應用的最后電壓的電壓。
附圖8a和8b所示為根據(jù)本發(fā)明的示范性實施例的方法的流程圖。附圖8a所示為根據(jù)本發(fā)明的示范性實施例的編程單元數(shù)據(jù)的方法的流程圖，以及附圖8b所示為根據(jù)本發(fā)明的示范性實施例對標志、控制標志、標記、控制標記或其它的控制信息進行編程的方法的流程圖。
如附圖8a所示，編程單元數(shù)據(jù)的示范性方法可以包括在210中接收指令比如序列數(shù)據(jù)輸入指令和在220中接收地址。在230中，可以裝入要編程的數(shù)據(jù)，以及在240中可以接收編程指令。在250中，該方法可以Vpgm1的字線電壓執(zhí)行編程操作。在260中，該方法可以執(zhí)行校驗操作。如果成功，在270中該方法可以結束。如果不成功，流程可以進行到280，在280中字線電壓可以遞增ΔV，然后到250以便以新的字線電壓執(zhí)行程序操作。
如附圖8b所示，對標志、控制標志、標記、控制標記或其它的控制信息進行編程的示范性方法可以包括在610中接收指令比如序列數(shù)據(jù)輸入指令和在620中接收地址。在630中，可以裝入要編程的數(shù)據(jù)，以及在640中可以接收編程指令。在650中，該方法可以Vpgm4的字線電壓執(zhí)行編程操作。在660中，該方法可以執(zhí)行校驗操作。如果成功，在670中該方法可以結束。如果不成功，流程可以進行到680，在680中字線電壓可以遞增ΔV，然后到650以便以新的字線電壓執(zhí)行程序操作。
附圖9a-9d所示為根據(jù)本發(fā)明的另一示范性實施例的兩種(或更多)不同的編程方法的使用。附圖9a實質為附圖6a和6b的組合。附圖9b實質為附圖6a和6c的組合。附圖9a和9b兩者都通過編程階躍(step)遞增。相反，附圖9c和9d兩者都基于初始電壓遞增。如附圖9c所示，第二程序的初始電壓可以與來自第一程序的最后電壓相同并且保持不變。在附圖9d中，第二程序的初始電壓可以與第一程序的最后電壓不同并且可以變化例如±a或±α所表示的大小，±a或±α可以是固定電壓或者基于任何先前的電壓，例如第一程序緊接最后電壓的電壓或者最后電壓。
附圖10a-10d所示為根據(jù)本發(fā)明的示范性實施例的單元陣列。附圖10a所示為根據(jù)本發(fā)明的示范性實施例的總體單元陣列，附圖10b-10d所示為根據(jù)本發(fā)明的示范性實施例在示范性單元陣列區(qū)域中的主區(qū)域和/或備用區(qū)域中寫標志、控制標志、標記、控制標記或其它的控制信息的三個實例。
如附圖10a所示，通過控制電路、讀/寫電路和/或X-解碼器可以控制單元陣列。這種硬件對于本領域普通技術人員來說是公知的。單元陣列可以具有兩個或更多個陣列區(qū)域。附圖10a所示為包括低速寫區(qū)110A和閃速寫區(qū)110B的單元陣列。
在示范性實施例中，低速寫區(qū)110A可以是主單元存儲區(qū)域，并且可以以正常或更低的速度編程在其中寫，可以以全部ISPP在其中寫，和/或可以不允許重復編程。在示范性實施例中，閃速寫區(qū)110B可以是備用單元存儲區(qū)域，可以以較快的速度編程在其中寫，可以以減小的ISPP在其中寫，可以以單步編程在其中寫，和/或可以允許重復編程。
如附圖10b所示，在一個實例中，標志、控制標志、標記、控制標記或其它的控制信息(通過附圖10b的陰影部分標示)可以整個地寫在低速寫區(qū)110A中。如附圖10c所示，在另一實例中，標志、控制標志、標記、控制標記或其它的控制信息(通過附圖10c的陰影部分標示)可以整個地寫在閃速寫區(qū)110B中。如附圖10d所示，在另一實例中，標志、控制標志、標記、控制標記或其它的控制信息(通過附圖10d的陰影部分標示)可以寫在連續(xù)的低速寫區(qū)110A中。注意，其它的變型也是可以的，包括在連續(xù)的閃速寫區(qū)110B中寫標志、控制標志、標記、控制標記或其它的控制信息。
附圖11a更詳細地示出了根據(jù)本發(fā)明的示范性實施例的示范性NAND閃速單元陣列的主區(qū)域和備用區(qū)域。附圖11a所示為主區(qū)域區(qū)和備用區(qū)域區(qū)，類似于附圖10a-10d中所示。如圖所示，附圖11a的NAND閃速單元陣列可以由多個塊構成。每個塊可以通過行選擇器和列選擇器可存取。行選擇可以通過字線(WL)進行和列選擇可以通過位線(BL)進行。每個塊可以劃分為兩個或更多個組；可用于主存儲器的主單元區(qū)和可用于控制標志和/或冗余的備用單元塊。程序操作可以通過頁面單元執(zhí)行，該頁面單元可以是共同連接到公共字線(WL)的單元的一個單元。
附圖11b所示為根據(jù)本發(fā)明的示范性實施例對示范性NAND閃速單元陣列進行寫的流程圖。如附圖10所示，該方法可以包括接收數(shù)據(jù)和地址并在30中啟用字線(WL)。在50中該方法可以包括使用低速程序對在主塊單元中的接收的數(shù)據(jù)進行編程，并在70中使用閃速程序對通過使字線(WL)啟用選擇的在單元中的標志、控制標志、標記、控制標記或其它的控制信息進行編程。在90中，字線(WL)可以改變，然后流程將字線(WL)返回到30以啟用下一字線(WL)。
附圖12a和12b所示為根據(jù)本發(fā)明的其它的示范性實施例附圖8a和8b的更一般的方法。附圖12a所示為根據(jù)本發(fā)明的示范性實施例如下的方法的流程圖執(zhí)行低速編程，在已經(jīng)確認已經(jīng)正確地執(zhí)行了低速編程之后，然后執(zhí)行閃速編程。附圖12b所示為根據(jù)本發(fā)明的示范性實施例如下的方法的流程圖使用第一編程方法接收第一數(shù)據(jù)并將其寫到第一存儲器區(qū)中，在已經(jīng)確認第一編程方法已經(jīng)正確地執(zhí)行之后，然后使用第二編程方法接收第二數(shù)據(jù)并將第二數(shù)據(jù)寫到第二存儲器區(qū)域中。
如附圖12a所示，在120中，該方法可以包括執(zhí)行低速編程。在140中，該方法可以包括檢查低速編程的結果，例如以確定是否正確和/或完成地執(zhí)行低速編程。在140中在已經(jīng)確定正確和/或完整地執(zhí)行了低速編程時，在160中，該方法可以包括執(zhí)行閃速編程。
如附圖12b所示，在另一示范性實施例中，在130中，該方法可以包括接收要寫在第一存儲區(qū)中的數(shù)據(jù)。在150中，該方法可以包括例如使用第一編程方法寫在第一存儲區(qū)中的數(shù)據(jù)。在150中已經(jīng)確定已經(jīng)正確和/或完整地執(zhí)行了在第一存儲區(qū)中的寫時，在170中該方法可以包括接收要寫在第二存儲區(qū)中的數(shù)據(jù)。在190中，該方法可以包括例如使用第二編程方法將數(shù)據(jù)寫在第二存儲區(qū)中。
如上文結合附圖12b所描述，第一編程方法可以是用于普通數(shù)據(jù)的正?；蜉^慢的程序操作，第二編程方法可以是用于標志、控制標志、標記、控制標記或其它的控制信息的較快的程序操作，第一存儲區(qū)可以是單元陣列的主塊，和/或第二存儲區(qū)可以是單元陣列的備用塊。
附圖13所示為根據(jù)本發(fā)明的示范性實施例的半導體存儲器裝置100。如附圖13所示，半導體存儲器裝置100可以包括單元陣列存儲器110和存儲器驅動器140。如附圖10a-10d所示，單元陣列存儲器110可以包括低速寫區(qū)110A和閃速寫區(qū)110B。如上文所述，低速寫區(qū)110A可以是主單元存儲區(qū)域，可以以正?；蚋偷乃俣染幊淘谄渲袑?，可以以全部ISPP在其中寫，和/或可以不允許重復編程。如上所述，閃速寫區(qū)110B可以是備用單元存儲區(qū)域，可以以較快的速度編程在其中寫，可以以減小的ISPP在其中寫，可以以單步編程在其中寫，和/或可以允許重復編程。
在示范性實施例中，存儲器驅動器140可以包括用于行控制的X-解碼器或行解碼器141和用于列控制的Y-解碼器或列解碼器(包括頁面緩沖器142、Y-門143和Din/Dout緩沖器143)。半導體存儲器裝置100也可以包括總體控制電路，包括程序控制器120和字線電壓發(fā)生器146和程序完成(P/F)電路145。程序控制器120可以包括保持跟蹤完成操作的狀態(tài)寄存器。示范性的字線電壓發(fā)生器146在附圖14a中更詳細地示出。
附圖14a所示為根據(jù)本發(fā)明的示范性實施例的附圖13的字線電壓發(fā)生器146。在示范性實施例中，字線電壓發(fā)生器146可以包括信號控制邏輯部分、振蕩器210、參考電壓發(fā)生器220、分壓器230、比較器240和電荷泵250。如圖所示，信號控制邏輯部分200可以將階躍信號STEP_CNT[5:0]輸送給分壓器230。分壓器230可以產(chǎn)生連同通過參考電壓發(fā)生器220輸送的參考信號Vref一起輸送給比較器240的可變電平信號Vdvd。比較器比較電壓Vdvd和Vref并將比較的結果COMP提供給電荷泵250以便產(chǎn)生所需的電壓Vpgm，然后電壓Vpgm通過X-解碼器141應用到單元陣列存儲器110。
附圖14b所示為根據(jù)本發(fā)明的示范性實施例的14a的分壓器230的實施。如圖所示，分壓器230可以基于通過信號控制邏輯部分200輸送的階躍信號STEP_CNT[5:0]以晶體管邏輯部分實施以產(chǎn)生遞增階躍電壓，比如附圖6a-6c和9a-9d的電壓Vpgm1至Vpgm5。
附圖14c所示為根據(jù)本發(fā)明的示范性實施例的附圖14a的比較器240的實施。如圖所示，比較器240在來自振蕩器210的OSC信號的控制下比較來自分壓器230的電壓Vdvd和來自參考電壓發(fā)生器220的Vref，并將比較信號COM輸送給電荷泵250。
附圖15a和15b所示為根據(jù)本發(fā)明的示范性實施例的雙程序模式操作的兩個時序圖。如附圖15a所示，第一正常單元數(shù)據(jù)可以以正常(或慢)程序操作進行寫。如圖所示，這可以包括裝入正常單元數(shù)據(jù)、寫正常單元數(shù)據(jù)的地址、寫正常單元數(shù)據(jù)和執(zhí)行正常(或較慢)程序操作。如圖所示，這之后可以裝入標志、控制標志、標記、控制標記或其它的控制信息、寫標志、控制標志、標記、控制標記或其它的控制信息的地址、寫標志、控制標志、標記、控制標記或其它的控制信息以及執(zhí)行較快的程序操作。
在附圖15a的實例中，分別操作并且兩個分別的指令用于執(zhí)行正常(或較慢)程序操作(10h)和較快程序操作(20h)。這種設置的一個優(yōu)點是能夠靈活地分別地執(zhí)行正常(或較慢)程序和較快程序。
如附圖15b所示，首先可以以正常(或較慢)程序操作寫正常單元數(shù)據(jù)。如圖所示，這可以包括裝入正常單元數(shù)據(jù)(LOAD)、寫正常單元數(shù)據(jù)的地址(WRITE ADDRESS)和寫正常單元數(shù)據(jù)(WRITE DATA)。如圖所示，這之后可以裝入標志、控制標志、標記、控制標記或其它的控制信息(LOAD)、寫標志、控制標志、標記、控制標記或其它的控制信息的地址(WRITE ADDRESS)和寫標志、控制標志、標記、控制標記或其它的控制信息(WRITE DATA)。
在附圖15b的實例中，利用普通指令一起執(zhí)行正常(較慢)程序和較快程序(10h/20h)(BOTH PROGRAM)。這種設置的一個優(yōu)點是可以縮短總的程序時間。
本發(fā)明的示范性實施例可以是半導體器件。本發(fā)明的示范性實施例可以是非易失性存儲器。本發(fā)明的示范性實施例可以是閃速存儲器。本發(fā)明的示范性實施例可以是NAND或者NOR閃速存儲器。本發(fā)明的示范性實施例可以適用于單電平(level)單元(SLC)和/或多電平單元(MLC)。本發(fā)明的示范性實施例可以適用于大容量存儲應用和/或代碼存儲器應用。
本發(fā)明的示范性實施例參考作為控制信息的類型的實例的標志、控制標志、標記、控制標記或者確認標志，可以以不同的寫方法根據(jù)正常數(shù)據(jù)和/或以較快的寫方法根據(jù)正常數(shù)據(jù)之外的數(shù)據(jù)寫這些信息。
本發(fā)明的示范性實施例遞增字線電壓，但正如本領域普通技術人員所公知，也可以使用其它的技術。本發(fā)明的示范性實施例遞增字線電壓四倍。本領域普通技術人員應該理解的是四是任選的并且實質上可以改變，而且這些都落在本發(fā)明的范圍內(nèi)。
在本發(fā)明的示范性實施例中，字線電壓包括程序電壓和校驗電壓，但正如本領域普通技術人員所公知，也可以使用其它的電壓。
雖然已經(jīng)根據(jù)示范性電壓和示范性持續(xù)時間描述了本發(fā)明的示范性實施例，但本領域普通技術人員應該理解的是，這些電壓中的每個電壓可以變化(包括結合已有技術所述的值)，而且不脫離本發(fā)明的范圍和精神。
雖然根據(jù)一定的電壓已經(jīng)描述了本發(fā)明的示范性實施例，但正如本領域普通技術人員所公知，這些電壓中的每個電壓的值也可以變化或固定。例如，可以以初始電壓VL和N個編程階躍實施遞增階躍脈沖編程(ISPP)，這里N是整數(shù)，并且也可以以初始電壓VH和M個編程階躍實施其它的脈沖編程，這里M是小于N的整數(shù)。此外，VH可以大于、小于或等于VL。
在另一實例中，遞增階躍脈沖編程(ISPP)可以以初始電壓VL和N個編程階躍實施，這里N是整數(shù)，并且閃速編程包括初始電壓為VH和M個編程階躍的減小的遞增階躍脈沖編程(RISSP)，這里VH＞VL并且M是整數(shù)以使1＜M＜N。此外，VH可以大于、小于或等于VL。
在另一實例中，可以固定閃速編程的初始電壓VH。在另一實例中，閃速編程操作的初始電壓VH可能取決于低速編程操作的最后電壓VL。
雖然使用邏輯狀態(tài)“低”和“高”已經(jīng)描述了本發(fā)明的示范性實施例，但是本領域普通技術人員應該理解的是這些邏輯是可交互的，并且不脫離本發(fā)明的精神和范圍。
雖然本發(fā)明的示范性實施例被描述為包括NMOS和PMOS晶體管，但是本領域普通技術人員應該理解的是任何其它電路實施方案都可以使用，而不脫離本發(fā)明的范圍和精神。
對于本領域普通技術人員顯然的是，在不脫離在此本發(fā)明的范圍的前提下可以對上述的示范性實施例進行其它的改變和改進，因此希望示范性地、非限制性地解釋在上文描述中所包含的所有主題。
權利要求
1.一種編程的方法，包括在存儲器陣列的第一區(qū)域中執(zhí)行指定的單元類型的低速編程；確認在存儲器陣列的第一區(qū)域中指定單元類型的低速編程的結果；和在確認了低速編程的結果之后在存儲器陣列的第二區(qū)域中執(zhí)行指定單元類型的閃速編程；其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
2.如權利要求1所述的方法，其中指定的單元類型是僅兩狀態(tài)可編程的。
3.如如權利要求1所述的方法，其中指定的單元類型是多于兩狀態(tài)可編程的。
4.如權利要求1所述的方法，其中低速編程執(zhí)行數(shù)據(jù)寫操作。
5.如權利要求1所述的方法，其中閃速編程執(zhí)行控制信息寫操作。
6.如權利要求5所述的方法，其中閃速編程執(zhí)行確認標記寫操作。
7.如權利要求1所述的方法，其中低速編程包括按照初始電壓VL和N個編程階躍的遞增階躍脈沖編程(ISPP)，這里N是整數(shù)，以及閃速編程包括按照初始電壓VH和M個編程階躍的減小的遞增階躍脈沖編程(減小的ISPP)，這里M是小N的整數(shù)。
8.如權利要求7所述的方法，其中閃速編程是按M＝1的編程階躍的編程。
9.如權利要求7所述的方法，其中VH＞VL。
10.如權利要求7所述的方法，其中閃速編程的初始電壓VH固定。
11.如權利要求7所述的方法，其中閃速編程的初始電壓VH取決于低速編程操作的最后電壓。
12.如權利要求11所述的方法，其中閃速編程的初始電壓VH與低速編程的最后電壓相同或者大于最后電壓。
13.如權利要求11所述的方法，其中閃速編程的初始電壓VH小于低速編程的最后電壓。
14.如權利要求13所述的方法，其中低速編程具有比閃速編程更長的周期時間。
15.如權利要求7所述的方法，其中閃速編程的最后編程電壓高于低速編程的最后編程電壓。
16.如權利要求4所述的方法，其中在主存儲器區(qū)域中執(zhí)行數(shù)據(jù)寫操作。
17.如權利要求4所述的方法，其中在備用存儲器區(qū)域中執(zhí)行數(shù)據(jù)寫操作。
18.如權利要求7所述的方法，其中在主存儲器區(qū)域中執(zhí)行控制信息寫操作。
19.如權利要求7所述的方法，其中在備用存儲器區(qū)域中執(zhí)行控制信息寫操作。
20.如權利要求7所述的方法，其中低速編程和閃速編程通過一個指令執(zhí)行。
21.如權利要求20所述的方法，其中低速編程和閃速編程可以獨立地執(zhí)行。
22.如權利要求7所述的方法，其中通過不同的指令執(zhí)行低速編程和閃速編程。
23.如權利要求22所述的方法，其中低速編程和閃速編程可以連續(xù)地執(zhí)行。
24.一種編程的方法，包括使用第一編程方法在存儲器的第一區(qū)域中執(zhí)行指定的單元類型的第一編程；確認在存儲器的第一區(qū)域中指定單元類型的第一編程的結果；和在第一編程的結果正確時使用不同于第一編程方法的第二編程方法執(zhí)行指定單元類型的第二編程；其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
25.一種半導體存儲器裝置，包括包括第一區(qū)域和第二區(qū)域的非易失性存儲器單元陣列；和控制器，該控制器執(zhí)行如下過程在非易失性存儲器陣列的第一區(qū)域中執(zhí)行指定的單元類型的低速編程、確認第一區(qū)域的指定單元類型的低速編程的結果和在低速編程的結果是正確的時候在存儲器陣列的第二區(qū)域中執(zhí)行指定單元類型的閃速編程；其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。
26.如權利要求25所述的半導體存儲器裝置，其中低速編程執(zhí)行數(shù)據(jù)寫操作。
27.如權利要求25所述的半導體存儲器裝置，其中閃速編程執(zhí)行控制信息寫操作。
28.如權利要求25所述的半導體存儲器裝置，其中控制器進一步包括字線電壓發(fā)生器，用于接收低速編程啟用信號和閃速編程啟用信號并將電壓輸送給非易失性存儲器單元陣列的至少一個存儲器塊。
29.如權利要求28所述的半導體存儲器裝置，其中字線電壓發(fā)生器有選擇性地產(chǎn)生按照初始電壓VL和N個編程階躍的遞增階躍脈沖編程(ISPP)，這里N是整數(shù)，或者按照初始電壓VH和M個編程階躍的減小的遞增階躍脈沖編程(減小的ISPP)，這里M是小N的整數(shù)。
30.如權利要求29所述的半導體存儲器裝置，其中VH＞VL。
31.如權利要求29所述的半導體存儲器裝置，其中閃速編程是按M＝1的編程階躍的編程。
32.如權利要求29所述的半導體存儲器裝置，其中閃速編程的初始電壓VH固定。
33.如權利要求29所述的半導體存儲器裝置，其中閃速編程操作的初始電壓VH取決于低速編程操作的最后電壓。
34.如權利要求29所述的半導體存儲器裝置，其中VH＞VL。
35.如權利要求34所述的半導體存儲器裝置，其中閃速編程的初始電壓VH取決于低速編程操作的最后電壓。
36.如權利要求35所述的半導體存儲器裝置，其中閃速編程的初始電壓VH與低速編程的最后電壓相同或者大于最后電壓。
37.如權利要求35所述的半導體存儲器裝置，其中閃速編程的初始電壓VH小于低速編程的最后電壓。
38.如權利要求29所述的半導體存儲器裝置，其中字線電壓發(fā)生器進一步包括為在ISPP中N和M個編程階躍中的每個階躍產(chǎn)生電壓遞增信號的分壓器；產(chǎn)生用于與分壓器的輸出進行比較的參考電壓的參考電壓發(fā)生器；比較通過分壓器產(chǎn)生的電壓遞增信號和參考電壓以產(chǎn)生電壓遞增并控制振蕩信號的比較器；和周期性地提供振蕩信號給比較器的振蕩器；和輸送高壓程序電壓以進行編程操作的電荷泵。
39.一種半導體存儲器裝置，包括非易失性單元陣列，該陣列包括第一區(qū)域和第二區(qū)域，第一區(qū)域包括多個存儲器單元串，其中該串包括多個存儲器單元并且在該串中要編程的單元的數(shù)量小于在該串中的全部存儲器單元并且被編程的單元的閾值電壓獨立于Vread電壓電平；和包括多個存儲器單元串的第二區(qū)域；其中在串中的所有的存儲器單元都可以被編程。
40.如權利要求39所述的半導體存儲器裝置，其中在編程的單元的閾值電壓高于Vread時讀取被編程的單元。
41.如權利要求39所述的半導體存儲器裝置，其中通過在第二區(qū)域中的存儲器串的相同的讀取方法讀取存儲器串。
42.如權利要求39所述的半導體存儲器裝置，其中沒有被編程的存儲器串處于擦除狀態(tài)。
全文摘要
本發(fā)明公開了一種對控制信息比如標志、控制標志、標記、控制標記進行編程的方法和裝置。該方法和裝置可以在存儲器陣列的第一區(qū)域中執(zhí)行指定的單元類型的低速編程，確認在存儲器陣列的第一區(qū)域中指定單元類型的低速編程的結果和在確認了低速編程的結果之后在存儲器陣列的第二區(qū)域中執(zhí)行指定單元類型的閃速編程，其中閃速編程的初始編程電壓不同于低速編程的初始編程電壓。第一和第二編程可以不相同，例如第一編程可以是低速操作，比如寫數(shù)據(jù)，第二編程可以是閃速操作，比如寫控制信息。第一和第二編程方法也可以不相同，例如第一編程方法可以是不允許重復編程的編程方法，而第二編程方法可以是允許重復編程的編程方法。
文檔編號G11C16/06GK1697086SQ200510068919
公開日2005年11月16日 申請日期2005年4月27日 優(yōu)先權日2004年5月6日
發(fā)明者黃相元, 李真燁, 金范洙, 李光倫, 樸贊益 申請人:三星電子株式會社