專利名稱：用于由多列不同存儲器陣列共享的限流分壓器的裝置和方法
用于由多列不同存儲器陣列共享的 限流分壓器的裝置和方法發(fā)明領(lǐng)域本發(fā)明一般涉及計算機存儲器領(lǐng)域，尤其涉及一種用于共享多列 不同存儲器陣列之間的限流分壓器的裝置和方法，從而為高密度DRAM架構(gòu)提供靈活的布圖選項。 技術(shù)背景正如通常所知的那樣，傳統(tǒng)的動態(tài)隨機存取存儲器(DRAM)器 件包括多個存儲器陣列，這些存儲陣列具有按行和列排列的存儲器單 元的。典型情況下，每個存儲器單元由一個作為存儲節(jié)點的電容器和 一個存取器件組成，該存取器件將該電容器連接到一個感應(yīng)節(jié)點，在 該感應(yīng)節(jié)點處， 一個讀出放大器(sense amplifier)感應(yīng)和放大該電容 器的充電狀態(tài)。典型情況下，用一條數(shù)字線(digit line)來表示該感 應(yīng)節(jié)點。數(shù)字線分組為互補對，連接到相應(yīng)的讀出放大器。 一對數(shù)字 線代表一列存儲器單元。用于一行存儲器單元的存取器件連接到一條 字線(word line),當激活該字線時，其將存儲器單元連接到相應(yīng)的 數(shù)字線。作為訪問存儲器單元的過程的一部分，數(shù)字線對在存儲器單元存 取操作準備中由一個預(yù)充電電路進行"預(yù)充電"。預(yù)充電平衡了數(shù)字 線對的電壓，并將數(shù)字線對的電壓設(shè)定為一個預(yù)充電電壓電平，后者 通常是該存儲器件電源電壓的一半。在預(yù)充電操作中，所有字線接地， 以保證不改變存儲器單元電容器存儲的充電狀態(tài)。當訪問存儲器單元 時，激活一條字線，以將該行存儲器單元連接到相應(yīng)的數(shù)字線。 一次 只能激活存儲器單元陣列的一行，其它存儲器單元的字線接地，以確 保這些存取器件保持非激活狀態(tài)。當連接到相應(yīng)的數(shù)字線時，激活的 這行存儲器單元的電容器從預(yù)充電電壓電平改變數(shù)字線的電壓。通過連接到該相應(yīng)數(shù)字線的讀出放大器，來檢測電壓改變，并將其放大。
還是如同通常所知的那樣，諸如DRAM之類的存儲器件包括冗 余的存儲器行和列，以取代有缺陷的存儲器行和列。也就是說，將有 缺陷的存儲器位置的存儲地址重新映射為冗余的存儲器。因此，盡管 某個存儲器件可能包括一些有缺陷的存儲器，但它仍然能夠通過使用 冗余存儲器而正常工作。例如，當數(shù)字線短路連接到字線時，會發(fā)生 公知的故障模式。如前所述，在存儲器訪問操作中，除了被訪問的這 行存儲器單元外，所有字線都接地。在數(shù)字線與字線短路的地方，該 數(shù)字線將保持為接地電勢。因此，不管該列存儲器單元中任何一個存 儲器單元的電壓電平如何，讀出放大器都將感應(yīng)到低電壓電平并將其 放大。此外，與數(shù)字線短路連接的字線上的附加負載可能會使得該字 線不能在短路區(qū)域中獲得足夠的電壓電平以將這些存儲器單元連接 到相應(yīng)的數(shù)字線。所以，短路附近的短路行的存儲器單元也是有缺陷 的。有缺陷的列和行導(dǎo)致一種故障模式，其產(chǎn)生有缺陷存儲器單元的 "交叉"。很多情況下，假設(shè)交叉故障的數(shù)量不超過可用冗余存儲器 行和列的數(shù)量，則可以重新映射有缺陷存儲器單元的存儲地址，以使 得可通過使用冗余存儲器而正常操作該存儲器件。
然而，即使有足夠數(shù)量的冗余存儲器，也不能保證有交叉故障的 存儲器件可以正常工作。盡管可以用冗余存儲器行和列代替有缺陷的 存儲器列和行，但短路仍然存在。如前所述，在備用狀態(tài)下，將字線 接地，將數(shù)字線平衡并預(yù)充電到一個預(yù)充電電壓電平。因此，數(shù)字線 和字線之間的短路提供了從預(yù)充電電壓源到地之間的直接連通，這 樣，在預(yù)充電電壓源上形成過高的電流負載。在額外電流負載超出預(yù) 充電電壓源的電流驅(qū)動能力的情況下，該預(yù)充電電壓源的電壓電平可 能會降到低于可接受的預(yù)充電電壓電平。因此，除短路數(shù)字線外的其 它數(shù)字線可能也得不到充分的預(yù)充電，從而致使其它正常的數(shù)字線的 存儲器單元也發(fā)生故障。即使在其它正常數(shù)字線不出故障或者冗余存 儲器列可以替代有故障的數(shù)字線的不太極端的情況下，由于數(shù)字線短 路連接到字線所導(dǎo)致的額外電流負載也會造成更大的功耗。
對于交叉故障的情況， 一種用于限制預(yù)充電電壓源上電流負載的傳統(tǒng)方法是在預(yù)充電電壓源和存儲器列的預(yù)充電電路之間連接一個 二極管耦合耗盡型n溝道MOS (NMOS)晶體管。該耗盡型NMOS 晶體管表現(xiàn)為一種限流器件，用來將預(yù)充電電壓源上的最大電流負載 限制到可接受的程度，從而實現(xiàn)數(shù)字線的充分預(yù)充電。Kirihata等的 "Fault-Tolerant designs for 256 Mb DRAM" (IEEE, J. Solid-State Circuits,第31巻，第558-66頁，April 1996)對該傳統(tǒng)方法進行了 詳細描述。盡管上述方法很有效，但形成耗盡型NMOS需要附加的 耗盡注入步驟作為制造工藝的一部分。而通常情況下，增加處理歩驟 是不太理想的，因為這必然導(dǎo)致制造產(chǎn)量的下降。
因此，需要另一種在其它可修復(fù)缺陷造成過高電流負載情況下限 制電壓源上的電流負載的方法。

發(fā)明內(nèi)容
本發(fā)明涉及一種具有限流分壓器的存儲器件，該限流分壓器被多 列不同存儲器陣列共享，其限制電壓源上的電流負載，以防止其他可 修復(fù)器件出現(xiàn)故障。該存儲器件包括第一和第二存儲器陣列，第一和 第二存儲器陣列具有按行和列排列的存儲器單元。第一和第二存儲器 陣列中的每列都連接到一個均衡電路，以對該列進行預(yù)充電。該存儲 器件中還包括一個分壓器，其連接到該預(yù)充電電壓源并且還連接到第 一存儲器陣列的至少一個平衡電路和第二存儲器陣列的至少一個平
衡電路。該分壓器限制由平衡電路從該預(yù)充電電壓源引出的電流。在 本發(fā)明的一個方面中，將一個讀出放大器區(qū)域設(shè)置在第一和第二存儲 器陣列之間。在該讀出放大器區(qū)域中形成讀出放大器，同時還在其中 形成分壓器。每個讀出放大器連接到第一存儲器陣列的一列和第二存 儲器陣列的一列。
附圖簡述


圖1是一個存儲器件的讀出放大器區(qū)域和存儲器陣列區(qū)域的部 分的簡圖。
圖2是根據(jù)本發(fā)明實施例的一個存儲器件的讀出放大器區(qū)域和存儲器陣列區(qū)域的部分的簡圖。
圖3是包括根據(jù)本發(fā)明實施例的存儲器件的計算機系統(tǒng)的功能 框圖。
發(fā)明詳述
本發(fā)明的實施例涉及具有限流分壓器(bleeder)的存儲器件，在 多列不同存儲器陣列之間共享該限流分壓器，在由于可修復(fù)缺陷導(dǎo)致 過高電流負載情況下，該限流分壓器限制電壓源上的電流負載。下面 結(jié)合附圖，詳細描述本發(fā)明的示例性實施例，附圖是說明書的一部分， 示例性地描述了實現(xiàn)本發(fā)明的具體實施例。根據(jù)對這些實施例的描述 詳細，本領(lǐng)域技術(shù)人員足以實現(xiàn)本發(fā)明。但是，本領(lǐng)域技術(shù)人員應(yīng)當 明白的是，也可以不采用這些具體實施例來實現(xiàn)本發(fā)明。在其它情況 下，為了更清楚地說明本發(fā)明，省略了對公知電路、控制信號、定時 協(xié)議和軟件操作的詳細描述。在不脫離本發(fā)明思想或保護范圍的前提 下，可以使用其他實施例并可對其進行修改。因此，下面的詳細描述 沒有限制性意味，本發(fā)明的保護范圍由所附加的權(quán)利要求進行定義。
圖1示出了位于存儲器陣列區(qū)域110a、 110b之間的一個讀出放 大器區(qū)域120。應(yīng)當理解的是圖l只是一張簡圖，為了更清楚地說 明本發(fā)明，省略了細節(jié)內(nèi)容。但是，即使省略這些細節(jié)，對于本領(lǐng)域 普通技術(shù)人員而言，也能根據(jù)這里提供的描述來實施本發(fā)明。
通常情況下，在存儲器陣列區(qū)域110a、 110b中的每一個區(qū)域中， 存儲器單元(未顯示)都被排列成字線(未顯示)的行和數(shù)字線123 的列122。如圖1所示，存儲器單元的每一列122是由一對互補數(shù)字 線123形成的。正如本領(lǐng)域中所公知的那樣平衡電路124連接到各 對數(shù)字線123，并在存取操作的準備過程中對相應(yīng)的數(shù)字線123進行 "預(yù)充電"。典型情況下，平衡電路124由激活信號LEQa、 LEQb 激活，此時，存儲器單元的列122的數(shù)字線123連接在一起，以平衡 這對數(shù)字線123的電壓，還連接到一個DVC2電壓源126，以將列 122的數(shù)字線123充電到該預(yù)充電電壓電平。DVC2電壓源126的電 壓電平通常為該存儲器件的電源電壓的一半，并且可以通過本領(lǐng)域公知的傳統(tǒng)電壓發(fā)生器電路而產(chǎn)生。通過一個在相應(yīng)存儲器陣列區(qū)域
110a、 110b中形成的較長n溝道MOS (NMOS)分壓器130，向每 個平衡電路124提供DVC2電壓源126。 NMOS分壓器130的漏極 連接到DVC2電壓源126，源極連接到至少一個平衡電路124。存儲 器陣列區(qū)域110a、 110b的NMOS分壓器130的柵極連接到相應(yīng)的控 制線，該控制線提供與LEQa、 LEQb信號協(xié)作的激活信號BLEEDa 、BLEEDb，以將數(shù)字線123預(yù)充電到DVC2電壓源126的電壓電平。 在數(shù)字線123短路連接到字線的情況下，該NMOS分壓器130也用 于限制DVC2電壓源126上的電流負載，下面還將對此進行詳細描述。
除了平衡電路124之外，列122的數(shù)字線123也連接到相應(yīng)的一 對隔離晶體管132。當被激活信號ISOa、 ISOb激活時，隔離晶體管 132有選擇性地將列122連接到一個相應(yīng)的讀出放大器140。
如圖1所示，通常在位于兩個存儲器陣列區(qū)域110a、 110b之間 的讀出放大器區(qū)域120內(nèi)形成讀出放大器140。隔離晶體管132允許 兩個不同的存儲器陣列區(qū)域110a、 110b的列122共享一個讀出放大 器140。也就是說，當訪問存儲器陣列區(qū)域110a或110b的存儲器單 元時，激活該存儲器陣列區(qū)域的相應(yīng)隔離晶體管132，從而將列122 連接到讀出放大器140。其它存儲器陣列區(qū)域的隔離晶體管132保持 非激活狀態(tài)，以將列122與相應(yīng)的讀出放大器140隔離。
如上所述，NMOS分壓器132是較長溝道的晶體管，在數(shù)字線 123短路連接到字線的情況下，限制從DVC2電壓源126引出的電流。 如前所述，在備用狀態(tài)下，將存儲器陣列的字線接地，將數(shù)字線123 預(yù)充電到DVC2電壓發(fā)生器126的電壓電平。因此，當激活平衡電路 124時，DVC2電壓源126通過一個短路連接到字線的數(shù)字線123短 路連接地。在數(shù)字線123短路連接字線的情況下，在備用狀態(tài)下用激 活BLEEDa和BLEEDb信號激活該NMOS分壓器132，作為限制下 降到地的電流的負載設(shè)備。盡管該NMOS分壓器32在一定程度上能 夠限制電流，但是當數(shù)字線123的電壓由于與字線(即接地)短路連 接而降到地面電壓時，由于柵極一源極電壓(即BLEED信號和數(shù)字 線123的下降電壓之間的電壓差值)和漏極一源極電壓(即DVC2
15電壓源126的電壓和數(shù)字線123的下降電壓之間的電壓差值)的增加， 通過NMOS分壓器132的電流將會以電壓的平方而增加。因此，盡 管NMOS分壓器132在數(shù)字線123和字線短路處產(chǎn)生了一些限流效 果，但還需要其它方法來限制從DVC2電壓源126引出的電流。
圖2示出了根據(jù)本發(fā)明實施例的讀出放大器區(qū)域220和存儲器陣 列區(qū)域210a、 210b的部分。在圖2中，與圖l相同的數(shù)字表示基本 相同的部件。讀出放大器區(qū)域220位于存儲器陣列區(qū)域210a和210b 之間。與圖1一樣，圖2中所示的存儲器陣列區(qū)域210a、 210b的部 分包括與列122中的每一對互補數(shù)字線123相連接的平衡電路124。 如前所述，平衡電路124對相應(yīng)的數(shù)字線123進行預(yù)充電，以響應(yīng)激 活的LEQa和LEQb信號。與數(shù)字線123的各互補對相連接的還有一 對隔離晶體管132，其有選擇性地將存儲器陣列區(qū)域210a、 210b的 數(shù)字線123與形成于讀出放大器區(qū)域220中的讀出放大器140連接或 斷開連接。
與圖1相比，圖2所示的實施例采用了形成于讀出放大器區(qū)域 220的p溝道MOS (PMOS)分壓器232，以在數(shù)字線123短路連接 字線的情況下限制DVC2電壓源126的電流。分壓器232由普通控制 信號BLEED-GATE控帝lj，并且隨著平衡電路124的激活而被激活， 從而將數(shù)字線123預(yù)充電到DVC2電壓源126的電壓電平。
如圖1所述，在備用狀態(tài)下，當與字線短路連接的數(shù)字線123接 地時，通過NMOS分壓器132的電流趨于隨電壓的平方而增長。然 而，圖2中所示實施例中的PMOS分壓器232在相同條件下則表現(xiàn) 出飽和電流特性。也就是說，當數(shù)字線123接地時，采用NMOS分 壓器132，柵極一源極和漏極一源極電壓都增長，因而電流呈指數(shù)增 長，PMOS分壓器232的柵極—源極電壓(即，柵極連接LOW BLEED-GATE信號，源極連接DVC2電壓源126)是不變的。因此， 當漏極一源極電壓由于數(shù)字線123接地而增長時，PMOS分壓器232 的漏極一源極電流飽禾B，從而限制了DVC2電壓源126上的電流負載。
此外，在圖2所示的本發(fā)明實施例中，在兩個存儲器陣列區(qū)域 210a、 210b的列122之間共享分壓器232。因此，與圖3所示的設(shè)置相比，可以減少存儲器件上分壓器232的數(shù)量。此外，多個存儲器 陣列區(qū)域210a、 210b之間共享分壓器232，從而減少了操作分壓器 232所需的控制線數(shù)量。盡管圖中沒有給出，但本領(lǐng)域普通技術(shù)人員 應(yīng)當認識到的是降低分壓器232和分壓器控制線的數(shù)量會簡化讀出 放大器區(qū)域220和存儲器陣列區(qū)域210a、 210b的布圖設(shè)計。因此， 本發(fā)明的實施例可以提供很多優(yōu)點。例如，為前述電路圖而形成的金 屬互連，例如分壓器232和BLEED一GATE線，可以被局部化到一個 特定區(qū)域，而非在多個存儲器陣列區(qū)域210a、 210b和讀出放大器區(qū) 域220中延伸。此外，通過將一些金屬互連的布圖設(shè)計進行重新排列， 也可以對其它信號線進行重新布線。例如，通過將分壓器控制線進行 局部化，可以從更低的金屬互連層形成這些線，因此為在另一金屬互 連層上穿過讀出放大器區(qū)域的其他信號線的布線提供更大的靈活性， 從而不必再穿過絕緣隔層中形成的通孔連接到另外一個金屬互連層。 本領(lǐng)域普通技術(shù)人員應(yīng)當理解的是將金屬互連從一個金屬鍍層跳到 另一個金屬鍍層會增加信號線的阻抗，從而產(chǎn)生影響存儲器件整體性 能的信號定時和速度問題。
圖3是集成了根據(jù)本發(fā)明實施例的存儲器件310的諸如計算機系 統(tǒng)之類的電子系統(tǒng)312的框圖。系統(tǒng)312還包括計算機電路314，用 于執(zhí)行計算機功能，例如運行軟件以執(zhí)行所期望的計算和任務(wù)。典型 情況下，電路314包括一個處理器316和連接到該處理器316的存儲 器電路310。 一個或多個諸如鍵盤或鼠標之類的輸入設(shè)備318連接到 計算機電路314并允許操作員(未顯示)從中手工輸入數(shù)據(jù)。 一個或 多個輸出設(shè)備320連接到計算機電路314，以向操作員提供計算機電 路314所產(chǎn)生的數(shù)據(jù)。這樣的輸出設(shè)備320的例子包括打印機和視頻 顯示單元。 一個或多個數(shù)據(jù)存儲設(shè)備322連接到計算機電路314，用 來將數(shù)據(jù)存儲到外部存儲介質(zhì)上或從外部存儲器中獲取數(shù)據(jù)。所述存 儲設(shè)備322和相應(yīng)的存儲媒介的例子包括接納硬盤和軟盤、磁帶和 只讀光盤(CD-ROM)的驅(qū)動器。典型情況下，計算機電路314包括 分別連接到ADDRESS (地址)、DATA (數(shù)據(jù))、COMMAND (命 令)總線和該存儲器件310的CLK線的地址數(shù)據(jù)和命令總線以及時鐘線。
根據(jù)上面的描述，應(yīng)該理解的是盡管這里示例性地描述了本發(fā) 明的具體實施例，但在不脫離本發(fā)明精神和保護范圍的前提下，可以 做出各種修改。例如，本發(fā)明前述實施例包括在讀出放大器區(qū)域220
中形成的分壓器232。但是，應(yīng)當理解的是在不脫離本發(fā)明保護范
圍的前提下，可以在讀出放大器之外的區(qū)域中形成不同存儲器陣列區(qū)
域210a、 210b的列122之間共享的分壓器232。此外，在一個具體 實施例中將分壓器232描述為一個PMOS晶體管。但本領(lǐng)域普通技 術(shù)人員應(yīng)當理解，在不脫離本發(fā)明保護范圍的前提下，也可以使用其 他限流器件。因此，本發(fā)明由所附的權(quán)利要求進行界定。
權(quán)利要求
1、一種存儲器件，包括第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應(yīng)列進行預(yù)充電的平衡電路；第二存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個對該相應(yīng)列進行預(yù)充電的平衡電路；以及分壓器，其連接到一個預(yù)充電電壓源，并且還連接到所述第一存儲器陣列中的一列的至少一個平衡電路和所述第二存儲器陣列中的一列的至少一個平衡電路，該分壓器用于限制由所述平衡電路從所述預(yù)充電電壓源中引出的電流。
2、 如權(quán)利要求1所述的存儲器件，其中，連接到所述第一存儲 器陣列中的一列的所述至少一個平衡電路包括分別連接到所述第一 存儲器陣列中第一和第二列的第一和第二平衡電路，并且，連接到所 述第二存儲器陣列中的一列的所述至少一個平衡電路包括分別連接 到所述第二存儲器陣列中第一和第二列的第一和第二平衡電路。
3、 如權(quán)利要求1所述的存儲器件，其中，所述分壓器包括一個 p溝道MOS晶體管。
4、 如權(quán)利要求1所述的存儲器件，其中，所述分壓器包括一個 晶體管，當跨接該晶體管的電壓增加時，該晶體管表現(xiàn)出飽和電流特 性。
5、 如權(quán)利要求1所述的存儲器件，其中，所述預(yù)充電電壓源包 括一個電壓源，其具有的電壓為電源電壓的一半。
6、 如權(quán)利要求1所述的存儲器件，還包括一個設(shè)置在所述第一 和第二存儲器陣列之間的讀出放大器區(qū)域，在所述讀出放大器區(qū)域中形成讀出放大器，并且，其中所述分壓器也形成于所述讀出放大器區(qū) 域中。
7、 一種存儲器件，包括第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個平衡電路；第二存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個平衡電路；讀出放大器區(qū)域，其中形成了多個讀出放大器，每個讀出放大器 連接到所述第一存儲器陣列的相應(yīng)一列，并且還連接到所述第二存儲器陣列的相應(yīng)一列；以及分壓器，形成于所述讀出放大器區(qū)域中，并且連接到一個預(yù)充電 電壓源以及連接到所述第一存儲器陣列的一列和所述第二存儲器陣 列的一列的所述平衡電路，所述第一和第二存儲器陣列的所述列連接 到所述同一讀出放大器。
8、 如權(quán)利要求7所述的存儲器件，其中，所述第一和第二存儲 器陣列的所述列包括第一列，并且，所述分壓器還連接到所述第一存 儲器陣列的第二列和所述第二存儲器陣列的第二列的平衡電路，所述 第一和第二存儲器陣列的所述第二列連接到所述同一讀出放大器。
9、 如權(quán)利要求7所述的存儲器件，其中，所述分壓器包括一個 p溝道MOS晶體管。
10、 如權(quán)利要求7所述的存儲器件，其中，所述分壓器包括一個 晶體管，當跨接該晶體管的電壓增加時，該晶體管表現(xiàn)出飽和電流特 性。
11、 如權(quán)利要求7所述的存儲器件，其中，所述預(yù)充電電壓源包 括一個電壓源，其具有的電壓為電源電壓的一半。
12、 一種存儲器件，其具有按行和列排列的存儲器單元，每列有 一個用于對該相應(yīng)列進行預(yù)充電的平衡電路，該存儲器件包括一個具 有多個讀出放大器的讀出放大器區(qū)域，每個讀出放大器通過相應(yīng)的第 一隔離開關(guān)連接到存儲器單元的第一多列中的相應(yīng)一列，并且還通過 相應(yīng)的第二隔離開關(guān)連接到存儲器單元的第二多列中的相應(yīng)一列，所 述讀出放大器區(qū)域還具有多個分壓器，所述分壓器各連接到一個預(yù)充 電電壓源以及連接到所述第一多列中一列的至少一個平衡電路和連 接到所述第二多列中一列的至少一個平衡電路，以限制由所述相應(yīng)平 衡電路引出的電流。
13、 如權(quán)利要求12所述的存儲器件，其中，所述多個分壓器包 括多個p溝道MOS晶體管。
14、 如權(quán)利要求12所述的存儲器件，其中，所述預(yù)充電電壓源 包括一個電壓源，其具有的電壓為電源電壓的一半。
15、 如權(quán)利要求12所述的存儲器件，其中，所述多個分壓器包 括多個晶體管，當跨接各晶體管的電壓增加時，該多個晶體管表現(xiàn)出 飽和電流特性。
16、 如權(quán)利要求12所述的存儲器件，其中，連接到所述第一多 列中的一列的所述至少一個平衡電路包括分別連接到所述第一多列 中的第一和第二列的第一和第二平衡電路，并且，連接到所述第二多 列中的一列的所述至少一個平衡電路包括分別連接到所述第二多列 中的第一和第二列的第一和第二平衡電路。
17、 一種存儲器件，包括第一存儲器陣列區(qū)域，其中形成了按行和列排列的存儲器單元， 所述列各連接到一個相應(yīng)的平衡電路，該平衡電路也形成于所述第一存儲器陣列區(qū)域中；第二存儲器陣列區(qū)域，其中形成了按行和列排列的存儲器單元， 所述列各連接到一個相應(yīng)的平衡電路，該平衡電路也形成于所述第二存儲器陣列區(qū)域中；讀出放大器區(qū)域，其中形成了多個讀出放大器和多個分壓器，每 個分壓器連接到一個預(yù)充電電壓源，并且還連接到形成于所述第一存 儲器陣列區(qū)域中的至少一個平衡電路和形成于所述第二存儲器陣列區(qū)域中的至少一個平衡電路；以及第一和第二多個隔離開關(guān)，其將每個形成于所述讀出放大器區(qū)域 中的讀出放大器連接到所述第一存儲器陣列中的相應(yīng)一列存儲器單 元和所述第二存儲器陣列中的相應(yīng)一列存儲器單元。
18、 如權(quán)利要求17所述的存儲器件，其中，在所述第一存儲器 陣列區(qū)域中形成的所述至少一個平衡電路包括在所述第一存儲器陣 列區(qū)域中形成的第一和第二平衡電路，并且，在所述第二存儲器陣列 區(qū)域中形成的所述至少一個平衡電路包括在所述第二存儲器陣列區(qū) 域中形成的第一和第二平衡電路。
19、 如權(quán)利要求17所述的存儲器件，其中，所述多個分壓器包 括多個p溝道MOS晶體管。
20、 如權(quán)利要求17所述的存儲器件，其中，所述多個分壓器包 括多個晶體管，當跨接各晶體管的電壓增加時，該多個晶體管表現(xiàn)出 飽和電流特性。
21、如權(quán)利要求17所述的存儲器件，其中，所述預(yù)充電電壓源 包括一個電壓源，其具有的電壓為電源電壓的一半。
22、 一種計算機系統(tǒng)，包括 具有處理器總線的處理器；輸入設(shè)備，其通過所述處理器總線連接到所述處理器，并且用于允許將數(shù)據(jù)輸入所述計算機系統(tǒng)；輸出設(shè)備，其通過所述處理器總線連接到所述處理器，并且用于 允許從所述計算機系統(tǒng)輸出數(shù)據(jù)；以及存儲器件，其通過所述處理器總線連接到所述處理器，該存儲器 件具有按行和列排列的存儲器單元，每列有一個用于對該相應(yīng)列進行 預(yù)充電的平衡電路，該存儲器件包括一個具有多個讀出放大器的讀出 放大器區(qū)域，每個讀出放大器通過相應(yīng)的第一隔離開關(guān)連接到存儲器 單元的第一多列中的相應(yīng)一列，并且還通過相應(yīng)的第二隔離開關(guān)連接 到存儲器單元的第二多列中的相應(yīng)一列，所述讀出放大器區(qū)域還具有 多個分壓器，所述分壓器各連接到一個預(yù)充電電壓源以及連接到所述 第一多列中一列的至少一個平衡電路和連接到所述第二多列中一列 的至少一個平衡電路，以限制由所述相應(yīng)平衡電路引出的電流。
23、 如權(quán)利要求22所述的計算機系統(tǒng)，其中，所述存儲器件的 所述多個分壓器包括多個p溝道MOS晶體管。
24、 如權(quán)利要求22所述的計算機系統(tǒng)，其中，所述存儲器件的 所述預(yù)充電電壓源包括一個電壓源，其具有的電壓為電源電壓的一 半。
25、 如權(quán)利要求22所述的計算機系統(tǒng)，其中，所述存儲器件的 所述多個分壓器包括多個晶體管，當跨接各晶體管的電壓增加時，該 多個晶體管表現(xiàn)出飽和電流特性。
26、 如權(quán)利要求22所述的計算機系統(tǒng)，其中，連接到所述第一 多列中一列的所述至少一個平衡電路包括分別連接到所述第一多列 中的第一和第二列的第一和第二平衡電路，并且，連接到所述第二多 列中一列的所述至少一個平衡電路包括分別連接到所述第二多列中 的第一和第二列的第一和第二平衡電路。
27、 一種計算機系統(tǒng)，包括 具有處理器總線的處理器；輸入設(shè)備，其通過所述處理器總線連接到所述處理器，并用于允 許將數(shù)據(jù)輸入所述計算機系統(tǒng)；輸出設(shè)備，其通過所述處理器總線連接到所述處理器，并用于允 許從所述計算機系統(tǒng)輸出數(shù)據(jù)；以及存儲器件，其通過所述處理器總線連接到所述處理器，該存儲器 件包括第一存儲器陣列，其具有按行和列排列的存儲器單元，所述 列各有一個對該相應(yīng)列進行預(yù)充電的平衡電路；第二存儲器陣列，其具有按行和列排列的存儲器單元，所述 列各有一個對該相應(yīng)列進行預(yù)充電的平衡電路；以及分壓器，其連接到所述預(yù)充電電壓源，并且還連接到所述第 一存儲器陣列中一列的至少一個平衡電路和所述第二存儲器陣列中 一列的至少一個平衡電路，該分壓器用于限制由所述平衡電路從所述 預(yù)充電電壓源中引出的電流。
28、 如權(quán)利要求27所述的計算機系統(tǒng)，其中，連接到所述第一 存儲器陣列中一列的所述至少一個平衡電路包括分別連接到所述第 一存儲器陣列中第一和第二列的第一和第二平衡電路，并且，連接到 所述第二存儲器陣列中一列的所述至少一個平衡電路包括分別連接 到所述第二存儲器陣列中第一和第二列的第一和第二平衡電路。
29、 如權(quán)利要求27所述的計算機系統(tǒng)，其中，所述存儲器件的 所述分壓器包括一個p溝道MOS晶體管。
30、 如權(quán)利要求27所述的計算機系統(tǒng)，其中，所述存儲器件的 所述分壓器包括一個晶體管，當跨接該晶體管的電壓增加時，該晶體 管表現(xiàn)出飽和電流特性。
31、 如權(quán)利要求27所述的計算機系統(tǒng)，其中，所述存儲器件的 所述預(yù)充電電壓源包括一個電壓源，其具有的電壓是電源電壓的一 半。
32、 在一種具有多個存儲器陣列的存儲器件中，在所述存儲器陣 列中，存儲器單元按行和列排列，每一列連接到相應(yīng)的平衡電路，一 種用于限制到所述平衡電路的電流的方法，包括在所述多個存儲器陣列的第一存儲器陣列和所述多個存儲器陣 列的第二個存儲器陣列之間形成一個讀出放大器區(qū)域，讀出放大器形 成于該讀出放大器區(qū)域中，用來放大由所述第一和第二存儲器陣列的 所述存儲器單元存儲的數(shù)據(jù)狀態(tài)；以及在所述讀出放大器區(qū)域中形成多個分壓器，所述分壓器各連接到 一個預(yù)充電電壓源，所述分壓器還各連接到至少一個與所述第一存儲 器陣列中的一列存儲器單元相連接的平衡電路和至少一個與所述第 二存儲器陣列中的一列存儲器單元相連接的平衡電路。
33、 如權(quán)利要求32所述的方法，其中，形成多個分壓器包括形 成多個p溝道MOS晶體管。
34、 如權(quán)利要求32所述的方法，其中，形成多個分壓器包括形 成多個晶體管，當跨接各晶體管的電壓增加時，該多個晶體管都表現(xiàn) 出飽和電流特性。
35、 在一種具有多個存儲器陣列的存儲器件中，在所述存儲器陣 列中，存儲器單元按行和列排列，每一列連接到相應(yīng)的平衡電路，一 種用于限制到所述平衡電路的電流的方法，包括在所述多個存儲器陣列的第一存儲器陣列和所述多個存儲器陣 列的第二存儲器陣列之間形成一個讀出放大器區(qū)域，讀出放大器形成 于該讀出放大器區(qū)域中，用于放大由所述第一和第二存儲器陣列的所述存儲器單元所存儲的數(shù)據(jù)狀態(tài)；以及在連接到所述第一存儲器陣列中的一列存儲器單元的至少一個 平衡電路和連接到所述第二存儲器陣列中的一列存儲器單元的至少 一個平衡電路之間，共享與一個預(yù)充電電壓源相連接的限流分壓器。
36、 如權(quán)利要求35所述的方法，其中，共享所述限流分壓器包 括共享一個p溝道MOS晶體管。
37、 如權(quán)利要求35所述的方法，其中，共享所述限流分壓器包 括共享一個晶體管，當跨接該晶體管的電壓增加時，該晶體管表現(xiàn)呈 現(xiàn)出飽和電流特性。
38、 在一種具有多個存儲器陣列的存儲器件中，在所述存儲器陣 列中，存儲器單元按行和列排列，每一列連接到相應(yīng)的平衡電路，一 種用于限制所述平衡電路的電流的方法，包括形成一個讀出放大器區(qū)域，該讀出放大器區(qū)域設(shè)置在所述多個存 儲器陣列的第一存儲陣列和所述多個存儲器陣列的第二存儲器陣列 之間，讀出放大器形成于該讀出放大器區(qū)域中，用于放大由所述第一 和第二存儲器陣列的所述存儲器單元存儲的數(shù)據(jù)狀態(tài)；以及通過一個限流分壓器，限制由所述第一和第二存儲器陣列的所述 平衡電路引出的電流，所述限流分壓器形成于所述讀出放大器區(qū)域 中，并且連接到一個預(yù)充電電壓源。
39、 一種用于形成存儲器件的方法，包括 形成第一存儲器陣列，其具有按行和列排列的存儲器單元，所述列各有一個平衡電路；形成第二存儲器陣列，其具有按行和列排列的存儲器單元，所述 列各具有一個平衡電路；形成一個讀出放大器區(qū)域，多個讀出放大器形成于該讀出放大器 區(qū)域中，每個讀出放大器連接到所述第一存儲器陣列的相應(yīng)一列，并且還連接到所述第二存儲器陣列的相應(yīng)一列；以及在所述讀出放大器區(qū)域中形成一個分壓器，其連接到一個預(yù)充電 電壓源，并將所述分壓器連接到所述第一存儲器陣列的一列和第二存 儲器陣列的一列的所述平衡電路，所述第一和第二存儲器陣列的所述 列連接到所處同一讀出放大器。
40、 如權(quán)利要求39所述的方法，其中，在所述讀出放大器區(qū)域 中形成一個分壓器包括在所述讀出放大器區(qū)域中形成一個p溝道 MOS晶體管。
41、 如權(quán)利要求39所述的方法，其中，在所述讀出放大器區(qū)域 中形成一個分壓器包括在所述讀出放大器區(qū)域中形成一個晶體管， 當跨接該晶體管的電壓增加時，該晶體管表現(xiàn)出飽和電流特性。
全文摘要
用于限流分壓器的裝置和方法，該限流分壓器由多列不同的存儲器陣列共享，并且限制電壓源上的電流負載，以防止可修復(fù)存儲器件發(fā)生故障。該存儲器件包括第一和第二存儲器陣列，所述第一和第二存儲器陣列具有按行和列排列的存儲器單元，其中，所述第一和第二存儲器陣列的每一列都有一個對該相應(yīng)列進行預(yù)充電的平衡電路。分壓器連接到一個預(yù)充電電壓源，并且還連接到第一存儲器陣列中的一列的至少一個平衡電路和第二存儲器陣列中的一列的至少一個平衡電路，以限制平衡電路從預(yù)充電電壓源引出的電流。
文檔編號G11C7/12GK101405809SQ200380109481
公開日2009年4月8日 申請日期2003年12月1日 優(yōu)先權(quán)日2002年12月3日
發(fā)明者J·韋恩·湯普森, 喬治·B·拉德, 霍華德·C·基爾希 申請人:米克倫技術(shù)公司