一種低失配時(shí)鐘輸出電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及芯片領(lǐng)域，尤其是一種低失配時(shí)鐘輸出電路。
【背景技術(shù)】
[0002]參見圖1，普通的DRAM芯片時(shí)鐘樹信號(hào)線布線方法。
[0003]在一般情況下，DRAM芯片的時(shí)鐘輸出電路中的時(shí)鐘樹信號(hào)線會(huì)嚴(yán)格遵守樹狀結(jié)構(gòu)布線，使時(shí)鐘從時(shí)鐘產(chǎn)生電路到每一個(gè)時(shí)鐘輸出模塊所經(jīng)過的路徑完全匹配，甚至相同，這樣才能使得每一個(gè)時(shí)鐘輸出模塊輸出的時(shí)鐘之間偏差最小，數(shù)據(jù)和時(shí)鐘輸出范圍才能有更大的裕量，DRAM芯片可以工作在更高的頻率下。但是現(xiàn)實(shí)情況是，即便時(shí)鐘產(chǎn)生電路與時(shí)鐘輸出模塊之間的時(shí)鐘樹信號(hào)線采用樹狀布線方式，時(shí)鐘輸出模塊的輸出時(shí)鐘還是存在失配現(xiàn)象。針對(duì)上述的缺陷，本領(lǐng)域技術(shù)人員很長(zhǎng)一段時(shí)間認(rèn)為時(shí)鐘樹信號(hào)線之間樹狀結(jié)構(gòu)存在問題，才導(dǎo)致的失配現(xiàn)象。但是這種失配現(xiàn)象一致都未得到解決。
[0004]經(jīng)過大量實(shí)驗(yàn)才發(fā)現(xiàn)以下情況:
[0005]參見圖2，每個(gè)時(shí)鐘輸出模塊都需要供電模塊提供電源才能正常工作，現(xiàn)有的情況電源線會(huì)采用圖2中方式布置，即時(shí)鐘輸出模塊會(huì)從最近的電源線連線，為自身提供電源。然而，時(shí)鐘輸出模塊會(huì)消耗電流I，同時(shí)電源線上有寄生電阻R，因此不同位置的時(shí)鐘輸出模塊得到的電壓值是不同的，例如:時(shí)鐘輸出模塊21電壓假設(shè)為VI，那么時(shí)鐘輸出模塊22電壓只能達(dá)到V1-1*R。時(shí)鐘輸出模塊輸出的時(shí)鐘又與自身電壓緊密相關(guān)，電壓較低時(shí)時(shí)鐘會(huì)變慢，電壓較高時(shí)時(shí)鐘會(huì)變快。于是導(dǎo)致每一個(gè)時(shí)鐘輸出模塊的輸出時(shí)鐘之間產(chǎn)生失配，在高頻時(shí)會(huì)嚴(yán)重影響數(shù)據(jù)和時(shí)鐘輸出范圍，以及DRAM的性能。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有的時(shí)鐘輸出電路中的時(shí)鐘輸出模塊的輸出時(shí)鐘存在失配的技術(shù)問題，本實(shí)用新型提供一種低失配時(shí)鐘輸出電路。
[0007]本實(shí)用新型的技術(shù)解決方案:
[0008]—種低失配時(shí)鐘輸出電路，包括時(shí)鐘產(chǎn)生電路、供電模塊、以及多個(gè)時(shí)鐘輸出模塊，所述時(shí)鐘產(chǎn)生電路與時(shí)鐘輸出模塊之間均通過時(shí)鐘樹信號(hào)線連接，所述供電模塊與時(shí)鐘輸出模塊之間均通過電源線連接，其特殊之處在于:所述鐘樹信號(hào)線采用樹狀結(jié)構(gòu)布線，所述電源線采用樹狀結(jié)構(gòu)布線。
[0009]上述供電模塊有一個(gè)或者多個(gè)。
[0010]上述供電模塊的分布位置對(duì)稱于多個(gè)時(shí)鐘輸出模塊的中心位置。
[0011]本實(shí)用新型所具有的優(yōu)點(diǎn):
[0012]1、本實(shí)用新型的時(shí)鐘輸出電路中電源線采用樹狀布線方式，消除時(shí)鐘輸出模塊之I司電源的失配，提尚系統(tǒng)性能。
[0013]2、本實(shí)用新型采用對(duì)稱的樹狀布線方式，使得每個(gè)時(shí)鐘輸出模塊的電源線都會(huì)經(jīng)過同樣的路徑，流過同樣的電流值，同時(shí)有同樣的寄生電阻，就能得到同樣的電源電壓，降低時(shí)鐘輸出模塊之間的失配。
【附圖說明】
[0014]圖1是現(xiàn)有時(shí)鐘線布線示意圖；
[0015]圖2是現(xiàn)有時(shí)鐘線與電源線布線示意圖；
[0016]圖3是本實(shí)用新型的電源線布線示意圖；
[0017]圖4是本實(shí)用新型仿真結(jié)果比較(上升沿)；
[0018]圖5是本實(shí)用新型仿真結(jié)果比較(下降沿)；
[0019]其中附圖標(biāo)記為:11，12，13……48-時(shí)鐘輸出模塊，
具體實(shí)施例
[0020]參見圖3，本實(shí)用新型的低失配時(shí)鐘輸出電路，包括時(shí)鐘產(chǎn)生電路、供電模塊、以及多個(gè)時(shí)鐘輸出模塊，時(shí)鐘產(chǎn)生電路與時(shí)鐘輸出模塊之間均通過時(shí)鐘樹信號(hào)線連接，供電模塊與時(shí)鐘輸出模塊之間均通過電源線連接，鐘樹信號(hào)線采用樹狀結(jié)構(gòu)布線，電源線采用樹狀結(jié)構(gòu)布線。
[0021]供電模塊可以有一個(gè)或者多個(gè)，例如圖3所示，供電模塊的為兩個(gè)，分別位于時(shí)鐘輸出模塊的兩側(cè)。供電模塊的數(shù)量取決于時(shí)鐘輸出模塊的多少，但是需要在物理位置上需要滿足對(duì)稱設(shè)置，對(duì)稱點(diǎn)位于時(shí)鐘輸出模塊的中心位置。
[0022]本實(shí)用新型對(duì)時(shí)鐘樹的電源線采用對(duì)稱的樹狀布線方式，使得每個(gè)時(shí)鐘輸出模塊的電源線都會(huì)經(jīng)過同樣的路徑，流過同樣的電流值，同時(shí)有同樣的寄生電阻，就能得到同樣的電源電壓。
[0023]參見圖4為本實(shí)用新型上升沿仿真結(jié)果比較示意圖，其中橫坐標(biāo)為時(shí)間，縱坐標(biāo)為電壓，左邊曲線為本實(shí)用新型的仿真結(jié)果，右邊曲線為現(xiàn)有技術(shù)的仿真結(jié)果示意，從圖中可以看出時(shí)鐘輸出上升沿的失配降低為現(xiàn)有技術(shù)的21.5%。
[0024]參見圖5為本實(shí)用新型下降沿仿真結(jié)果比較示意圖，其中橫坐標(biāo)為時(shí)間，縱坐標(biāo)為電壓，左邊曲線為本實(shí)用新型的仿真結(jié)果，右邊曲線為現(xiàn)有技術(shù)的仿真結(jié)果示意，從圖中可以看出時(shí)鐘輸出下降沿的失配降低為現(xiàn)有技術(shù)的18%，失配程度大大降低。
【主權(quán)項(xiàng)】
1.一種低失配時(shí)鐘輸出電路，包括時(shí)鐘產(chǎn)生電路、供電模塊、以及多個(gè)時(shí)鐘輸出模塊，所述時(shí)鐘產(chǎn)生電路與時(shí)鐘輸出模塊之間均通過時(shí)鐘樹信號(hào)線連接，所述供電模塊與時(shí)鐘輸出模塊之間均通過電源線連接，其特征在于:所述鐘樹信號(hào)線采用樹狀結(jié)構(gòu)布線，所述電源線采用樹狀結(jié)構(gòu)布線。
2.根據(jù)權(quán)利要求1所述的低失配時(shí)鐘輸出電路，其特征在于:所述供電模塊有一個(gè)或者多個(gè)。
3.根據(jù)權(quán)利要求1或2所述的低失配時(shí)鐘輸出電路，其特征在于:所述供電模塊的分布位置對(duì)稱于多個(gè)時(shí)鐘輸出模塊的中心位置。
【專利摘要】本實(shí)用新型涉及一種低失配時(shí)鐘輸出電路，包括時(shí)鐘產(chǎn)生電路、供電模塊、以及多個(gè)時(shí)鐘輸出模塊，時(shí)鐘產(chǎn)生電路與時(shí)鐘輸出模塊之間均通過時(shí)鐘樹信號(hào)線連接，供電模塊與時(shí)鐘輸出模塊之間均通過電源線連接，鐘樹信號(hào)線采用樹狀結(jié)構(gòu)布線，電源線采用樹狀結(jié)構(gòu)布線。本實(shí)用新型解決了現(xiàn)有的時(shí)鐘輸出電路中的時(shí)鐘輸出模塊的輸出時(shí)鐘存在失配的技術(shù)問題，本實(shí)用新型的時(shí)鐘輸出電路中電源線采用樹狀布線方式，消除時(shí)鐘輸出模塊之間電源的失配，提高系統(tǒng)性能。
【IPC分類】G06F17-50
【公開號(hào)】CN204576512
【申請(qǐng)?zhí)枴緾N201520181791
【發(fā)明人】梁超
【申請(qǐng)人】西安華芯半導(dǎo)體有限公司
【公開日】2015年8月19日
【申請(qǐng)日】2015年3月27日